[go: up one dir, main page]

JPH04178170A - Power factor improving type rectifying apparatus - Google Patents

Power factor improving type rectifying apparatus

Info

Publication number
JPH04178170A
JPH04178170A JP30103690A JP30103690A JPH04178170A JP H04178170 A JPH04178170 A JP H04178170A JP 30103690 A JP30103690 A JP 30103690A JP 30103690 A JP30103690 A JP 30103690A JP H04178170 A JPH04178170 A JP H04178170A
Authority
JP
Japan
Prior art keywords
output
circuit
voltage
signal
rectifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30103690A
Other languages
Japanese (ja)
Inventor
Takahiro Motoki
崇浩 本木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP30103690A priority Critical patent/JPH04178170A/en
Publication of JPH04178170A publication Critical patent/JPH04178170A/en
Pending legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)

Abstract

PURPOSE:To stably supply a current without generating overshoot and prevent voltage breakdown of a load by lowering an output frequency of an oscillator after turning on the power supply and turning and ON and OFF a control element of the chopper circuit. CONSTITUTION:An integrator 32 integrates a boosting start signal 31 to generate an integral circuit 32a which gradually increases. Next, a comparator 33 compares an integral signal 32a with a voltage signal 13a and provides an output 33a. An AND circuit 34 provides an output 34a from the output 33a and pulse signal 18a. Next, an output 34a is inputted to a NOR circuit 23, resetting an SR flip-flop 19. Since an output 19a of the SR flip-flop 19 is inputted to a NOR circuit 23, an output 24a of a drive circuit 24 gradually increases the ON/OFF interval, turning ON and OFF an FET 4.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は交流電源を整流して負荷に供給する力率改善
形の整流装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a power factor improving rectifier that rectifies AC power and supplies it to a load.

[従来の技術] 第4図〜第6図は、例えば特開平1−295676号公
報に示された従来の力率改善用整流装置を示す図で、第
4図は回路図、第5図及び第6図は動作原理説明図であ
る。
[Prior Art] Fig. 4 to Fig. 6 are diagrams showing a conventional rectifier for power factor improvement disclosed in, for example, Japanese Unexamined Patent Publication No. 1-295676. Fig. 4 is a circuit diagram, Fig. 5 and FIG. 6 is an explanatory diagram of the operating principle.

第4図中、(1)は交流電源、(2)は交流電源(1)
に接続された整流器、(3)は整流器(2)の直流側に
接続されたインダクタ、(4)はインダクタ(3)と整
流器(2)の間に接続されたスイッチング用の電界効果
トランジスタ(以下FETという)、 (5)はインダ
クタ(3)に接続された逆流素子用のダイオード、(6
)はダイオード(5)と整流器(2)の間に接続された
平滑コンデンサであり、インダクタ(3)、F E T
 (4)、ダイオード(5)及び平滑コンデンサ(6)
によってチョッパ回路(7)が形成されている。(8)
は平滑コンデンサ(6)番と接続された負荷、(9)は
FE T (4)を通る電流を検出する電流検出器で、
(9a)は電流信号、(10)は負荷(7)を通る電流
を検出する電流検出器、(11)は制御回路、(12)
は上記チョッパ回路の入力側に接続された入力電圧検出
器で、(12a)は正弦波位相信号、 (13)は同じ
く出力側に接続された出力電圧検出器で、(13a)は
電圧信号、(14)は外部から入力される直流電圧指令
値、(15)は演算増幅器で、(15a)は平均入力電
流指令値、(16)は乗算器、(17)は比較器で、(
17a)はその出力、(18)は一定周期でr)(Jr
 L Jとなるパルス信号(18a)を発する発信器、
(19)はSRフリップフロップで、(19a)はその
出力、 (20)は外部から入力されるリセット信号、
(21)は電流検出器(10)に接続さ九た過電流検出
器、(22)はSRフリップフロップ、 (23)はN
OR回路、(24)はF E T (4)のゲートに接
続されたドライブ回路で、(24a)はその出力である
In Figure 4, (1) is AC power supply, (2) is AC power supply (1)
(3) is an inductor connected to the DC side of rectifier (2), and (4) is a switching field effect transistor (hereinafter referred to as "field effect transistor") connected between inductor (3) and rectifier (2). FET), (5) is a diode for the reverse current element connected to the inductor (3), (6
) is a smoothing capacitor connected between the diode (5) and the rectifier (2), and the inductor (3) and F E T
(4), diode (5) and smoothing capacitor (6)
A chopper circuit (7) is formed. (8)
is the load connected to smoothing capacitor (6), and (9) is the current detector that detects the current passing through FET (4).
(9a) is a current signal, (10) is a current detector that detects the current passing through load (7), (11) is a control circuit, (12)
is an input voltage detector connected to the input side of the chopper circuit, (12a) is a sine wave phase signal, (13) is an output voltage detector also connected to the output side, (13a) is a voltage signal, (14) is a DC voltage command value input from the outside, (15) is an operational amplifier, (15a) is an average input current command value, (16) is a multiplier, (17) is a comparator, (
17a) is its output, (18) is r) (Jr
a transmitter that emits a pulse signal (18a) that becomes LJ;
(19) is an SR flip-flop, (19a) is its output, (20) is a reset signal input from the outside,
(21) is an overcurrent detector connected to the current detector (10), (22) is an SR flip-flop, (23) is an N
The OR circuit (24) is a drive circuit connected to the gate of FET (4), and (24a) is its output.

従来の力率改善用整流装置は上記のように構成され、そ
の動作を第5図及び第6図を参照して説明する。
The conventional rectifier for power factor improvement is constructed as described above, and its operation will be explained with reference to FIGS. 5 and 6.

交流電源(1)の交流は整流器(2)で直流に変換され
てチョッパ回路(7)に入力され、インダクタ(3)と
ダイオード(5)を介して平滑コンデンサ(6)により
平滑され、リプルの少ない直流電力が出力され、負荷(
8)に供給される。このとき、F E T (4)を制
御することにより、入力電源の高力率化と負荷(8)に
必要な電圧まで高める昇圧動作が行わ九る。昇圧動作は
F E T (4)のオン/オフの二つの場合に分けら
れる。すなわち、F E T (4)がオフのときは、
交流電源(1)→整流器(2)→インダクタ(3)→ダ
イオード(5)→平滑コンデンサ(6)→整流器(2)
→交流電源(1)の回路で、平滑コンデンサ(6)に電
荷を蓄えながら、負荷(8)に電力が供給される。
The alternating current of the alternating current power supply (1) is converted to direct current by the rectifier (2), inputted to the chopper circuit (7), smoothed by the smoothing capacitor (6) via the inductor (3) and diode (5), and the ripple is reduced. Less DC power is output and the load (
8). At this time, by controlling FET (4), a boost operation is performed to increase the power factor of the input power source and raise the voltage to the level required for the load (8). The boost operation is divided into two cases: on/off of F E T (4). That is, when F E T (4) is off,
AC power supply (1) → Rectifier (2) → Inductor (3) → Diode (5) → Smoothing capacitor (6) → Rectifier (2)
→In the AC power supply (1) circuit, power is supplied to the load (8) while storing charge in the smoothing capacitor (6).

また、FET(4)がオンのときは、交流電源(1)→
整流器(2)→インダクタ(3)→E F T (4)
→整流器(2)→交流電源(1)の回路で、インダクタ
(3)にエネルギーが蓄えられる。この間、平滑コンデ
ンサ(6)により負荷(8)に電力が供給される。イン
ダクタ(3)が放電するとき、充電されたエネルギーは
電圧に変わる。この電圧は交流電源(1)の電圧に重畳
されて、平滑コンデンサ(6)に印加されるため、交流
電源(1)の電圧よりも高い電圧が発生する。チョッパ
回路(7)では、F E T (4)がオン/オフによ
りインダクタ(3)の充放電が行われる間、この電圧は
平滑コンデンサ(6)により保持されるので、チョッパ
回路(7)の出力電圧は昇圧される。
Also, when FET (4) is on, AC power supply (1) →
Rectifier (2) → Inductor (3) → E F T (4)
→ Rectifier (2) → AC power supply (1) circuit, energy is stored in the inductor (3). During this time, power is supplied to the load (8) by the smoothing capacitor (6). When the inductor (3) discharges, the charged energy turns into voltage. Since this voltage is superimposed on the voltage of the AC power source (1) and applied to the smoothing capacitor (6), a voltage higher than the voltage of the AC power source (1) is generated. In the chopper circuit (7), this voltage is held by the smoothing capacitor (6) while the inductor (3) is charged and discharged by turning on and off the FET (4). The output voltage is boosted.

インダクタ(3)がエネルギーを充電する間は、交流電
源(1)からインダクタ(3)に電流が供給されるので
、入力電流は増加し、インダクタ(3)がエネルギーを
放電する間は、インダクタ(3)、平滑コンデンサ(6
)及び負荷(8)に電流が供給されるので、チョッパ回
路(7)の入力電流は減少する。制御回路(11)は、
動作が変化するときに生じる入力電流の増減を、入力電
圧と同位相の正弦波となるように制御する。
While the inductor (3) is charging energy, current is supplied from the AC power supply (1) to the inductor (3), so the input current increases, and while the inductor (3) is discharging energy, the input current increases. 3), smoothing capacitor (6
) and the load (8), the input current of the chopper circuit (7) decreases. The control circuit (11) is
The increase or decrease in input current that occurs when the operation changes is controlled so that it becomes a sine wave with the same phase as the input voltage.

すなわち、演算増幅器(15)は電圧指令値(14)と
電圧信号(13a)の偏差を、出力電圧値を補償する平
均入力電流指令値(15a)として出力する。すなわち
、出力電圧値が電圧指令値(14)よりも小さければ、
平均入力電流指令値(15a)を大きくして、平均入力
電流を増加させ、インダクタ(3)に充電される平均エ
ネルギーを大きくして出力電圧を上げる。また、出力電
圧値が電圧指令値(14)よりも大きければ、逆に平均
入力電流指令値(15a)を小さくして、平均入力電流
を減少させ、インダクタ(3)に充電されるエネルギー
を小さくして出力電圧を下げる。乗算器(16)は平均
入力電流指令値(15a)と正弦波位相信号(12a)
とを乗算して、入力力率を補償する瞬時入力電流指令値
(16a)を出力する(第S図(a))。これで、瞬時
入力電流指令値(16a)は、その平均値が平均入力電
流指令値(15a)で定まる値で、電源電圧と同位相の
正弦波状の指令値となる。比較器(17)は瞬時入力電
流指令値(16a)と電流信号(9a)とを比較して電
流信号(9a)が瞬時入力電流指令値(16a)以上で
あれば、出力(17a)はrH」となり、電流信号(9
a)が瞬時入力電流指令値(16a)よりも小さければ
、出力(17a)はrlJとなる(第5図(b))。S
Rフリップフロップ(19)は出力(17a)が「H」
のときセットされて、出力(19a)はr)(Jとなり
、パルス信号(18a)(第5図(C))が「H」のと
きリセットされて、出力(19a)は「L」となる(第
5図(d))。出力(19a)はNOR回路(23)及
びドライブ回路(24)を経て出力(24a)となり(
第5図(e))、F E T (4)をオン/オフする
That is, the operational amplifier (15) outputs the deviation between the voltage command value (14) and the voltage signal (13a) as an average input current command value (15a) that compensates for the output voltage value. That is, if the output voltage value is smaller than the voltage command value (14),
The average input current command value (15a) is increased to increase the average input current, and the average energy charged in the inductor (3) is increased to increase the output voltage. In addition, if the output voltage value is larger than the voltage command value (14), the average input current command value (15a) is decreased to reduce the average input current and the energy charged in the inductor (3). to lower the output voltage. The multiplier (16) outputs the average input current command value (15a) and the sine wave phase signal (12a).
An instantaneous input current command value (16a) that compensates for the input power factor is output by multiplying by (Fig. S (a)). With this, the instantaneous input current command value (16a) has a value whose average value is determined by the average input current command value (15a), and becomes a sinusoidal command value having the same phase as the power supply voltage. The comparator (17) compares the instantaneous input current command value (16a) and the current signal (9a), and if the current signal (9a) is equal to or higher than the instantaneous input current command value (16a), the output (17a) becomes rH. ”, and the current signal (9
If a) is smaller than the instantaneous input current command value (16a), the output (17a) becomes rlJ (FIG. 5(b)). S
The output (17a) of the R flip-flop (19) is "H"
It is set when the output (19a) becomes r) (J, and is reset when the pulse signal (18a) (Fig. 5 (C)) is "H", and the output (19a) becomes "L". (Figure 5(d)).The output (19a) passes through the NOR circuit (23) and the drive circuit (24) and becomes the output (24a) (
FIG. 5(e)), turn on/off F ET (4).

このようにして、F E T (4)をオン/オフする
ことによって、入力電流は瞬時入力電流指令値(16a
)に従い、電源電圧と同位相の正弦波状の電流となり、
入力力率は100%となる。また、瞬時入力電流指令値
(16a)の平均値は、出力電圧の増減に応じて補正さ
れるので、出力は安定して供給される。
In this way, by turning on/off FET (4), the input current changes to the instantaneous input current command value (16a
), the current becomes a sinusoidal wave with the same phase as the power supply voltage,
The input power factor is 100%. Further, since the average value of the instantaneous input current command value (16a) is corrected according to the increase/decrease in the output voltage, the output is stably supplied.

第6図は第5図の時間スケールを延長して示してあり、
第6図の(a)〜(e)は第5図の(a)〜(e)と一
致する。
Figure 6 shows an extended time scale of Figure 5.
(a) to (e) in FIG. 6 correspond to (a) to (e) in FIG. 5.

また、負荷を流れる電流は過電流検出器(21)により
検出され、これが過電流になると、その出力はrHJと
なってSRフリップフロップ(22)はセットされ、そ
の出力はr HJとなり、ドライブ回路(24)の出力
(24a)は「L」となり、F E T (4)はオフ
となる。なお、過電流検品器(21)が動作すると、負
荷への電力供給は遮断されるようになっているが、詳細
は省略する。
Further, the current flowing through the load is detected by an overcurrent detector (21), and when this becomes an overcurrent, its output becomes rHJ and the SR flip-flop (22) is set, its output becomes rHJ, and the drive circuit The output (24a) of (24) becomes "L", and F E T (4) becomes OFF. Note that when the overcurrent inspection device (21) operates, the power supply to the load is cut off, but the details will be omitted.

[発明が解決しようとする課題] 上記のような従来の力率改善形整流装置では、発信器(
18)の周波数に従ってF E T (4)をオン/オ
フさせるようにしているため、電源投入直後から装置が
動作を開始し、制御の遅れなどによって出力電圧が急激
に上昇し、第6図(f)に示すようにオーバシュートA
を起こす。そのため、制御開始時に出力電圧が不安定な
脈動を起こし、安定した電流を供給することができず、
ときには、オーバシュートAのため、負荷(8)にその
耐圧を越える電圧が印加され、電圧破壊を生じるなどの
問題点がある。
[Problem to be solved by the invention] In the conventional power factor improving rectifier as described above, the transmitter (
Since FET (4) is turned on/off according to the frequency of 18), the device starts operating immediately after the power is turned on, and the output voltage rises rapidly due to control delays, etc. Overshoot A as shown in f)
wake up As a result, the output voltage causes unstable pulsations at the start of control, making it impossible to supply a stable current.
Sometimes, due to overshoot A, a voltage exceeding its withstand voltage is applied to the load (8), causing problems such as voltage breakdown.

この発明は上記問題点を解決するためになされたもので
、電源投入直後に昇圧・入力力率制御を開始したときで
も、安定した電流の供給ができると共に、負荷の電圧破
壊を防止できるようにした力率改善形整流装置を提供す
ることを目的とする。
This invention was made to solve the above problems, and even when boosting and input power factor control is started immediately after power is turned on, a stable current can be supplied and voltage breakdown of the load can be prevented. The purpose of the present invention is to provide a power factor improving rectifier.

[課題を解決するための手段] この発明に係る力率改善形整流装置は、昇圧開始信号を
積分器を通して出力し、この出力とチョッパ回路の出力
とを比較して、電源投入直後に。
[Means for Solving the Problems] The power factor improving rectifier according to the present invention outputs a boost start signal through an integrator, compares this output with the output of a chopper circuit, and calculates the boost start signal immediately after power is turned on.

チョッパ回路の制御素子をオン/オフさせる発振器の信
号の出力周波数を低くするようにしたものである。
The output frequency of the oscillator signal that turns on/off the control element of the chopper circuit is lowered.

[作 用] この発明においては、電源投入直後の発振器の出力周波
数を低くして、チョッパ回路の制御素子をオン/オフさ
せるようにしたため、制御素子のオン/オフ間隔は漸増
する。
[Function] In this invention, since the output frequency of the oscillator is lowered immediately after power is turned on to turn on/off the control element of the chopper circuit, the on/off interval of the control element gradually increases.

[実施例] 第1図〜第3図はこの発明の一実施例を示す図で、第1
図は回路図、第2図及び第3図は動作原理説明図であり
、従来装置と同様の部分は同一符号で示す。
[Example] Figures 1 to 3 are diagrams showing an example of the present invention.
The figure is a circuit diagram, and FIGS. 2 and 3 are diagrams explaining the principle of operation, and parts similar to those of the conventional device are designated by the same reference numerals.

第1図中、(31)は外部から入力される昇圧開始信号
、 (32)は積分器で、(32a)は積分信号、(3
3)はヒステリシス特性を持つ比較器で、(33a)は
その出力、(34)はAND回路で、(34a)はその
出力である。
In Figure 1, (31) is a boost start signal input from the outside, (32) is an integrator, (32a) is an integral signal, (3
3) is a comparator with hysteresis characteristics, (33a) is its output, (34) is an AND circuit, and (34a) is its output.

次に、この実施例の動作を説明する。Next, the operation of this embodiment will be explained.

動作原理は既述のとおりであり、F E T (4)が
オンのときインダクタ(3)に電力が充電され、FE 
T (4)がオフのときインダクタ(3)に充された電
力が出力として放電される。制御回路(11)はインダ
クタ(3)が充電及び放電されるときの入力電流の増減
を制御する。
The operating principle is as described above; when FET (4) is on, the inductor (3) is charged with power, and FET
When T (4) is off, the power charged in the inductor (3) is discharged as output. The control circuit (11) controls the increase and decrease of the input current when the inductor (3) is charged and discharged.

積分器(32)は昇圧開始信号(31) (第2図(X
))を積分し、第2図(y)に示すような漸増する積分
信号(32a)を発する。そして、この積分信号(32
a)を基準として回路動作開始時の出力電圧が制御され
る。比較器(33)は積分信号(32a)と電圧信号(
13a)を比較するが、比較器(33)はヒステリシス
特性を有し、かつ基準となる積分信号(32a)に対し
上限値Y工と下限値Y2を持っている。このため、比較
器(33)の出力(33a)は、第2図(z)に示すよ
うに電圧信号(13a)が上限値Y1よりも上がったら
「L」となり、下限値Y2よりも下がったらrJとなる
The integrator (32) receives the boost start signal (31) (Fig. 2 (X
)) and generates a gradually increasing integral signal (32a) as shown in FIG. 2(y). Then, this integral signal (32
The output voltage at the start of circuit operation is controlled using a) as a reference. The comparator (33) outputs the integral signal (32a) and the voltage signal (
13a), the comparator (33) has a hysteresis characteristic and has an upper limit value Y and a lower limit value Y2 with respect to the reference integral signal (32a). Therefore, the output (33a) of the comparator (33) becomes "L" when the voltage signal (13a) rises above the upper limit value Y1, as shown in FIG. 2 (z), and becomes "L" when it falls below the lower limit value Y2. It becomes rJ.

AND回路(34)は出力(33a)とパルス信号(1
8a)を入力して、第2図(d)に示す出力(34a)
となる。この出力(34a)はNOR回路(23)に入
力されると共に、SRフリップフロップ(19)をリセ
ットし、その出力(19a)がNOR回路(23)に入
力されるため、ドライブ回路(24)の出力(24a)
は第2図(e)のようになり、F E T (4)をオ
ン/オフする。
The AND circuit (34) outputs the output (33a) and the pulse signal (1
8a) and output (34a) shown in Figure 2(d).
becomes. This output (34a) is input to the NOR circuit (23), resets the SR flip-flop (19), and the output (19a) is input to the NOR circuit (23), so the drive circuit (24) Output (24a)
becomes as shown in FIG. 2(e), and turns on/off F E T (4).

従来装置で示したように、定常状態ではパルス信号(1
8a)がrHJになったときFET(4)はオンとなる
ので、F E T (4)のオン/オフ周期はパルス信
号(18a)のタイミングで決まる。これに対し、この
実施例では2回路動作開始時に、出力電圧の値によって
比較器(33)がパルス信号(18a)の送出を一次的
に遮断する。すなわち、出力電圧が上昇し過ぎたとき、
パルス信号(18a)の送出を止め、出力電圧が下がっ
てから、再びパルス信号(18a)による昇圧を開始す
る。したがって、出力電圧は第3図(f)に示すように
なり、急激な昇圧によるオーバシュートは抑制される。
As shown in the conventional device, in steady state, the pulse signal (1
Since FET (4) is turned on when 8a) becomes rHJ, the on/off period of FET (4) is determined by the timing of pulse signal (18a). On the other hand, in this embodiment, at the start of the two-circuit operation, the comparator (33) temporarily blocks the transmission of the pulse signal (18a) depending on the value of the output voltage. In other words, when the output voltage rises too much,
After stopping the sending of the pulse signal (18a) and lowering the output voltage, boosting the voltage using the pulse signal (18a) is started again. Therefore, the output voltage becomes as shown in FIG. 3(f), and overshoot due to sudden voltage increase is suppressed.

[発明の効果コ 以上説明したとおりこの発明では、電源投入後の発振器
の出力周波数を低くして、チョッパ回路の制御素子をオ
ン/オフさせるようにしたので。
[Effects of the Invention] As explained above, in this invention, the output frequency of the oscillator is lowered after the power is turned on to turn on/off the control element of the chopper circuit.

制御素子のオン/オフ間隔は漸増して昇圧が抑制され、
オーバシュートを起こすことなく、安定した電流の供給
ができると共に、負荷の電圧破壊を防止することができ
る効果がある。
The on/off interval of the control element is gradually increased to suppress the voltage increase,
This has the effect of being able to supply a stable current without causing overshoot, and also being able to prevent voltage breakdown of the load.

【図面の簡単な説明】[Brief explanation of drawings]

第1図〜第3図はこの発明による力率改善形整流装置の
一実施例を示す図で、第1図は回路図。 第2図及び第3図は動作原理説明図、第4図〜第6図は
従来の力率改善形整流装置を示す図で、第4図は回路図
、第5図及び第6図は動作原理説明図である。 図中、(1)は交流電源、(2)は整流器、(4)は電
界効果トランジスタ、(6)は平滑コンデンサ、(7)
はチョッパ回路、(8)は負荷、(13)は出力電圧検
出器、(18)は発振器、(31)は昇圧開始信号、(
32)は積分器、 (33)は比較器、(34)は昇圧
制御回路(AND回路)である。 なお1図中同一符号は同−又は相当部分を示す。 し−一 第2図 時間−◆ 第3図 第5図 第6図
1 to 3 are diagrams showing an embodiment of a power factor improving rectifier according to the present invention, and FIG. 1 is a circuit diagram. Figures 2 and 3 are diagrams explaining the operating principle, Figures 4 to 6 are diagrams showing conventional power factor improving rectifiers, Figure 4 is a circuit diagram, and Figures 5 and 6 are diagrams of operation. It is a principle explanatory diagram. In the figure, (1) is an AC power supply, (2) is a rectifier, (4) is a field effect transistor, (6) is a smoothing capacitor, (7)
is a chopper circuit, (8) is a load, (13) is an output voltage detector, (18) is an oscillator, (31) is a boost start signal, (
32) is an integrator, (33) is a comparator, and (34) is a boost control circuit (AND circuit). Note that the same reference numerals in each figure indicate the same or corresponding parts. Figure 2 Time-◆ Figure 3 Figure 5 Figure 6

Claims (1)

【特許請求の範囲】[Claims] 交流電源に整流器を接続し、この整流器の直流側に、発
信器の出力により一定周波数でオン/オフする制御素子
が接続されかつ平滑コンデンサを有するチョッパ回路を
接続し、このチョッパ回路の出力を負荷に供給する装置
において、昇圧開始信号が入力されると漸増する出力を
発する積分器と、この積分器の出力と上記チョッパ回路
の出力を比較して上記チョッパ回路への電源供給直後に
上記発振器の出力周波数を低くする昇圧抑制回路とを備
えたことを特徴とする力率改善形整流装置。
A rectifier is connected to the AC power supply, and a chopper circuit is connected to the DC side of the rectifier, which has a control element that turns on and off at a constant frequency based on the output of the oscillator, and has a smoothing capacitor.The output of this chopper circuit is connected to the DC side of the rectifier. The device includes an integrator that generates an output that gradually increases when a boost start signal is input, and compares the output of this integrator with the output of the chopper circuit to determine whether the oscillator is activated immediately after power is supplied to the chopper circuit. A power factor improving rectifier characterized by comprising a boost suppression circuit that lowers the output frequency.
JP30103690A 1990-11-08 1990-11-08 Power factor improving type rectifying apparatus Pending JPH04178170A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30103690A JPH04178170A (en) 1990-11-08 1990-11-08 Power factor improving type rectifying apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30103690A JPH04178170A (en) 1990-11-08 1990-11-08 Power factor improving type rectifying apparatus

Publications (1)

Publication Number Publication Date
JPH04178170A true JPH04178170A (en) 1992-06-25

Family

ID=17892083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30103690A Pending JPH04178170A (en) 1990-11-08 1990-11-08 Power factor improving type rectifying apparatus

Country Status (1)

Country Link
JP (1) JPH04178170A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011229233A (en) * 2010-04-16 2011-11-10 Cosel Co Ltd Power factor improvement circuit and starting operation control method thereof
JP2013031556A (en) * 2011-08-02 2013-02-14 Daikoku Denki Co Ltd Power supply unit for game machine
JP2016521963A (en) * 2013-07-15 2016-07-25 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング Overvoltage protection for active rectifiers during load shedding

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011229233A (en) * 2010-04-16 2011-11-10 Cosel Co Ltd Power factor improvement circuit and starting operation control method thereof
JP2013031556A (en) * 2011-08-02 2013-02-14 Daikoku Denki Co Ltd Power supply unit for game machine
JP2016521963A (en) * 2013-07-15 2016-07-25 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング Overvoltage protection for active rectifiers during load shedding
US9950626B2 (en) 2013-07-15 2018-04-24 Seg Automotive Germany Gmbh Overvoltage protection for active rectifiers in the event to load shedding

Similar Documents

Publication Publication Date Title
US5682306A (en) Switched mode power supply with power factor correction
JP2006067730A (en) Power factor improving circuit
JP2019068675A (en) AC-DC converter
JP6911677B2 (en) AC-DC converter
JPS6253178A (en) Power unit for inverter circuit
JP3196554B2 (en) Current mode switching stabilized power supply
JP2001128462A (en) Control method of inverter device
JPH04178170A (en) Power factor improving type rectifying apparatus
JPH11332220A (en) Dc power supply circuit
JP2007037297A (en) Power factor improvement circuit
JP2990867B2 (en) Forward converter
JP2005218156A (en) Power supply method and power supply device
JPH02262868A (en) Constant voltage output circuit
JPH02155460A (en) Power converter
JP4455121B2 (en) Power circuit
JPH0549252A (en) Inverter
JP2001086737A (en) Power supply
CN108306493B (en) Line Ripple Compensation for Switching Power Converters
JPH05199757A (en) Power-factor improving rectifier
JPH09271164A (en) Power unit
JPH10127046A (en) Control circuit for step-up converter
JPH03230762A (en) Voltage type inverter
JPS63313669A (en) Method and device for controlling power source for arc welding
JP3328784B2 (en) AC discharge lamp lighting device and DC discharge lamp lighting device
JPH02254975A (en) Rectifier circuit provided with power-factor improvement circuit