JPH04167613A - 遅延調整回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、産業用の大規模集積回路（ＬＳＩ）に使用さ
れる遅延調整回路装置に関する。

［従来の技術］ ＬＳＩを構成する回路装置において遅延を設定する方法
としては、大きく分けて抵抗及びコンデンサを用いてＣ
Ｒ時定数の値を変化させる方法と、インバータの接続段
数を変える方法との二つがある。又、上記遅延時間を調
整可能な回路の一例として、第２図に示すような遅延調
整回路が提案されている。

この遅延調整回路において、内部信号ノード１には、そ
れぞれ一端が接地される複数のコンデンサ２の他端がそ
れぞれレーザにて溶断可能なフユーズ３を介して接続さ
れ、又、Ｐチャンネルの人力信号トランジスタ４、及び
Ｎチャンネルの第２トランジスタ５のドレインが接続さ
れる。このような内部信号ノードｌには、この内部信号
ノードｌが所定の第２の電位となったことを検知し信号
を送出する電圧検出器６が接続される。

尚、上記人力信号トランジスタ４のソースは電源に接続
され、ゲートには入力信号が供給される。

又、第２トランジスタ５のソースは接地される。

このように構成される遅延調整回路の動作を以下に説明
する。

入力信号トランジスタ４のゲートにロー（Ｌ）レベルの
信号が供給された場合、入力信号トランジスタ４はオン
状態となり電源電圧である第１の電位が内部信号ノード
ｌに印加される。よって、内部信号ノードｌに接続され
るそれぞれのコンデンサ２はフユーズ３を介して充電さ
れる。

次に、入力信号トランジスタ４のゲートにハイ（Ｈ）レ
ベルの信号が供給された場合、入力信号トランジスタ４
はオフ状態となり、一方、第２トランジスタ５はオン状
態であるので、内部信号ノードｌは第２トランジスタ５
を介して接地され、コンデンサ２の電荷が放電されるこ
とで内部信号ノードｌの電位は低下する。そして内部信
号ノードｌの電位が第２の電位となったときに電圧検出
器６は信号を送出する。

したがって、内部信号ノードｌの電位が第２の電位に到
達する時間は、内部信号ノードｌにどれだけの数のコン
デンサ２が接続されているかによって決定される。

このように従来の遅延調整回路は、適宜な個数のフユー
ズ３を溶断することで所望の遅延を発生させていた。

［発明が解決しようとする課題］ ところが、上述したようにフユーズ３はレーザ装置によ
り溶断されるもので、溶断工程が必要であるという問題
点があり、又、レーザ切断機という新規装置へ回路基板
を運搬しなければならずこの運搬過程において回路基板
に損傷を与える可能性があるという問題点もある。又、
フユーズ３の溶断後、遅延特性の確認を行い、不完全な
場合には再度上述した工程が必要となる。

本発明はこのような問題点を解決するためになされたも
ので、遅延特性を確認しながら容易に遅延量を設定でき
る遅延調整回路を提供することを目的とする。

［課題を解決するための手段］ 本発明は、容量が接続された内部信号ノードが所定の電
位になったときに所定の信号を送出するようにして遅延
を発生させる遅延調整回路装置において、 内部信号ノードと容量との間にスイッチングトランジス
タを備えたことを特徴とする。

［作用］ スイッチングトランジスタは、ゲートに供給される信号
レベルによってオン、オフ動作を行い、このスイッチン
グトランジスタを介して内部信号ノードに接続されてい
る容量と内部信号ノードとの接続、遮断を容易に行うこ
とができ、遅延調整回路装置の遅延特性を確認しながら
遅延量を設定可能なように作用する。

［実施例］ 本発明の遅延調整回路の一実施例を示す第１図−におい
て、第２図に示す構成部分と同じ構成部分については同
じ符号を付しその説明を省略する。

それぞれのコンデンサ２の他端は、電気的にプログラム
可能な例えばＦ　ＡＭＯＳ　（フローティングゲートア
バランシュインジェクションＭＯ９）７を介して内部信
号ノードｌに接続される。

尚、図面ではＦＡＭＯＳ７は３個しか示されていないが
勿論これ以上設けることは可能である。

このように構成される遅延調整回路の動作を以下に説明
する。

一つあるいは複数のＦＡＭＯＳ７をプログラムするため
に、入力信号ノードｌには、電圧が１２゜５ボルトの電
源８がドレインに接続されているＮチャンネルのトラン
ジスタ９のソースが接続され、又、プログラムを実行す
るＦ’ＡＭＯ９７のソースにはソースが接地されたＮチ
ャンネルのトランジスタ１０のドレインが接続される。

これらのトランジスタ９及びｌＯをオン状態とすること
で、所望のＲＡＭ０９７をプログラムする。尚、このよ
うなプログラム方法は従来より行なわれている方法と同
様である。

このＦＡＭＯＳ７は、そのゲートにＨレベルの信号が供
給された場合において上記手法によりプログラムされエ
レクトロンがフローティングゲートに貯えられていれば
オン状態となり、逆に貯えられていなければオフ状態と
なる。これにより、内部信号ノードｌとコンデンサ２と
を容易に接続あるいは遮断することができる。よって遅
延時間の調整を容易に行うことができる。尚、本回路装
置がいかにして遅延調整動作を行うかは、従来例の場合
と同様である。

このように、必要なＦＡＭＯＳ７のゲートに供給する信
号レベルを変化させるだけで内部信号ノードｌとコンデ
ンサ２との接続、遮断が行え、所望の遅延時間を容易に
得ることがてきる。

又、ＰＡＭＯＳ７のプログラムも電気的に行えることよ
り従来のように装置間を回路基板が移動することもない
ので、回路基板の損傷の危険性がないとともに、一つの
テスティングシステム上で遅延特性を確認しつつ遅延Ｌ
ＳＩを作成することができる。

［発明の効果コ 以上詳述したように本発明によれば、内部信号ノードと
容量との接続あるいは遮断を行なうために、電気的にオ
ン、オフ動作可能なスイッチングトランジスタを使用し
たことより、内部信号ノードと容量との接続、遮断に特
別な工程を要することもなく、又、遅延特性を確認しな
がら遅延量を設定することができる。

【図面の簡単な説明】

第１図は本発明の遅延調整回路装置の構成の一例を示す
回路図、第２図は従来の遅延調整回路装置の構成を示す
回路図である。 ｌ・・・内部信号ノート、２・・・コンデンサ、７・・
・ＲＡＭ０５０ 特許出願人　株式会社　リ　コ　一 代　理　人　弁理士　青画像　外１名

Claims (2)

【特許請求の範囲】
1. （１）容量が接続された内部信号ノードが所定の電位に
   なったときに所定の信号を送出するようにして遅延を発
   生させる遅延調整回路装置において、内部信号ノードと
   容量との間にスイッチングトランジスタを備えたことを
   特徴とする遅延調整回路装置。
2. （２）上記スイッチングトランジスタはＦＡＭＯＳであ
   る、請求項１記載の遅延調整回路装置。