JPH04167324A - Field emission type emitter - Google Patents
Field emission type emitterInfo
- Publication number
- JPH04167324A JPH04167324A JP2293182A JP29318290A JPH04167324A JP H04167324 A JPH04167324 A JP H04167324A JP 2293182 A JP2293182 A JP 2293182A JP 29318290 A JP29318290 A JP 29318290A JP H04167324 A JPH04167324 A JP H04167324A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- melting point
- high melting
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000008018 melting Effects 0.000 claims abstract description 29
- 238000002844 melting Methods 0.000 claims abstract description 29
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 abstract description 14
- 238000007254 oxidation reaction Methods 0.000 abstract description 14
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- -1 WSix Chemical compound 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract 1
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電界放出型エミッタに関し、例えばフラッ
トＣＲＴのような平面型デイスプレィに適用して好適な
ものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a field emission type emitter, and is suitable for application to a flat display such as a flat CRT.
この発明は、導電性基板と、導電性基板上に形成された
絶縁膜と、絶縁膜に形成されたキャビティと、キャビテ
ィの内部の導電性基板上に形成されたカソードと、絶縁
膜上に形成されたゲート電極とを具備する電界放出型エ
ミッタにおいて、ゲート電極を高融点金属シリサイドに
より形成することによって、カソードからの電子放出を
安定に行わせることができるとともに、酸化などによる
ゲート電極の変形を防止することができるようにしたも
のである。This invention includes a conductive substrate, an insulating film formed on the conductive substrate, a cavity formed in the insulating film, a cathode formed on the conductive substrate inside the cavity, and a cathode formed on the insulating film. In a field emission type emitter equipped with a gate electrode, by forming the gate electrode with high melting point metal silicide, electron emission from the cathode can be performed stably, and deformation of the gate electrode due to oxidation etc. can be prevented. This is so that it can be prevented.
従来、ミクロンオーダーのサイズの電界放出型エミッタ
として、スピンド（Ｓｐｉｎｄｔ）型と呼ばれる第３図
に示すようなものが知られている。Conventionally, as a field emission type emitter having a size on the order of microns, a type called a Spindt type as shown in FIG. 3 has been known.
第３図に示すように、この電界放出型エミッタにおいて
は、導電性のシリコン（Ｓｉ ）基板１０１上に、膜厚
が１μｍ程度の二酸化シリコン（ＳｉＯｌ）膜１０２が
形成されている。このＳｉｎｇ膜１０２には、キャビテ
ィ１０２ａが形成されている。そして、このキャビティ
１０２ａの内部のＳｉ基板１０１上に、モリブデン（Ｍ
Ｏ）やタングステン（Ｗ）などの高融点かつ低仕事関数
の金属から成る先端が尖った円錐状のカソード１０３が
形成されている。As shown in FIG. 3, in this field emission type emitter, a silicon dioxide (SiOl) film 102 with a thickness of about 1 μm is formed on a conductive silicon (Si 2 ) substrate 101. A cavity 102a is formed in this Sing film 102. Then, on the Si substrate 101 inside this cavity 102a, molybdenum (M
A conical cathode 103 with a pointed tip is formed of a metal with a high melting point and a low work function, such as O) or tungsten (W).
また、キャビティ１０２ａの周囲のＳｉｎｇ膜１０膜上
０２上カソード１０３を囲むように例えばＭｏやＷなど
の高融点金属から成るゲート電極１０４が形成されてい
る。ここで、このゲート電極１０４の、カソード１０３
の直上の開口部の径は、１μｍ程度である。Further, a gate electrode 104 made of a high melting point metal such as Mo or W is formed on the Sing film 10 around the cavity 102a so as to surround the cathode 103. Here, the cathode 103 of this gate electrode 104
The diameter of the opening directly above is about 1 μm.
この第３図に示す電界放出型エミッタは、ゲート電極１
０４とカソード１０３との間に１０’Ｖ／ｃｍ程度以上
の電界を印加することにより、カソード１０３を熱する
ことなく電子放出を行わせることができる。そして、こ
のようなミクロンオーダーのサイズの電界放出型エミッ
タによれば、ゲート電圧は数１０〜１００Ｖ程度でよい
ことになる。The field emission type emitter shown in FIG. 3 has a gate electrode 1
By applying an electric field of about 10'V/cm or more between the cathode 103 and the cathode 103, electrons can be emitted without heating the cathode 103. According to such a field emission type emitter having a size on the order of microns, the gate voltage may be approximately several tens to 100 volts.
なお、カソード１０３からの電子放出は１Ｏ−ｂＴｏｒ
ｒ程度以下の真空中で行わせる必要があるので、上述の
電界放出型エミッタは、実際には図示省略した対向板そ
の他の部材により真空封止される。Note that the electron emission from the cathode 103 is 1O-bTor.
Since it is necessary to carry out the process in a vacuum of about r or less, the above-mentioned field emission type emitter is actually vacuum-sealed with a counter plate and other members (not shown).
上述の第３図に示す従来の電界放出型エミッタは、以下
のような多くの欠点を有する。すなわち、ゲート電極１
０４の材料として用いられているＭ。The conventional field emitter shown in FIG. 3 described above has many drawbacks as follows. That is, gate electrode 1
M used as material for 04.
などの高融点金属は酸化されやすいため、このゲート電
極１０４は製造工程において容易に酸化されて電気伝導
度が低下する。その結果、カソード１０３からの電子放
出を安定に行わせることができなくなる。また、酸化に
よりゲート電極１０４の変形が生じることがある。さら
に、Ｍｏなどの高融点金属は成膜による内部残留応力が
大きいため、ゲート電極１０４の変形が生じやすく、そ
の結果、Ｓｉｎｇ膜１０２からのゲート電極１０４の剥
離が生じやすい。Since high melting point metals such as metals are easily oxidized, the gate electrode 104 is easily oxidized during the manufacturing process, resulting in a decrease in electrical conductivity. As a result, it becomes impossible to stably emit electrons from the cathode 103. Further, the gate electrode 104 may be deformed due to oxidation. Furthermore, since a high melting point metal such as Mo has a large internal residual stress due to film formation, the gate electrode 104 is likely to be deformed, and as a result, the gate electrode 104 is likely to peel off from the Sing film 102.
従って、この発明の目的は、カソードからの電子放出を
安定に行わせることができる電界放出型エミッタを提供
することにある。Therefore, an object of the present invention is to provide a field emission type emitter that can stably emit electrons from a cathode.
この発明の他の目的は、酸化などによるゲート電極の変
形を防止することができる電界放出型エミツタを提供す
ることにある。Another object of the present invention is to provide a field emission type emitter that can prevent deformation of the gate electrode due to oxidation or the like.
上記目的を達成するために、この発明は、導電性基板（
１）と、導電性基板（１）上に形成された絶縁膜（２）
と、絶縁膜（２）に形成されたキャビティ（２ａ）と、
キャビティ（２ａ）の内部の導電性基板（１）上に形成
されたカソード（３）と、絶縁膜（２）上に形成された
ゲート電極（５）とを具備する電界放出型エミッタにお
いて、ゲート電極（５）が高融点金属シリサイドにより
形成されている。In order to achieve the above object, the present invention provides a conductive substrate (
1) and an insulating film (2) formed on a conductive substrate (1)
and a cavity (2a) formed in the insulating film (2),
In a field emission type emitter comprising a cathode (3) formed on a conductive substrate (1) inside a cavity (2a) and a gate electrode (5) formed on an insulating film (2), the gate The electrode (5) is made of high melting point metal silicide.
上記高融点金属シリサイドの具体例を挙げると、タング
ステンシリサイド（ＷＳｉ、 ） 、モリブデンシリサ
イド（ＭｏＳ＊ｘ ） 、タンタルシリサイド（ＴａＳ
ｉ、）、チタンシリサイド（ＴｉＳｉ、ｔ） 、白金シ
リサイド（ＰｔＳｉｘ ）などである。Specific examples of the high melting point metal silicides include tungsten silicide (WSi), molybdenum silicide (MoS*x), tantalum silicide (TaS
i, ), titanium silicide (TiSi, t), platinum silicide (PtSix), etc.
上記導電性基板（１）には、全体が導電性の基板のほか
、ガラス基板やセラミック基板などの絶縁性基板上に導
体膜を形成したものも含まれる。The above-mentioned conductive substrate (1) includes not only a substrate that is entirely conductive but also a substrate in which a conductive film is formed on an insulating substrate such as a glass substrate or a ceramic substrate.
この発明の好適な一実施形態においては、ゲート電極（
５）と絶縁膜（２）との間に多結晶シリコン膜（４）が
形成される。In a preferred embodiment of the invention, the gate electrode (
A polycrystalline silicon film (4) is formed between the polycrystalline silicon film (4) and the insulating film (2).
ＭｏやＷなどの高融点金属は容易に酸化されてその酸化
物が形成されるのに対し、Ｗ Ｓ ｉ、などの高融点金
属シリサイドにおいては、シリコンの酸化が先行するこ
とから、電気伝導性を担う高融点金属の酸化が抑えられ
る。すなわち、高融点金属シリサイドは酸化に対して安
定である。このため、この高融点金属シリサイドにより
形成されたゲート電極は、製造工程において酸化される
おそれがない。これによって、酸化によるゲート電極の
電気伝導性の低下が住じなくなるので、カソードからの
電子放出を安定に行わせることができる。High melting point metals such as Mo and W are easily oxidized to form their oxides, whereas in high melting point metal silicides such as W Si, silicon oxidation occurs first, resulting in poor electrical conductivity. The oxidation of high melting point metals that are responsible for this is suppressed. That is, high melting point metal silicide is stable against oxidation. Therefore, the gate electrode formed of this high melting point metal silicide is not likely to be oxidized during the manufacturing process. This prevents the electrical conductivity of the gate electrode from decreasing due to oxidation, so that electrons can be emitted stably from the cathode.
また、ゲート電極が酸化されにくいことから、酸化によ
るゲート電極の変形を防止することができる。しかも、
高融点金属シリサイドはＣＶＤ法により形成することが
できるので、成膜時に高融点金属とシリコンとの比率を
制御することにより、ゲート電極の内部残留応力を緩和
することができる。従って、これによってもゲート電極
の変形を防止することができる。Furthermore, since the gate electrode is not easily oxidized, deformation of the gate electrode due to oxidation can be prevented. Moreover,
Since high melting point metal silicide can be formed by the CVD method, internal residual stress in the gate electrode can be alleviated by controlling the ratio of high melting point metal to silicon during film formation. Therefore, this also makes it possible to prevent deformation of the gate electrode.
以下、この発明の一実施例について図面を参照しながら
説明する。An embodiment of the present invention will be described below with reference to the drawings.
第１図に示すように、この実施例による電界放出型エミ
ッタにおいては、例えばｎ型またはｐ型の不純物が高濃
度にドープされたＳｉ基板のような導電性基板１上に、
例えば膜厚が１μｍ程度のＳｉＯ□膜のような絶縁膜２
が形成されている。この絶縁膜２には、例えば円形の平
面形状を有するキャビティ２ａが形成されている。そし
て、このキャビティ２ａの内部の導電性基板１上に、Ｍ
ＯやＷなどの高融点かつ低仕事関数の金属から成る先端
が尖った円錐状のカソード３が形成されている。As shown in FIG. 1, in the field emission type emitter according to this embodiment, on a conductive substrate 1 such as a Si substrate doped with n-type or p-type impurities at a high concentration,
For example, an insulating film 2 such as a SiO□ film with a film thickness of about 1 μm
is formed. A cavity 2a having, for example, a circular planar shape is formed in this insulating film 2. Then, M is placed on the conductive substrate 1 inside this cavity 2a.
A conical cathode 3 with a pointed tip is formed of a metal with a high melting point and a low work function, such as O or W.
また、キャビティ２ａの周囲の絶縁膜２上には、多結晶
Ｓｉ膜４を介して例えばＷ Ｓ ｉ ｘのような高融点
金属シリサイドから成るゲート電極５がカソード３を囲
むように形成されている。ここで、多結晶Ｓｉ膜４の膜
厚は、例えば５００〜１０００人程度である。また、ゲ
ート電極５を形成する高融点金属シリサイド膜、例えば
Ｗ Ｓ ｉ 、膜の膜厚は、例えば０．２〜０．５μｍ
である。ここで、このＷＳｉ、のＳｉ組成比Ｘは、好適
には例えば２．４〜２．８の範囲内に選ばれる。Ｘがこ
の範囲内にある場合には、ＷＳｉｘ膜の成膜時の内部残
留応力は最小となる。さらに、ｘ＞２の場合には、Ｗ
Ｓ ｉヨが酸化を受けたときにＳｉｎｇが形成されやす
く、従ってＷの酸化が有効に抑えられる。また、ゲート
Ｎ極５の、カソード３の直上の開口部の径は、例えば１
μｍ程度である。Further, on the insulating film 2 around the cavity 2a, a gate electrode 5 made of a high melting point metal silicide such as WSi x is formed to surround the cathode 3 via a polycrystalline Si film 4. . Here, the thickness of the polycrystalline Si film 4 is, for example, about 500 to 1000. Further, the film thickness of the high melting point metal silicide film, for example W Si , forming the gate electrode 5 is, for example, 0.2 to 0.5 μm.
It is. Here, the Si composition ratio X of this WSi is preferably selected within the range of 2.4 to 2.8, for example. When X is within this range, the internal residual stress during the formation of the WSix film is minimized. Furthermore, if x>2, W
Sing is likely to be formed when Si is oxidized, and therefore oxidation of W can be effectively suppressed. Further, the diameter of the opening of the gate N-pole 5 directly above the cathode 3 is, for example, 1
It is about μm.
なお、キャビティ２ａ及びカソード３を、用途に応じた
個数だけ同一の導電性基板１上に配置することによって
、電界放出型エミッタアレイを構成することができる。Note that a field emission type emitter array can be constructed by arranging cavities 2a and cathodes 3 in numbers depending on the purpose on the same conductive substrate 1.
また、この実施例による電界放出型エミッタにおいては
、すでに述べた従来の電界放出型エミッタと同様に、ゲ
ート電極５とカソード３との間に１０６Ｖ／ｃｍ程度以
上の電界を印加することにより、カソード３を熱するこ
とな（電子放出を行わせることができ、ゲート電圧は数
１０〜１００ｖ程度で済む。また、カソード３からの電
子放出は１０ ”’Ｔｏｒｒ程度以下の真空中で行わせ
る必要があるので、この実施例による電界放出型エミッ
タは、実際には図示省略した対向板その他の部材により
真空封止される。In addition, in the field emission type emitter according to this embodiment, as in the conventional field emission type emitter described above, by applying an electric field of about 106 V/cm or more between the gate electrode 5 and the cathode 3, the cathode (Electron emission can be performed without heating the cathode 3, and the gate voltage is only about several tens to 100 volts. Furthermore, electron emission from the cathode 3 must be performed in a vacuum of about 10 Torr or less. Therefore, the field emission type emitter according to this embodiment is actually vacuum-sealed by a counter plate and other members (not shown).
次に、上述のように構成されたこの実施例による電界放
出型エミッタの製造方法について説明する。Next, a method of manufacturing the field emission type emitter according to this embodiment configured as described above will be explained.
第２図Ａに示すように、まず導電性基板１上に例えばＣ
ＶＤ法により絶縁膜２を形成した後、この絶縁膜２上に
ＣＶＤ法により多結晶Ｓｉ膜４及び例えばＷ Ｓ ｉ、
膜のような高融点金属シリサイド膜６を順次形成する０
次に、この高融点金属シリサイド膜６上に、形成すべき
ゲート電極に対応した形状のレジストパターン７をリソ
グラフィーにより形成する。As shown in FIG. 2A, first, for example, C is placed on the conductive substrate 1.
After forming an insulating film 2 by the VD method, a polycrystalline Si film 4 and, for example, W Si,
0 to sequentially form a high melting point metal silicide film 6 like a film.
Next, on this refractory metal silicide film 6, a resist pattern 7 having a shape corresponding to the gate electrode to be formed is formed by lithography.
次に、このレジストパターン７をマスクとして高融点金
属シリサイド膜６及び多結晶Ｓｉ膜４をウェットエツチ
ング法またはドライエツチング法により順次エツチング
する。これによって、第２図Ｂに示すように、ゲート電
極５を形成するとともｊに、多結晶５ｉｌ１４をこのゲ
ート電極５と同一形状にパターニングする。Next, using this resist pattern 7 as a mask, the high melting point metal silicide film 6 and the polycrystalline Si film 4 are sequentially etched by wet etching or dry etching. As a result, as shown in FIG. 2B, the gate electrode 5 is formed, and the polycrystalline layer 14 is patterned to have the same shape as the gate electrode 5.
次に、レジストパターン７、ゲート電極５及び多結晶Ｓ
ｉ膜４をマスクとして絶縁膜２を例えばフッ化水素（Ｈ
Ｆ）系のエツチング液を用いたウェットエツチング法に
よりエツチングして、第２図Ｃに示すように、キャビテ
ィ２ａを形成する。なお、このウェットエツチングは、
レジストパターン７を除去した後に行うことも可能であ
る。Next, resist pattern 7, gate electrode 5 and polycrystalline S
Using the i film 4 as a mask, the insulating film 2 is coated with hydrogen fluoride (H
Etching is performed by a wet etching method using a type F) etching solution to form a cavity 2a as shown in FIG. 2C. In addition, this wet etching
It is also possible to perform this after removing the resist pattern 7.
次に、レジストパターン７を除去した後、第２図りに示
すように、基板表面に対して傾斜した方向から斜め蒸着
を行うことにより、ゲート電極５上に例えばアルミニウ
ム（ＡＩ）やニッケル（Ｎｉ ）から成る剥離層８を形
成する。この後、基板表面に対して垂直な方向からカソ
ード形成用の材料として例えばＭｏやＷなどを蒸着する
。これによって、キャビティ２ａの内部の導電性基板１
上にカソード３が形成される。符号９は剥離層８上に蒸
着された金属膜を示す。Next, after removing the resist pattern 7, as shown in the second diagram, for example, aluminum (AI) or nickel (Ni) is deposited on the gate electrode 5 by oblique vapor deposition from a direction inclined to the substrate surface. A release layer 8 is formed. Thereafter, a cathode forming material such as Mo or W is deposited from a direction perpendicular to the substrate surface. As a result, the conductive substrate 1 inside the cavity 2a
A cathode 3 is formed on top. Reference numeral 9 indicates a metal film deposited on the release layer 8.
この後、剥離層８をその上に形成された金属膜９ととも
にリフトオフ法により除去し、第１図に示すように目的
とする電界放出型エミッタを完成させる。Thereafter, the peeling layer 8 and the metal film 9 formed thereon are removed by a lift-off method to complete the desired field emission type emitter as shown in FIG.
以上のように、この実施例によれば、ゲート電極５がＷ
ＳｉＸのような高融点金属シリサイドにより形成されて
いるので、ゲート電極５が製造工程で酸化されることが
なくなり、従って酸化によるゲート電極５の電気伝導度
の低下を防止することができる。これによって、カソー
ド３からの電子放出を安定に行わせることができる。As described above, according to this embodiment, the gate electrode 5 is made of W
Since the gate electrode 5 is formed of a high melting point metal silicide such as SiX, the gate electrode 5 is not oxidized during the manufacturing process, and therefore, it is possible to prevent the electrical conductivity of the gate electrode 5 from decreasing due to oxidation. Thereby, electron emission from the cathode 3 can be performed stably.
また、酸化によるゲート電極５の変形を防止することが
できる。しかも、このゲート電極５の材料である高融点
金属シリサイドをＣＶＤ法により形成しているので、高
融点金属シリサイドのＳｉ組成比Ｘの制御によりこのゲ
ート電極５の内部残留応力を緩和することができ、従っ
てこれによってもゲート電極５の変形を防止することが
できる。Further, deformation of the gate electrode 5 due to oxidation can be prevented. Moreover, since the high melting point metal silicide, which is the material of the gate electrode 5, is formed by the CVD method, the internal residual stress of the gate electrode 5 can be alleviated by controlling the Si composition ratio X of the high melting point metal silicide. Therefore, this also makes it possible to prevent deformation of the gate electrode 5.
さらに、ゲート電極５と絶縁膜２との間に多結晶Ｓｉ膜
４が形成されていること番こより、ゲート電極２の下地
に対する密着性の向上を図ることができる。これによっ
て、ゲート電極５が変形により下地から剥離するのを有
効に防止することができる。Furthermore, since the polycrystalline Si film 4 is formed between the gate electrode 5 and the insulating film 2, the adhesion of the gate electrode 2 to the underlying layer can be improved. This can effectively prevent the gate electrode 5 from peeling off from the underlying layer due to deformation.
また、ゲート電極５の材料であるＷ Ｓ ｉつのような
高融点金属シリサイドは、化学的に安定で耐薬品性が良
好であるので、製造上都合がよい。Furthermore, a high melting point metal silicide such as WSi, which is the material of the gate electrode 5, is chemically stable and has good chemical resistance, so it is convenient for manufacturing.
この実施例による電界放出型エミッタは、例えばフラッ
トＣＲＴに適用して好適なものである。The field emission type emitter according to this embodiment is suitable for application to, for example, a flat CRT.
以上、この発明の実施例につき具体的に説明したが、こ
の発明は、上述の実施例に限定されるものではなく、こ
の発明の技術的思想に基づく各種の変形が可能である。Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications can be made based on the technical idea of the present invention.
例えば、上述の実施例における導電性基板１としては、
例えばガラス基板やセラミック基板のような絶縁性基板
上に例えばクロム（Ｃｒ）やアルミニウム（ＡＩ）のよ
うな金属から成る導体膜を全面またはライン状に形成し
たものを用いることも可能である。For example, as the conductive substrate 1 in the above-mentioned embodiment,
For example, it is also possible to use a conductive film made of a metal such as chromium (Cr) or aluminum (AI) formed on the entire surface or in a line shape on an insulating substrate such as a glass substrate or a ceramic substrate.
また、上述の実施例においては、キャビティ２ａをウェ
ットエツチング法により形成しているが、このキャビテ
ィ２ａは例えば反応性イオンエツチング（ＲＩ Ｅ）法
のような異方性エツチング法により形成することも可能
である。この異方性エツチング法を用いた場合には、基
板表面に対してほぼ垂直な側壁を有するキャビティ２ａ
が形成される。Further, in the above embodiment, the cavity 2a is formed by a wet etching method, but the cavity 2a can also be formed by an anisotropic etching method such as a reactive ion etching (RIE) method. It is. When this anisotropic etching method is used, a cavity 2a having side walls substantially perpendicular to the substrate surface is formed.
is formed.
さらに、ゲート電極５を形成する材料である高融点金属
シリサイドは、例えばスパッタリング法により形成する
ことも可能である。Furthermore, the high melting point metal silicide which is the material for forming the gate electrode 5 can also be formed by, for example, a sputtering method.
以上述べたように、この発明によれば、ゲート電極が高
融点金属シリサイドにより形成されているので、酸化に
よるゲート電極の電気伝導度の低下を防止することがで
き、従ってカソードからの電子放出を安定に行わせるこ
とができる。また、ゲート電極の変形を防止することが
できる。As described above, according to the present invention, since the gate electrode is formed of high melting point metal silicide, it is possible to prevent the electrical conductivity of the gate electrode from decreasing due to oxidation, and therefore to prevent electron emission from the cathode. It can be done stably. Further, deformation of the gate electrode can be prevented.
第１図はこの発明の一実施例による電界放出型エミッタ
を示す断面図、第２図Ａ〜第２図りは第１図に示す電界
放出型エミッタの製造方法を工程順に説明するための断
面図、第３図は従来の電界放出型エミッタを示す断面図
である。
図面における主要な符号の説明
１：導電性基板、
２：絶縁膜、
２ａ：キャビティ、
３：カソード、
４：多結晶Ｓｉ膜、
５：ゲート電極。
代理人 弁理士 杉 浦 正 知FIG. 1 is a sectional view showing a field emission type emitter according to an embodiment of the present invention, and FIGS. , FIG. 3 is a sectional view showing a conventional field emission type emitter. Explanation of main symbols in the drawings 1: Conductive substrate, 2: Insulating film, 2a: Cavity, 3: Cathode, 4: Polycrystalline Si film, 5: Gate electrode. Agent Patent Attorney Masatoshi Sugiura
Claims (2)
縁膜と、上記絶縁膜に形成されたキャビティと、上記キ
ャビティの内部の上記導電性基板上に形成されたカソー
ドと、上記絶縁膜上に形成されたゲート電極とを具備す
る電界放出型エミッタにおいて、 上記ゲート電極が高融点金属シリサイドにより形成され
ていることを特徴とする電界放出型エミッタ。(1) A conductive substrate, an insulating film formed on the conductive substrate, a cavity formed in the insulating film, a cathode formed on the conductive substrate inside the cavity, and the insulating film. A field emission type emitter comprising a gate electrode formed on a film, wherein the gate electrode is formed of high melting point metal silicide.
コン膜が形成されている請求項（１）記載の電界放出型
エミッタ。(2) The field emission type emitter according to claim (1), wherein a polycrystalline silicon film is formed between the insulating film and the gate electrode.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29318290A JP2969913B2 (en) | 1990-10-30 | 1990-10-30 | Field emission type emitter |
| US07/783,165 US5332627A (en) | 1990-10-30 | 1991-10-28 | Field emission type emitter and a method of manufacturing thereof |
| DE69112171T DE69112171T2 (en) | 1990-10-30 | 1991-10-30 | Field emission device and manufacturing process. |
| EP91118545A EP0483814B1 (en) | 1990-10-30 | 1991-10-30 | Field emission type emitter and method of manufacturing thereof |
| KR1019910019138A KR100238696B1 (en) | 1990-10-30 | 1991-10-30 | Field emission type emitter and method of manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29318290A JP2969913B2 (en) | 1990-10-30 | 1990-10-30 | Field emission type emitter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04167324A true JPH04167324A (en) | 1992-06-15 |
| JP2969913B2 JP2969913B2 (en) | 1999-11-02 |
Family
ID=17791479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29318290A Expired - Fee Related JP2969913B2 (en) | 1990-10-30 | 1990-10-30 | Field emission type emitter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2969913B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559390A (en) * | 1993-04-13 | 1996-09-24 | Nec Corporation | Field emission cold cathode element with locally thickened gate electrode layer |
| KR100223203B1 (en) * | 1995-03-20 | 1999-10-15 | 가네꼬 히사시 | Field emission cold cathode with improved insulating properties and the manufacturing method thereof |
-
1990
- 1990-10-30 JP JP29318290A patent/JP2969913B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559390A (en) * | 1993-04-13 | 1996-09-24 | Nec Corporation | Field emission cold cathode element with locally thickened gate electrode layer |
| US5648698A (en) * | 1993-04-13 | 1997-07-15 | Nec Corporation | Field emission cold cathode element having exposed substrate |
| US5650688A (en) * | 1993-04-13 | 1997-07-22 | Nec Corporation | Field emission cold cathode element having exposed substrate |
| KR100223203B1 (en) * | 1995-03-20 | 1999-10-15 | 가네꼬 히사시 | Field emission cold cathode with improved insulating properties and the manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2969913B2 (en) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5332627A (en) | Field emission type emitter and a method of manufacturing thereof | |
| US6741026B2 (en) | Field emission display including carbon nanotube film and method for fabricating the same | |
| US5702281A (en) | Fabrication of two-part emitter for gated field emission device | |
| KR100243990B1 (en) | Field emission cathode and method for manufacturing the same | |
| US6570305B1 (en) | Field emission electron source and fabrication process thereof | |
| JP3033179B2 (en) | Field emission type emitter and method of manufacturing the same | |
| JP2923980B2 (en) | Method of manufacturing field emission cold cathode | |
| JP3033178B2 (en) | Field emission type emitter | |
| JPH04167324A (en) | Field emission type emitter | |
| US20030017423A1 (en) | Method of forming emitter tips for use in a field emission display | |
| JP3086445B2 (en) | Method of forming field emission device | |
| JP3084280B2 (en) | Method for manufacturing field emission electron source, method for manufacturing flat light emitting device, and method for manufacturing display device | |
| JP2646999B2 (en) | Field emission cold cathode | |
| JPH04284325A (en) | Electric field emission type cathode device | |
| JPH08148083A (en) | Surface reforming method for field emitter | |
| JP3094464B2 (en) | Method of manufacturing field emission type microcathode | |
| JP3622406B2 (en) | Cold electron-emitting device and manufacturing method thereof | |
| JP4312326B2 (en) | Electron emission device | |
| KR100246254B1 (en) | Manufacturing method of field emission device having silicide as emitter and gate | |
| JP3832070B2 (en) | Method for manufacturing cold electron-emitting device | |
| JPH11339637A (en) | Field emission electron element and its manufacture | |
| JPH0797473B2 (en) | Electron-emitting device | |
| KR100290136B1 (en) | Field emission device manufacturing method | |
| JP3826539B2 (en) | Method for manufacturing cold electron-emitting device | |
| JP3487230B2 (en) | Field emission electron source, method of manufacturing the same, and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |