JPH04167039A - データ書き込み方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の構成］ （産業上の利用分野） この発明はデータ書き込み方式に関し、特に信頼性の向
上のために同一データをバックアップ用メモリに書き込
むためのデータ書き込み方式に関する。

（従来の技術）　　− 一般に、データ処理装置の内部では、主記憶装置として
半導体ファイル装置が使用されている。

この半導体ファイル装置は複数の半導体メモリから構成
されるものであるが、これら半導体メモリとしては、そ
の記憶容量やコストの点からダイナミックＲＡＭ等の揮
発性メモリが使用されている。

このため、電源断となった場合、その半導体ファイル装
置内のデータは消滅する。従って、電源断となった場合
でもデータを失わないように、磁気デ゛イスク装置等の
記憶装置にデータをバックアップしておく必要がある。

しかし、半導体メモリにデータを書き込む毎に磁気ディ
スク装置にデータをバックアップしていたのでは、書き
込み速度が向上されない。このため、通常は、不揮発性
の半導体メモリに一旦バツクアップし、その後に、磁気
ディスク装置にデータを書き込んでいた。

すなわち、この場合には、第４図のタイミングチャート
に示されているように、まず、データが半導体メモリに
書き込まれ、次いで、その半導体メモリからデータが読
み出されて不揮発性の半導体メモリ（バックアップメモ
リ）に書き込まれ、そこで−時的にバックアップされる
。

この時点で、半導体ファイル装置からＣＰＵに対して書
き込み処理の終了が報告される。この後、バックアップ
用の不揮発性半導体メモリのデータが磁気ディスク装置
（バックアップディスク）に転送される。不揮発性半導
体メモリ上のデータは磁気ディスク装置でのバックアッ
プが完了するまで保持され、磁気ディスク装置でバック
アップされた後は、その不揮発性半導体メモリ上のエリ
アは次のデータの一時的なバックアップのために開放さ
れる。

このように、不揮発性半導体メモリを一時的なバックア
ップメモリとして使用した場合には、磁気ディスク装置
に直接データを書き込む場合よりもＣＰＵに対する書き
込み終了の通知か早くなるので、ＣＰＵの待ち状態を削
減でき、結果的に書き込み速度の向上を図ることができ
る。

ところが、データ記憶用の半導体メモリとそのバックア
ップ用の不揮発性半導体メモリとでは、割り当てられて
いるアドレス空間が異なるので、半導体メモリとそのバ
ックアップ用不揮発性半導体メモリに対するアクセスは
別個に行われることになる。

このため、実際には、１回の書き込み毎に、半導体メモ
リに対するアドレスの発生、半導体メモリに対するデー
タ書き込み、不揮発性半導体メモリに対するアドレスの
発生、不揮発性半導体メモリに対するデータ書き込みと
いう一連の処理が必要となるので、実際上充分なデータ
書き込み速度を得ることは困難であった。

（発明が解決しようとする課題） 従来では、アドレス空間の異なるデータ記憶用メモリと
そのバックアップ用のメモリに対してそれぞれ別個に書
き込み処理を行なっていたため、充分な書き込み速度が
得られない欠点があった。

この発明はこのような点に鑑みてなされたものであり、
データ記憶用メモリとそのバックアップ用のメモリに対
して同時にデータを書き込めるようにして、書き込み速
度の高速化を実現することができるデータ書き込み方式
を提供することを目的とする。

［発明の構成コ 帽１を解決するための手段および作用）この発明による
データ書き込み方式は、第１のアドレス空間を有するデ
ータ記憶用の第１メモリと、前記第１のアドレス空間と
異なる第２のアドレス空間を有するバックアップ用の第
２メモリとを有するデータ処理装置において、前記第１
メモリの第１アドレス空間のアドレス値に対応した前記
第２メモリの第２アドレス空間のアドレス値が定義され
るアドレス変換テーブルを具備し、前記第１メモリへの
データ書き込み時に前記アドレス変換テーブルによって
第１アドレス空間のアドレスから第２アドレス空間のア
ドレスを発生することによって、前記第１および第２の
異なるアドレス空間に同一データを同時に書き込むこと
を特徴とする。

このデータ書き込み方式においては、データ記憶用の第
１メモリに割り当てられた第１アドレス空間のアドレス
からバックアップ用の第２メモリの第２アドレス空間の
アドレスを求めることができるので、第１メモリに対す
る書き込みアドレスを発生するだけで、第１および第２
の双方のメモリに対して同一データを同時に書き込むこ
とができる。したがって、アドレス空間の異なる２つの
メモリに対してそれぞれ別個に書き込み処理を行うこと
なく、データのバックアップが可能となり、書き込み速
度の高速化を実現できる。

（実施例） 以下、図面を参照してこの発明の詳細な説明する。

第１図にはこの発明の一実施例に係わるデータ書き込み
方式を実現するためのデータ処理装置のシステム構成か
示されている。

このデータ処理装置は、ＣＰＵＩＩ、データラインｌｌ
ａ　、アドレスライン１１ｂ１コントロールライン１１
ｃ５複数のメモリモジニール１２ａ　、　Ｌ２ｂ　、・
・・によって構成されている。

ここでは、第１のアドレス空間が割り当てられたメモリ
モジュール１２ｂが半導体ファイル装置のデータ記憶部
として用いられ、第２のアドレス空間が割り当てられた
メモリモジュール１２ａがそのバックアップ用メモリと
して使用される場合を説明する。

メモリモジュール１２ｂは、ダイナミックＲＡＭ等の揮
発性半導体メモリを有している。

メモリモジュール１２ａは、バックアップ電源を備えた
スタティックＲＡＭ、またはＥＰＲＯＭやＥＥＦＲＯＭ
等の不揮発性半導体メモリをバックアップ用のデータ記
憶部１２３として有している。

このメモリモジュール１２ａには、メモリアクセス制御
部１２１１アドレス変換テーブル１２２　、　第１のス
イッチ回路１２４、セレクタ１２５、第２のスイッチ回
路１２Ｂを備えている。

メモリアクセス制御部１２１は、ＣＰＵＩＩの指示に従
ってデータ記憶部１２３に対するアクセス制御を行うと
共に、アドレス変換テーブル１２２へのアドレス変換の
ための対応情報の書き込みを制御する。

アドレス変換テーブル１２２は、メモリモジュール１２
ｂに対応する第１アドレス空間のアドレスをメモリモジ
ュール１２ａに対応する第２アドレス空間のアドレスに
変換するためのものであり、その変換のための第１アド
レス空間と第２アドレス空間との対応情報は、ＣＰＵ１
１によって与えられ、メモリアクセス制御部１２１によ
って予め登録される。

スイッチ回路１２４は、制御信号Ｓｌに応じてデータラ
インＩｌａとアドレス変換テーブル１２２との接続を制
御するものであり、第１アドレス空間と第２アドレス空
間との対応情報をアドレス変換テーブル１２２に登録す
る時には、オン状態に制御されデータラインｌｌａをア
ドレス変換テーブル１２２に接続し、対応情報の登録時
以外は、オフ状態に制御されてデータラインｌｌａとア
ドレス変換テーブル１２２とを遮断する。

セレクタ１２５は、制御信号Ｓ１に応じてアドレスライ
ンｌｌｂのアドレスＡＤＤＲとアドレス変換テーブル１
２２からの出力アドレスＡＤＤＲ’の一方を選択してデ
ータ記憶部１２３に供給する′ものであり、メモリアク
セス制御部１２１に供給されるアドレスがアドレス変換
テーブル１２２に登録した対応情報に関係する場合には
、アドレス変換テーブル１２２の出力アドレスＡＤＤＲ
’を選択し、それ以外の場合は、アドレスラインｌｌｂ
のアドレスＡＤＤＲを選択する。

スイッチ回路１２６は、制御信号Ｓ３に応じてデータラ
インｌｌａとデータ記憶部１２３との接続を制御するも
のであり、データ記憶部１２３をアクセスする場合にオ
ン状態に制御され、データライン１１ａをデータ記憶部
１２３に接続する。

次に、メモリモジュール１２ａ　、　１２ｂにデータを
書き込む時の動作を説明する。

まず、ＣＰＵ１１は、メモリモジュール１２ａのアドレ
ス変換テーブル１２２に対して、書き込み対象のメモリ
モジニール１２ｂのアドレスからメモリモジュール１２
ａのデータ記憶部１２３のアドレスを発生するための対
応情報を登録する。

次に、ＣＰＵＩＩからメモリモジニール１２ａのメモリ
アクセス制御部１２１に対して、メモリモジュール１２
ｂへの書き込みアドレスの範囲、つまりメモリモジュー
ル１２ｂのアドレス空間が指示される。

この指示されたアドレス空間内に属すアドレスがＣＰＵ
ＩＩから供給された場合には、メモリアクセス制御部１
２１は、アドレス変換テーブル１２２にアドレスライン
Ｌｆｂ上のアドレスを渡すと共に、セレクタ１２５を制
御してアドレス変換テーブル１２２の出力アドレスＡＤ
ＤＲ’を選択させる。また、スイッチ回路１２Ｂがオン
状態に制御されて、データラインｌｌａがデータ記憶部
１２３に接続される。

そして、メモリアクセス制御部１２１は、メモリコント
ロール信号ＭＣによってデータ記憶部１２３をライトモ
ードに設定して、メモリモジュールＬ２ｂへのデータ書
き込みと同じタイミングで、同一のデータをデータ記憶
部１２３に書き込む。

以上のようにして、互いにアドレス空間の異なる２つの
メモリモジュール１２．１２ｂに同一データが同時に書
き込まれる。

第２図には、半導体ファイル装置の全体の構成が示され
ている。

この半導体ファイル装置３０は、入出力制御装置３１、
半導体メモリ３２、バックアップメモリ３３、バックア
ップ制御部３４、ディスク入出力制御装置３５、バック
アップディスク３６を備えている。

入出力制御装置３１は、ホスト装置４０の主記憶装置と
入出力制御装置３１およびバックアップメモリ３３との
間のデータ転送を制御する。

半導体メモリ３２は、第１図に示したメモリモジュール
１２ｂに対応するものであり、ホスト装置４０によるデ
ータ入出力の対象となるものである。

バックアップメモリ３３は、第１図に示したメモリモジ
ュール１２ａに対応するものであり、半導体メモリ３２
のデータがバックアップディスク３６に書き込まれるま
での間、データを一時的にバックアップするものである
。

バックアップ制御部３４は、バックアップメモリ３３に
一時的にバックアップされたデータをバックアップディ
スク３Ｂにバックアップする動作を制御する。

ディスク入出力制御装置３５は、バックアップ制御部３
４の指示により、バックアップメモリ３３とバックアッ
プディスク３６に対するデータ転送を制御する。

バックアップディスク３６は、半導体メモリ３２のデー
タをバックアップするハードディスク装置である。

次に、第３図のタイミングチャートを参照して、半導体
ファイル装置３０におけるデータ書き込み動作を説明す
る。

入出力制御装置３１は、ホスト装置４０のＣＰＵから書
き込みの指示が合った場合、書き込みのサイズなどから
バックアップメモリ３３上のどの位置からバックアップ
を開始するかを判断し、これに基づいて作成した対応情
報を、バックアップメモリ３３のアドレス変換テーブル
１２２に登録する。次いで、入出力制御装置３■は、バ
ックアップメモリ３３のメモリアクセス制御部１２１に
ライトモードの設定指示を行い、書き込み動作を開始す
る。

この書き込み動作においては、半導体メモリ３２とバッ
クアップメモリ３３に同一データが同時に書き込まれる
。

バックアップメモリ３３へのデータ書き込みが終了する
と、ホスト装置４０のＣＰＵに対して終了報告がなされ
る。

この後、バックアップ制御部３４は、バックアップ処理
が可能な時、ディスク入出力制御装置３５に指示を出し
、バックアップメモリ３３に書き込まれた部分のデータ
をバックアップディスク３６にバックアップする。そし
て、バックアップディスク３６にバックアップされたデ
ータを持っていたバックアップメモリ３３上のエリアは
、開放され、次の書き込み動作に備える。

以上のように、この実施例においては、データ記憶用の
半導体メモリ３２に割り当てられたアドレス空間からバ
ックアップメモリ３３のアドレスを求めることができる
ので、半導体メモリ３２に対する書き込みアドレスを発
生するだけで、半導体メモリ３２およびバックアップメ
モリ３３に対して同一データを同時に書き込むこ、とが
でき−る。

したがって、アドレス空間の異なる２つのメモリに対し
てそれぞれ別個に書き込み処理を行うことなく、データ
のバックアップが可能となり、書き込み速度の高速化を
実現できる。

［発明の効果］ 以上のように、この発明によれば、データ記憶用メモリ
とそのバックアップ用のメモリに対して同時にデータを
書き、込めるようになり、書き込み速度の高速化を実現
することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わるデータ書き込み方
式を実現するためのシステム構成を示すブロック図、第
２図は第１図に示したシステムに設けられているメモリ
モジュールを用いて構成した半導体ファイルを示すブロ
ック図、第３図は第２図に示した半導体ファイルのデー
タ書き込み動作を説明するタイミングチャート、第４図
は従来の半導体ファイルにおけるデータ書き込み動作を
説明するタイミングチャートである。 １２ａ　、　１２ｂ・・・メモリモジュール、１２１・
・・メモリアクセス制御部、１２２・・・アドレス変換
テーブル、１２３・・・データ記憶部。 出願人代理人　弁理士　鈴江武彦 第２図

Claims (1)

1. 【特許請求の範囲】 第１のアドレス空間を有するデータ記憶用の第１メモリ
   と、前記第１のアドレス空間と異なる第２のアドレス空
   間を有するバックアップ用の第２メモリとを有するデー
   タ処理装置において、前記第１メモリの第１アドレス空
   間のアドレス値に対応した前記第２メモリの第２アドレ
   ス空間のアドレス値が定義されるアドレス変換テーブル
   を具備し、 前記第１メモリへのデータ書き込み時に前記アドレス変
   換テーブルによって前記第１アドレス空間のアドレスか
   ら前記第２アドレス空間のアドレスを発生することによ
   って、前記第１および第２の異なるアドレス空間に同一
   データを同時に書き込むことを特徴とするデータ書き込
   み方式。