JPH04156283A - Apparatus for controlling speed - Google Patents
Apparatus for controlling speedInfo
- Publication number
- JPH04156283A JPH04156283A JP2281167A JP28116790A JPH04156283A JP H04156283 A JPH04156283 A JP H04156283A JP 2281167 A JP2281167 A JP 2281167A JP 28116790 A JP28116790 A JP 28116790A JP H04156283 A JPH04156283 A JP H04156283A
- Authority
- JP
- Japan
- Prior art keywords
- value
- correction
- error
- calculated
- rotating body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 claims abstract description 55
- 238000001514 detection method Methods 0.000 claims description 7
- 230000005284 excitation Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000005415 magnetization Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、FG倍信号有する回転体の速度制御装置に関
するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a speed control device for a rotating body having an FG multiplied signal.
従来の技術
以下、図面を参照しながら従来の速度制御装置における
一例について説明する。2. Description of the Related Art An example of a conventional speed control device will be described below with reference to the drawings.
第7図は、モータ駆動を制御する速度制御装置を示すブ
ロック図であり、1がモータの巻線に発生する交流波形
を矩形波のFG波形にする整形器、2がマイクロプロセ
ッサ、3がドライバ、4がモータ(以下、回転体と称す
)である。FIG. 7 is a block diagram showing a speed control device that controls motor drive, in which 1 is a shaper that converts the AC waveform generated in the motor windings into a rectangular FG waveform, 2 is a microprocessor, and 3 is a driver. , 4 is a motor (hereinafter referred to as a rotating body).
以上のように構成された従来の速度制御装置について以
下その動作について説明する。The operation of the conventional speed control device configured as described above will be explained below.
まず4の回転体は、回転することによりFG倍信号発生
させそれを速度情報とするものである。First, the rotating body 4 generates an FG multiplied signal by rotating and uses it as speed information.
1の波形整形でその交流波形を矩形波にアンプするわけ
である。これを回転速度情報としてマイクロプロセッサ
2に入力する。In the waveform shaping step 1, the AC waveform is amplified into a rectangular wave. This is input to the microprocessor 2 as rotational speed information.
マイクロプロセッサ2では、2aの周期検出器でFG倍
信号立上りエッチが入力されると、その時点の内部カウ
ンタ(フリーランカウンタ)の値をラッチする。次にF
G倍信号入力されると、ラッチの値は更新されるかその
際、更新する前の値と後の値の差より2b演算器にて周
期Tを算出しその値Tと内部メモリにある基準値T0を
比較し、その差ΔT=T−Toをエラーとして出力する
。この値はディジタル量であるためD 、/ A変換器
2cでアナログ量に変換し、フィルタを通してモータド
ライバ3に送る。モータドライバ3はそのエラーに応じ
て回転体4を駆動するものである。In the microprocessor 2, when the FG multiplied signal rising edge is input to the period detector 2a, the value of the internal counter (free run counter) at that time is latched. Next F
When a G-times signal is input, the latch value is updated.At that time, the period T is calculated by the 2b calculator from the difference between the value before and after the update, and the period T is calculated from the value T and the reference stored in the internal memory. The values T0 are compared and the difference ΔT=T−To is output as an error. Since this value is a digital quantity, it is converted into an analog quantity by the D/A converter 2c and sent to the motor driver 3 through a filter. The motor driver 3 drives the rotating body 4 in response to the error.
しかしこの構成では、FGマグネットの着磁精度が悪か
った場合、そのFG倍信号7定にするよう回転させるた
め回転体としては回転ムラを生じる。第8図はその時の
波形を示している。(A)は回転体からのFG比出力(
B)はFGを矩形波に波形整形したもの、(C)はエラ
ー出力ΔTである。However, with this configuration, if the magnetization accuracy of the FG magnet is poor, the rotating body will rotate unevenly because it will be rotated so that the FG multiplied signal is 7 constant. FIG. 8 shows the waveform at that time. (A) is the FG specific output from the rotating body (
B) is the FG waveform shaped into a rectangular wave, and (C) is the error output ΔT.
これに対して、その交互に発生する着磁ムラ補正法とし
て、エラー出力へT1とΔT2が常に略−定であるなら
、ΔTl 、ΔT2の平均からΔTHを補正値として、
各FGのエラー出力からΔTHを減算し、リップルを落
とす方法も考えられている。On the other hand, as a correction method for magnetization unevenness that occurs alternately, if T1 and ΔT2 are always approximately constant to the error output, ΔTH is set as a correction value from the average of ΔTl and ΔT2,
A method of subtracting ΔTH from the error output of each FG to reduce ripples has also been considered.
発明が解決しようとする課題
しかしながら前記の補正では第8図(D)にホずとおり
エラー出力が各FCごとにΔT+、ΔT2 、・・・・
・・ΔToと大きく異なる場合−つの補正値で各FGの
誤差を補正しきれない((A)はモータのFG比出力(
B)はFGを矩形波に波形整形したもの、(C)はFG
ごとにエラーが略一定であった時のエラー)。Problem to be Solved by the Invention However, in the above correction, as shown in FIG. 8(D), the error output is ΔT+, ΔT2, . . . for each FC.
...If it differs greatly from ΔTo - the error of each FG cannot be corrected with one correction value ((A) is the motor's FG ratio output (
B) is the FG waveform shaped into a square wave, (C) is the FG
error when the error was approximately constant).
本発明は、各FGごとにFGムラがあるものに対する解
決手段であると共により高精度な回転制御を行うための
速度制御装置を提供するものである。The present invention is a solution to the problem of FG unevenness in each FG, and also provides a speed control device for performing more precise rotation control.
課題を解決するための手段
本発明は上記課題を解決するため、回転中にFGの出力
をモニタし、速度の基準値ToからのずれΔTj (但
しj=1〜n)をn個の各FGごとに一定回数(m回)
測定する。そしてその平均値をとしてFGI〜FGnに
対してそれぞれ算出し、その値をFGごとにメモリする
。そして演算終了後よりは、その値α、(j=l〜n)
を補正値として、それぞれFGI〜F G nに対して
エラー出力を算出するたびに、そのFGに対する補正値
を減することにより、FGごとに誤差出力が異なったと
しても補正できるという構成を備えたものである。Means for Solving the Problems In order to solve the above problems, the present invention monitors the output of the FG during rotation, and calculates the deviation ΔTj (where j=1 to n) of the speed from the reference value To for each of n FGs. A certain number of times (m times)
Measure. Then, the average value is calculated for each of FGI to FGn, and the value is stored for each FG. After the calculation is completed, the value α, (j=l~n)
Each time the error output is calculated for each of FGI to F G n, the correction value for that FG is reduced, so that even if the error output differs for each FG, it can be corrected. It is something.
作用
本発明は上記構成によって、FGの着磁精度の悪い回転
体に対して、FG個々に着磁ずれがあったとしてもその
着磁ずれを各FGごとに算出、記憶させ、ソフトウェア
で補正させることによって回転体の回転を一定にさせる
ことができる。According to the above configuration, the present invention calculates and stores the magnetization deviation for each FG and corrects it by software even if there is a magnetization deviation in each FG for a rotating body with poor magnetization accuracy of the FG. This allows the rotation of the rotating body to be constant.
実施例
以下、本発明の一実施例の速度制御装置について図面を
参照しながら説明する。EXAMPLE Hereinafter, a speed control device according to an example of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例のブロック図である。図中、
回転体4のFG出力が波形整形器1に入力される。波形
整形器1の出力は、マイクロプロセッサ2に入力され、
周期検出器2aにて周期計測を行うと同時にFG順序セ
レクタ2fに入力される。その値を基に2b演算器、2
c補正用メモリ、2d補正開始SWによって、算出され
るデータとD/A変換器2eでアナログに変換し、モー
タドライバ3に供給して、モータ4を駆動させる。FIG. 1 is a block diagram of one embodiment of the present invention. In the figure,
The FG output of the rotating body 4 is input to the waveform shaper 1. The output of the waveform shaper 1 is input to the microprocessor 2,
At the same time as the period is measured by the period detector 2a, it is input to the FG order selector 2f. Based on that value, 2b arithmetic unit, 2
The data calculated by the c correction memory and the 2d correction start SW are converted into analog data by the D/A converter 2e, and supplied to the motor driver 3 to drive the motor 4.
ここで周期検出器2aの構成について簡単に説明する。Here, the configuration of the period detector 2a will be briefly described.
マイクロプロセッサでは、内部に基準カウンタ(タイム
ベースカウンタ〉というフリーランカウンタを持ってお
り、FGの立上りエッチが入力されるとハードでその時
点のカウント値をラッチする。このラッチする値はFG
の立上りエッチの到来ごとに更新される。The microprocessor has an internal free-running counter called a reference counter (time base counter), and when the FG rising edge is input, the count value at that point is latched by hardware.This latched value is the FG
It is updated every time the rising edge of etch arrives.
さらに演算器2bでは、このラッチされた値を一時メモ
リに蓄え、次のFGに立上りエッチが入力され更新され
たラッチの値と、一つ前にメモリに蓄えられた値の差か
ら周期を演算し基準値からのずれよりエラーの値をディ
ジタル値で出力する。Furthermore, the calculator 2b temporarily stores this latched value in memory, and calculates the period from the difference between the latch value updated by inputting the next FG rising etch and the value stored in the memory immediately before. The error value based on the deviation from the reference value is output as a digital value.
この動作の後、更新されたラッチの値を、メモリに更新
して蓄えくり返すことによって速度を制御するものであ
る。After this operation, the speed is controlled by updating and storing the updated latch value in the memory and repeating it.
演算器2bの出力はディジタル量であるからD/A変換
器2eでアナログに変換した後、フィルタを通してモー
タドライバ3に送り、ドライバは、エラーに応じて加速
または減速させるよう、モータ駆動を行う。Since the output of the arithmetic unit 2b is a digital quantity, it is converted to analog by the D/A converter 2e, and then sent through a filter to the motor driver 3, which drives the motor to accelerate or decelerate depending on the error.
第2図は本発明の詳細な説明図である。(A>はモータ
より発生する速度情報信号FGであり、(B)はそれを
矩形波に波形整形したものであり、周期検出器2aおよ
びFG順序セレクタ2fに入力される。FIG. 2 is a detailed explanatory diagram of the present invention. (A> is the speed information signal FG generated by the motor, and (B) is a waveform shaped signal FG into a rectangular wave, which is input to the period detector 2a and the FG order selector 2f.
ここで第2図(B)に示すとおり、矩形波に1つだけレ
ベルの高いものがあるが、これは回転体の位相検知信号
(PG)を重畳させたものであり、1回転に1回現れる
。(B)にあるようにこれを基準にして、FGIからF
G6まで順番にそれぞれO〜5までアドレスをうつ。そ
してこのアドレスを第】図FG順序セレクタ2fにて認
識し、各FGごとに補正を行なうのである。Here, as shown in Figure 2 (B), there is only one square wave with a high level, but this is the one on which the phase detection signal (PG) of the rotating body is superimposed, and it is transmitted once per rotation. appear. Based on this as shown in (B), from FGI to F
Input addresses from O to 5 in order up to G6. This address is then recognized by the FG order selector 2f in FIG. 1, and correction is made for each FG.
(C)はFGI〜FG6に対するエラーの出力波形であ
るが基準に対してFG倍信号とにそれぞれ異なる値のエ
ラーを出力している。本来FGの精度がよかった場合、
基準に対して外乱が発生した時のみ上下に変動するエラ
ーが出力される以外はほぼ一定値を保つはずである。こ
のように各FGごとに常に固定エラーが発生しているの
は外乱抑圧特性がFG周波数の1/2までものびていな
いことから考えて外乱の影響ではなく、精度誤差と考え
られる。(C) is an error output waveform for FGI to FG6, and errors of different values are output for the FG multiplied signal and the reference. If the FG accuracy was originally good,
The value should remain almost constant, except that an error that fluctuates up and down is output only when a disturbance occurs relative to the reference. The reason why a fixed error always occurs in each FG is considered to be due to an accuracy error rather than the influence of a disturbance, considering that the disturbance suppression characteristic does not extend to 1/2 of the FG frequency.
しかし、このようなエラーは回転体に不必要なトルクを
発生させるためこれを除去しなければならない。そこで
各FGごとにエラーをモニタし、固定値として発生して
いるエラー分をそれぞt差し引き、基準に一定になるよ
う補正するわけである。However, such an error generates unnecessary torque in the rotating body and must be eliminated. Therefore, the error is monitored for each FG, and the error amount that has occurred is subtracted from each FG as a fixed value, t, to correct it so that it is constant with respect to the reference.
第3図は補正の方法を示したフローチャートである。3
01では補正モードかどうか判断をする。つまり回転体
の回転が一定になったことをモニタしており速度系が引
っこんだ後位相系が制御領域に入ったことを確認する。FIG. 3 is a flowchart showing the correction method. 3
At step 01, it is determined whether the mode is correction mode. In other words, it monitors that the rotation of the rotating body has become constant, and confirms that the phase system has entered the control region after the speed system has withdrawn.
302は補正の開始点として最初のFGIの到来を待っ
ている。FGはFCC(FGカウンタ)で補正プロセス
でカウントする他)ISW(ヘッドスイッチ)プロセス
にてFGIの直前でリセットされるため必ずOから5ま
でのカウントをくり返す。そのFCCをモニタしてFG
Iの最初の到来を判断するわけである。FGIが一度く
れば以降は、この判断を行なわない。303は、電源投
入から回転が一定になるまで補正に使用するメモリをク
リアしてお(ものである。304は学習モード判別であ
り、学習が完了していなければ学習処理プロセスにうつ
る。学習が完了し、補正値が各FGごとに決まっていれ
ば306はFGCIこよりFGの何番目かを調べ307
にてそれぞれ算出された補正値を差し引くものである。302 waits for the first FGI to arrive as a starting point for correction. In addition to being counted by the FCC (FG counter) in the correction process, the FG is reset immediately before the FGI in the ISW (head switch) process, so the count from 0 to 5 is always repeated. Monitor the FCC and FG
The first arrival of I is determined. Once the FGI is received, this judgment will not be made thereafter. 303 clears the memory used for correction from the time the power is turned on until the rotation becomes constant. 304 is a learning mode determination, and if learning is not completed, it moves to the learning processing process. If it is completed and the correction value is determined for each FG, 306 checks the number of FG from FGCI 307
The correction values calculated in , respectively, are subtracted.
ERIはFGのエツジ周期検知より演算されたエラーそ
のものであり、FGH。ERI is the error itself calculated from the edge period detection of FG, and is FGH.
(j=1〜6)は、各FGごとのエラー平均値でありこ
れが補正値となる。第1図の平均値メモリ2cに蓄えら
れている値である。308は前記のとおり補正演算する
たびにFCC(FGカウンタ〉をインクリメントし次の
FGアドレスにして待期するものである。(j=1 to 6) is the error average value for each FG, and this becomes the correction value. This is the value stored in the average value memory 2c in FIG. As described above, 308 increments the FCC (FG counter) every time a correction calculation is performed and waits for the next FG address.
第4図は前記の学習処理プロセスのフローチャートであ
る。ここでは、電源投入して一定回転になってから所定
の回数(ここでは16回)だけ各FGごとに基準からの
ずれの平均値を演算するものである。FIG. 4 is a flowchart of the learning process described above. Here, the average value of the deviation from the reference is calculated for each FG a predetermined number of times (in this case, 16 times) after the power is turned on and the rotation becomes constant.
401.402はFGのナンバーを検索し、各FGごと
にエラーの累積FGMj=ΣΔTi。401.402 searches the FG number and calculates the cumulative error FGMj=ΣΔTi for each FG.
(但しiはFGアドレス1〜6を示す)を求めてメモリ
している。これは第1図の20に当たるメモリである。(where i indicates FG addresses 1 to 6) is determined and stored in memory. This is the memory corresponding to 20 in FIG.
403は各FGの基準からのずれを算出していく際、必
ず回転体の位相系が引きこんでおり、−定回転になって
いることをモニタするものであり、−度でも外乱等によ
り回転ムラを生ずれば、補正に使用するメモリくアドレ
ス、メモリの内容等)をすべてクリアして一定回転にな
るのを待ち、第3図の301で一定回転になったことを
判断した後、補正値演算を最初からやり直すものである
。403 is to monitor that when calculating the deviation of each FG from the standard, the phase system of the rotating body is drawn in and the rotation is constant. If unevenness occurs, clear all the memory addresses used for correction, memory contents, etc., wait for the rotation to become constant, and after determining that the rotation has become constant at 301 in Figure 3, start the correction. It restarts the value operation from the beginning.
これにより補正値として異常な値が入らないようプロテ
クトしている。さらに404は平均回数インクリメント
し、405で平均回数カウントを行なう。This protects the correction value from entering an abnormal value. Further, in step 404, the number of averages is incremented, and in step 405, the number of averages is counted.
そして所定回数(ここでは16回)になったところで4
06で平均値
(但しiはFGアドレス、i−1〜6)を求め、それを
メモリさせ、前記第3図307で補正値として使用する
。さらに407で位相系オフセット処理を施した後、学
習が完了したのでフラグをセットし、このフラグにより
第3図304の判断でこのプロセスは通らな(なり、こ
の処理は完了する。Then, when the predetermined number of times (in this case 16 times) has been reached, 4
In step 06, the average value (where i is the FG address, i-1 to i-6) is determined, stored in memory, and used as a correction value in step 307 in FIG. Furthermore, after phase system offset processing is performed in step 407, since learning has been completed, a flag is set, and based on this flag, it is determined in 304 of FIG. 3 that this process will not pass (and this process will be completed).
第5図は第4図に示す407にあった位相系オフセット
処理のプロセスを示すフローチャートである。501で
は各FGごとの平均値をさらに、それぞれ加算し、50
2においてさらにその平均値FGSを算出している。そ
して503では各FGの補正値FGHI〜FGH6から
FGSを減算し、すなわちオフセット値を差し引いて基
準からのずれ量のみを算出し、それを各FGに対する補
正値としている。FIG. 5 is a flowchart showing the process of phase system offset processing in step 407 shown in FIG. In 501, the average value for each FG is further added, and 50
2, the average value FGS is further calculated. Then, in 503, FGS is subtracted from the correction values FGHI to FGH6 of each FG, that is, the offset value is subtracted to calculate only the amount of deviation from the reference, and this is used as the correction value for each FG.
これは速度系1位相系をミックスさせドライバに供給す
る本システムにおいて、この処理を行なわなければ補正
後にエラーが大きく変動し回転ムラをおこすという問題
が発生するからである。This is because, in the present system that mixes the one-phase speed system and supplies it to the driver, if this processing is not performed, the problem will occur that the error will vary greatly after correction, causing rotational unevenness.
第6図においてその動作を説明する。Toは速度系の内
部基準値である。α1〜αGが各FGごとの偏位量の平
均値である。本システムは位相系と速度系をミックスし
てエラーを算出するため第8図のように本来T0を中心
にエラーがでるところが位相系とのバランスによりα。Its operation will be explained with reference to FIG. To is an internal reference value of the speed system. α1 to αG are average values of deviation amounts for each FG. This system calculates errors by mixing the phase system and velocity system, so as shown in Figure 8, the error that would normally occur around T0 is α due to the balance with the phase system.
たけずれたT′oを基準にエラーが発生する場合がある
。この時、補正値としてα1〜α6をそのまま用いるな
らば補正を入れた糾問エラーはTo付近まで下がり、大
きなりC変動をおこしてしまう。本来必要な補正値は基
準となる値からの偏位量分だけでよ(、FGOにおける
補正値は、T゛。からみだ平均−l J
α1−α。(但しα。−□
として算出すればよい。これにより測定点のエラーはT
−T、−(α1−α。)となる。An error may occur based on the deviated T'o. At this time, if α1 to α6 are used as they are as correction values, the interrogation error with the correction will drop to around To, causing a large change in C. The only necessary correction value is the amount of deviation from the reference value (, the correction value in FGO is T゛.Target average -l J α1-α (however, if calculated as α.-□) Good.This will reduce the error at the measurement point to T.
−T, −(α1−α.).
これによって補正を入れたことによるエラーの変動は速
度系の基準からのずれ量だけとなり位相系を考えた上で
補正前後の連続性が保たれるわけである。As a result, the error variation caused by the correction is only the deviation from the velocity system standard, and continuity before and after correction is maintained while considering the phase system.
発明の効果
以上のように本発明はFG倍信号有する回転体に対して
、FGの周期を検出する周期検出手段と、前記周期検出
手段の検出値Tを格納するメモリ手段と、前記検出値T
a−基準値Toから誤差出力を算出する誤差算出手段と
、前記誤差出力に基づいて前記回転体に駆動電力を供給
する駆動手段を備え、前記誤差算出手段において、前記
回転体の一回転中に発生するn個のFG倍信号とに前記
メモリ手段に格納された周期検出値T; (j=1・
・・・・・n)と前記基準値Toから各偏位量ΔT、を
算出し、さらに前記FG倍信号とにその偏位量のと、そ
の値を補正基準値α1として格納するメモリ手段と、前
記補正基準値α、により、各n個のFG倍信号とに前記
演算器が算出する誤差出力を補正する補正手段を備える
ことを特徴とするもので、FG倍信号着磁誤差がFGご
とに異なっても、補正基準値を用いて速度誤差出力をF
Gごとに補正することでより高精度な制御が実現できる
というきわめて大なる効果を奏する。また、補正値演算
中外量などで回転ムラを生じた時は演算を中止し、一定
回転になってから演算をやり直すことで補正値演算ミス
を防止することができ、さらに補正基準算出の際、位相
系との関係などから基□ 準がオフセットをもった時
でも、補正基準値α1の各FGに対する新補正基準値α
′J(=α、−α。)として算出する演算器を有するこ
とで補正前後で回転ムラをおこさないようにできる。Effects of the Invention As described above, the present invention provides for a rotating body having an FG multiplied signal, a period detecting means for detecting the period of the FG, a memory means for storing the detected value T of the period detecting means, and a period detecting means for storing the detected value T of the period detecting means.
a- An error calculating means for calculating an error output from a reference value To, and a driving means for supplying driving power to the rotating body based on the error output, and the error calculating means includes: n generated FG times signals and a period detection value T stored in the memory means; (j=1・
. . n) and the reference value To, calculate each deviation amount ΔT, and further store the deviation amount and the value in the FG multiplied signal as a correction reference value α1; , according to the correction reference value α, the device is characterized by comprising a correction means for correcting the error output calculated by the arithmetic unit for each of the n FG multiplied signals, so that the FG multiplied signal magnetization error is adjusted for each FG. Even if the speed error output is different from F, using the correction reference value,
By making corrections for each G, a very large effect is achieved in that more accurate control can be realized. In addition, if irregular rotation occurs due to an out-of-range amount during correction value calculation, the calculation can be stopped and the calculation can be restarted after the rotation has reached a certain level, thereby preventing errors in correction value calculation.Furthermore, when calculating the correction standard, □ Even when the reference has an offset due to the relationship with the phase system, the new correction reference value α for each FG of correction reference value α1
By having an arithmetic unit that calculates 'J (=α, -α.), uneven rotation can be prevented before and after correction.
第1図は本発明の速度制御装置の一実施例を示すブロッ
ク図、第2図は同装置における動作を説明する波形図、
第3図、第4及び第5図は同装置における動作を説明す
るフロー図、第6図は同装置における動作を説明する波
形図、第7図は従来の速度制御装置を示すブロック図、
第8図は同装置の信号波形図である。
l・・・・・・FG波形整形器、2・・・・・・マイク
ロプロセッサ、2a・・・・・・周期検出器、2b・・
・・・・演算器、2c・・・・・・補正用メモリ、2d
・・・・・・補正開始SW、2e・・・・・・D/’A
変換器、2f・・・・・・FGJ[字セレクタ、3・・
・・・・モルタドライバ、4・・・・・・モータ。
代理人の氏名 弁理士小蝦治明 ほか2名ド【
滅 <、−
ν +J し
第 3 図
1141!1
第5図FIG. 1 is a block diagram showing an embodiment of the speed control device of the present invention, and FIG. 2 is a waveform diagram explaining the operation of the device.
3, 4 and 5 are flow diagrams explaining the operation of the same device, FIG. 6 is a waveform diagram explaining the operation of the same device, and FIG. 7 is a block diagram showing a conventional speed control device.
FIG. 8 is a signal waveform diagram of the same device. l...FG waveform shaper, 2...microprocessor, 2a...period detector, 2b...
...Calculator, 2c...Correction memory, 2d
...Correction start SW, 2e...D/'A
Converter, 2f...FGJ [Character selector, 3...
...Morta driver, 4...Motor. Name of agent: Patent attorney Haruaki Koebi and two others
Claims (3)
号(以降これをFG信号と呼ぶ)の周期を検出する周期
検出手段と、前記周期検出手段の検出値Tを格納するメ
モリ手段と、前記検出値Tと基準値T_oから誤差出力
を算出する誤差算出手段と、 前記誤差出力に基づいて前記回転体に駆動電力を供給す
る駆動手段を備え、 前記誤差算出手段において、 前記回転体の一回転中に発生するn個のFG信号ごとに
前記メモリ手段に格納された周期検出値T_j(j=1
・・・・・・n)と前記基準値T_oから各偏位量ΔT
_jを算出し、さらに前記FG信号ごとにその偏位量の
m回の平均値 ▲数式、化学式、表等があります▼ を算出する演算器と、その値を 補正基準値α_jとして格納するメモリ手段と、前記補
正基準値α_jにより、各n個のFG信号ごとに前記演
算器が算出する誤差出力を補正する補正手段を備えるこ
とを特徴とする速度制御装置。(1) Period detection means for detecting the period of an AC signal (hereinafter referred to as FG signal) having speed information of n rotating bodies per revolution, and memory means for storing the detection value T of the period detection means , an error calculation means for calculating an error output from the detected value T and a reference value T_o, and a drive means for supplying driving power to the rotating body based on the error output, and in the error calculation means, the rotating body The period detection value T_j (j=1) stored in the memory means every n FG signals generated during one rotation of the
・・・・・・n) and each deviation amount ΔT from the reference value T_o
an arithmetic unit that calculates _j, and further calculates the m-time average value of the deviation amount for each FG signal ▲There are mathematical formulas, chemical formulas, tables, etc. ▼; and a memory means that stores the value as a correction reference value α_j. and a correction means for correcting the error output calculated by the arithmetic unit for each of the n FG signals using the correction reference value α_j.
一定でなくなったことを検出して、演算を中止する手段
と、回転が一定になったことを判断し、その時点からメ
モリ内容をクリアし、再び算出をし直す演算器を有する
ことを特徴とする請求項1記載の速度制御装置。(2) A means for detecting that the rotation of the rotating body is no longer constant due to disturbance etc. during correction reference value calculation and stopping the calculation, and a means for determining that the rotation has become constant and storing it from that point. The speed control device according to claim 1, further comprising an arithmetic unit that clears the contents and performs the calculation again.
正基準値α_jの平均値α_o=▲数式、化学式、表等
があります▼を求め、前記補正基準値α_jとこの平均
値@α@_oとの差(α′_j−@α@o_)をn個の
各FGに対する新補正基準値α_j(=α_j−@α@
_o)として算出する演算器を有することを特徴とする
請求項1記載の速度制御装置。(3) When calculating the correction standard value, calculate the average value α_o=▲of the correction standard value α_j for each n FG (numerical formula, chemical formula, table, etc.), and calculate the correction standard value α_j and this average value@ The difference from α@_o (α′_j−@α@o_) is calculated as the new correction reference value α_j(=α_j−@α@) for each n FG.
2. The speed control device according to claim 1, further comprising an arithmetic unit that calculates the speed as _o).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2281167A JPH04156283A (en) | 1990-10-18 | 1990-10-18 | Apparatus for controlling speed |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2281167A JPH04156283A (en) | 1990-10-18 | 1990-10-18 | Apparatus for controlling speed |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04156283A true JPH04156283A (en) | 1992-05-28 |
Family
ID=17635286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2281167A Pending JPH04156283A (en) | 1990-10-18 | 1990-10-18 | Apparatus for controlling speed |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04156283A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05308791A (en) * | 1992-03-06 | 1993-11-19 | Mitsubishi Electric Corp | Motor controller |
JPH08126371A (en) * | 1994-10-25 | 1996-05-17 | Rohm Co Ltd | Motor controller |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63129877A (en) * | 1986-11-17 | 1988-06-02 | Sony Corp | Rotation controller |
JPS6426385A (en) * | 1987-07-20 | 1989-01-27 | Sanyo Electric Co | Correction of motor revolution nonuniformity |
-
1990
- 1990-10-18 JP JP2281167A patent/JPH04156283A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63129877A (en) * | 1986-11-17 | 1988-06-02 | Sony Corp | Rotation controller |
JPS6426385A (en) * | 1987-07-20 | 1989-01-27 | Sanyo Electric Co | Correction of motor revolution nonuniformity |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05308791A (en) * | 1992-03-06 | 1993-11-19 | Mitsubishi Electric Corp | Motor controller |
JPH08126371A (en) * | 1994-10-25 | 1996-05-17 | Rohm Co Ltd | Motor controller |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3234177B2 (en) | Position control device | |
JPH04156283A (en) | Apparatus for controlling speed | |
JPH036459A (en) | Method for detecting number of rotations | |
JPS62260574A (en) | Detection of rotational speed of motor | |
JPH03167476A (en) | Number of rotations indicator | |
JP2714297B2 (en) | Pump inertia constant measuring device | |
JP2003209990A (en) | Motor speed controller | |
JPH0783724A (en) | Flow rate measurement display device | |
JPS6326640B2 (en) | ||
JPS60147653A (en) | Speed detector | |
JP2562885B2 (en) | Unbalanced point positioning method and apparatus used for the method | |
JPS60241785A (en) | Digital controller of dc motor | |
JPH0641397U (en) | Motor speed controller | |
JPH0839298A (en) | Slide stop time measuring instrument of press machine | |
JP3200908B2 (en) | Method and apparatus for controlling stop angle of electric motor | |
JPH0352595A (en) | Controller for stepping motor | |
JPH11102223A (en) | Servo motor control system | |
JPH09247999A (en) | Variable speed drive device | |
JPH11161341A (en) | Servo control method using pulse encoder | |
JPH05188068A (en) | Servo motor speed detecting device | |
JPS6162372A (en) | Digital controller of dc motor | |
JPH04208084A (en) | Motor control system using microcomputer | |
JPS63199011A (en) | Arithmetic unit for mass-flow sheet thickness | |
JPH0379457B2 (en) | ||
JPH02292609A (en) | Positioning controller |