JPH04156156A - 二重化通信制御装置の系切替方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要１ ディジタル交換機の二重化通信制御装置の系切替方式に
関し。

ディジタル交換機の二重化された通信制御装置の中のア
クト権をもった通信制御装置が動作できない障害を検出
して、系の切替を独自に行うことができる二重化通信制
御装置の系切替方式を提供することを目的とし。

上位装置用のインタフェース部で検出されたクロック信
号をウォッチドッグタイマに入力し、前記プロセッサに
よるリセットが発生しないと自装置をスタンバイに固定
し、他系の装置をアクトに切替るよう構成する。

［産業上の利用分野］ 本発明はディジタル交換機の二重化通信制御装置の系切
替方式に関する。

近年、ｌ５ＤＮのディジタル交換機が実用化されるよう
になったが、公衆網の交換機の場合は障害等に即時に対
応するため重要な装置については二重化されている。

ｌ５ＤＮのディジタル交換機システムを構成する主要な
装置は二重化構成がとられると共に、そのアクト／スタ
ンバイの切替えが上位装置により制御される場合がある
。

ところが、その後の技術の改良で上位装置と制御が切り
離されると、アクト／スタンバイの切替え制御を上位装
置とは独立に行わなければならない装置が生じると、独
立した装置の障害を検出できない場合があり、アクト／
スタンバイの系切替によりシステムが動作しなくなるこ
とがある。

［従来の技術］ 第３図は従来のｌ５ＤＮ対応のディジタル交換システム
の構成である。

第３図において、３０はディジタル電話機（Ｄ−ＴＥ　
Ｌ：Ｄｉ（ｉｔａｌ　Ｔｅ１ｅｐｈｏｎｅ）　、　　３
１は端末制御装置（Ｔ　ＣＥ　：　Ｔｅｒｍｉｎａｌ　
Ｃｏｎｔｒｏｌ　Ｅｑｕｉｐｍｅｎｔ）、　３２は網終
端装置（Ｎ　Ｔ　Ｅ　：Ｎｅｔｗｏｒｋ　Ｔｅｒｍｉｎ
ａｔｉｏｎ　Ｅｑｕｉｐｓｅｎｔ）、　３３はディジタ
ル加入者回路（ＤＬＣ：　Ｄｉｇｉｔａｌ　５ｕｂｓｃ
ｒｉｂｅｒ　Ｌｉｎｅ　Ｃ４ｒｃｕｉｔ）、　　３４は
二重化（＃０．　＃１）された通信制御装置（ＤＬＣＣ
：　ＤＬＣ−ＣｏｓｍｏｎＬ　３５は二重化されたライ
ンタイムスイッチ（Ｌ　Ｔ　Ｓ　Ｗ　：　Ｌｉｎｅ　Ｔ
ｉｍｅ　Ｓｗｉ　ｔｃｈ）、３６は二重化されたライン
プロセッサ（ＬＰＲ）である。

この交換システムは、ｌ５ＤＮ（サービス総合ディジタ
ル通信網）対応の交換機能を備え、ディジタル電話機３
０．端末制御装置３１及び網終端装置３２は加入者側に
設けられ、ＤＬＣ３３及び各装置３４〜３６は交換機側
に設けられている。

ＤＬＣＣ３４は、マイクロプロセッサ（ＣＰＵ）を内蔵
しマイクロプログラムによる制御を行い、端末制御装置
３１．網終端装置３２との間でＤチャネルによる接続制
御用の信号やパケットの伝送制御を行うと共に、ＬＰＲ
３６との間で各種制御信号を送受信すると共に、Ｂチャ
ネルによる音声（データも含む）の伝送制御をＬＰＲ３
６の制御の下に実行する。ＬＴＳＷ３５は、ＬＰＲ３６
により制御されて交換動作を行う。

この第３図のシステム構成では、ＤＬＣＣ３４（＃０．
＃１）は、何れがアクト（現用）であるかは、上位装置
であるＬＰＲ３６の＃０または＃１のいずれがアクト状
態であるかに従って固定的に決められていた。すなわち
、ＬＰＲ＃Ｏがアクトであれば、ＤＬＣＣ＃Ｏはアクト
になり、アクト系の切替えは全てＬＰＲが支配権を持っ
ていた。

第３図の従来の構成に対し、これを改良した交換システ
ムが開発され、その構成が第４図に示されている。

第４図の構成で第３図と相違する点は、ネットワークイ
ンタフェース（ＮＷＩＦ）３７が新たに設けられ、ライ
ンタイムスイッチに対応するローカルスイッチ（ＬＳＷ
）３８が設けられた点である。技術的には第３図の構成
において、ＤＬＣＣ３４とＬＴＳＷ３５の間の接続がメ
タリック線路であったものを、光伝送路に変更し、その
ため第４図のネットワークインタフェース３７が設けら
れこの中にローカルスイッチ３８及びＬＰＲ３６との間
の情報や制御信号を光信号で送受するための光インタフ
ェース機構が設けられている。

この第４図のシステムでは、ＤＬＣＣ３４，ＮＷＩＦ３
７．ＬＳＷ３Ｂ及びＬＰＲ３６がそれぞれ二重化されて
いるが、ＬＰＲ３６等の上位装置によるアクト／スタン
バイの状態支配権は、それぞれＮＷＩＦ３７までであり
、ＤＬＣＣ３４まで支配権が及ばない、すなわち、ＬＰ
Ｒ＃０がアクトの時、ＬＳＷ＃０．ＮＷＩＦ＃０がアク
ト状態になるが、その一方でＤＬＣＣ３４は、内蔵する
マイクロプロセッサ（ＣＰＵ）による処理を行い独自に
何れか一方がアクトとなり、その後もアクト／スタンバ
イの系切替を独立して行う構成になっている。このため
、第４図に示すように二重化されたＤＬＣＣ３４（＃０
．＃１）の何れからも二重化された２つのＮＷＩＦ３７
　（＃０．＃１）と接続されるように線路が配置されて
いる。

［発明が解決しようとする課Ｂ］ 上記第４図に示すシステム構成では、＃０を０系、＃１
を１系とすると１通常の系の切替えは。

■定時切替え（一定時間毎）、■アクト状態の装置に障
害が発生した時の切替え１等がある。

ところが、上記したように通信制御装置（ＤＬＣＣ３４
）は、独自でアクトを決めて通信制御を行う必要がある
ため、電源投入時からＯ系／１系の中でアクトを決めな
ければならない、しかし。

この時、アクトとなった通信制御装置のＣＰＵ自体に障
害が発生したり、当該通信制御装置が搭載されているパ
ッケージのシステムクロンク用の発振器に障害が発生し
て全くプログラムが動作できなくなったりすると、シス
テム全体がデンドロツタとなる。

本発明はディジタル交換機の二重化された通信制御装置
の中のアクト権をもった通信制御装置が動作できない障
害を検出して、系の切替を独自に行うことができる二重
化通信制御装置の系切替方式を提供することを目的とす
る。

［課題を解決するための手段］ 第１図は本発明の基本構成図である。

第１図において、１は享ットワークインタフェース（Ｎ
ＷＩＦ）、２は通信制御装置（ＤＬＣＣ）、３はタイマ
カウンタ、４はパワーオン検出回路、５はリセット回路
、６はアンド回路、７はスタンバイ（ＳＢＹで表示）回
路、８はアクトレジスタを表す。

本発明は、アクト系になった通信制御装置がネットワー
クインタフェースから取り出したクロック信号をタイマ
カウンタにより計数し、パワーオン検出後の所定の時間
内に通信制御装置内のＣＰＵによるアクセス動作が発生
しないとタイマカウンタがオーバーフローして系切替え
を行うことにより自律的に自系をスタンバイ状態にする
。

［作用］ ネットワークインタフェース１では上位のローカルスイ
ッチ（第４図のＬＳＷ３Ｂ）からのデータ信号を光モジ
ュール１１で受けとる。この光モジエール１１で信号中
からクロックを抽出してセレクタ１０を介して通信制御
装置２のタイマカウンタ３に入力して、カウントを行う
、光モジュール１１で信号を検出しない場合は、セレク
タ１０を切替えて、自走クロック１２で発生するクロッ
クが出力されタイマカウンタ３に入力する。

この通信制御装置２は、アクトまたはスタンバイの状態
でパワーオンした場合、パワーオン検出回路４は装置の
各部の電源が立ち上がるまで″Ｌ”の出力をアンド回路
６に供給し、立ち上がった後は、“Ｈ”信号を発生して
、電源オン時にタイマカウンタ３からのオーバーフロー
信号の出力を禁止する。

タイマカウンタ３はネットワークインタフェースｌから
のクロックを計数する。もし、この通信制御装置２内の
図示しないＣＰＵが正常に動作していれば、一定時間間
隔でＣＰＵからのライトアクセスが発生し、それに応じ
てリセット回路５が駆動されてクリア信号を発生する。

この信号はタイマカウンタ３をリセットすると共に、パ
ワーオン検出回路４をセットする。これによりパワーオ
ン検出回路４からは何の影響も生じない。

これにより、電源オンの後パワーオン検出出力が発生し
た後に、ＣＰＵの障害等によりリセット回路５が駆動さ
れないと、タイマカウンタ３の計数が進められてオーバ
ーフロー出力を発生する。

すると、アンド回路６を通って、スタンバイ回路７を駆
動すると共に、他系リセット信号を発生する。スタンバ
イ固定部７は、この入力を受は取るとアクトレジスタ８
に自系をスタンバイに設定する信号を発生する。これに
よりアクトレジスタ８の状態が切替わり自系アクト出力
として”Ｌ”が発生し、自系がスタンバイ状態であるこ
とを表示する。この信号は他系の同様な構成のアクトレ
ジスタに供給されて、他系はアクト状態に切替わる。

また、他系からは他系アクトの信号が入力され。

“Ｈ”なら他系がアクト、“Ｌ“なら他系がスタンバイ
であることを表示する。

アンド回路６から出力される他系リセット信号は、他系
のプロセッサがスタンバイの処理を行っているのをアク
トの処理にするためにリセットする信号である。

このようにして、アクト状態で通信制御装置のＣＰＵが
電源投入後に全く動作しない場合や、動作開始後に障害
が発生すると、自系をスタンバイ状態にし他系をアクト
系にすることができる。

また、タイマカウンタのクロツク源として通信線（ネッ
トワークインタフェース）から取り出すので１通信制御
装置のクロツク発振器に障害が発生しても正確に検出動
作を行うことができる。

［実施例コ 第２図は実施例の構成図である。

第２図において、２０は手動キー（ｋｅｙで表示）、２
１はノア回路、２２．２４はアンド回路。

２３はオア回路であり、２０〜２４は上記第１図のアク
トレジスタ８に対応する構成である。また。

２５はパワーオンリセットパルス作成部、２６はフリッ
プフロップ回路１（ＦＦＩという）、２７はオア回路、
２８は第１図のスタンバイ回路７に対応するフリップフ
ロップ回路２　（ＦＦ２という）、２９は第１図のタイ
マカウンタに対応するウォッチドッグタイマである。

動作を説明すると、当該通信制御装置（ＤＬＣＣ）がア
クト系になった時、ウォッチドッグタイマ２９は第１図
に示すネットワークインタフェース（ＮＷＩＦ）からの
クロックをカウントして。

ＣＰＵからのアクセスにより発生するウォッチドッグタ
イマクリアパルスによりリセットされ、所定時間内にリ
セットされないとキャリーオーバー（ＣＯ）を発生する
。なお、このウォッチドッグタイマ２９は、プロセッサ
暴走時のチエツク用に使用されるものと同様のタイマで
ある。

パワーオンリセットパルス作成部２５は電源投入して当
該通信制御装置内の各部が立ち上った時間にパワーオン
リセットパルスを発生して必要な回路に供給すると同時
に、ＦＦＩ　（２６）とＦＦ２　（２８）をリセットす
る。これにより、ＦＦＩの端子Ｑから“Ｌ”　（論理“
０”に対応）出力。

ＦＦ２から“Ｈ”　（論理“１”に対応）出力が発生す
るので、パワーオンした後にパワーオンリセットパルス
が発生するまでの時間内にウォッチドッグタイマ２９か
らのキャリーオーバー出力による系切替の発生を防止す
る。

この後、ｃｐｕが動作してそのアクセス動作によりウォ
ッチドッグタイマクリアパルスが一定時間内に発生する
とウォッチドッグタイマ２９がリセットされ、キャリー
オーバは発生しない。

もし、パワーオン後にＣＰＵが何らかの障害により動作
しなかった場合は、ＦＦＩ、ＦＦ２がリセット状態の時
にウォッチドッグタイマからキャリーオーバーが発生（
一定時間”Ｌ”レベルとなるパルス）する、このＬ”の
立ち下げ信号がＦＦ２のクロック端子に入力すると、Ｄ
（データ）端子に電源電圧（＋５Ｖ）が常時供給されて
いるので、ＦＦ２の出力端子ＱはＬ”となる。

アクトレジスタを構成する回路２０〜２４では。

通常９手動キー牛−２０がオン状態にあり、“Ｌ″信号
ノア回路２Ｉに入力され、ノア回路２１の他方の入力と
してアンド回路２４の出力が入力され、アンド回路２４
からの出力が“Ｈ”の場合、ノア回路２１から”Ｌ”出
力が発生し、当該通信制御装置がアクト系であることを
表示し。

Ｌ“の場合ノア回路２１から“°Ｈ”出力が発生しスタ
ンバイであることを表示する。

アンド回路２４の入力の１つである自系ＳＢＹ化信可信
号自通信制御装置がアクト時にだけファームウェアによ
りアクセス可能な自系スタンバイ化レジスタからの信号
であり、アクト時に自装置をスタンバイ化するために発
生する信号（“Ｌ”パルス）である、この信号はアンド
回１２４に入力して出力を“Ｌ”とし、ノア回路２１の
出力を“Ｈ”にすることによりこの通信制御装置をスタ
ンバイに切替える。

次にアンド回路２２はアイソレージラン（ＩｓＯＬ）指
示入力であり、当該通信制御装置がアクト状態の時、そ
の状態を保持してスタンバイへ切替えさせないことを指
示する入力である。すなわち、このｒＳＱＬ指示（“Ｈ
”の信号）は、アンド回ｊ１２４から“Ｈ”が発生して
いる時指示されるとアンド回路２２．オア回路２３を介
してアンド回路２４に供給され、他の入力が“Ｈ”°で
あれば、アンド回路２４の出力は“Ｈ”となって、ノア
回路２１の出力を°゛０”に維持する。

オア回路２３の他の入力である［他系ＤＬＣＣ−ＡＣＴ
Ｊは、他系通信制御装置からのアクト（またはスタンバ
イ）状態を表す信号が入力され。

他系に設けられた第２図と同様の構成の回路からの信号
（他系のノア回路２１の出力）が入力される。即ち、他
系がアクトなら“Ｌ″　（論理“０”）が入力し、スタ
ンバイなら“Ｈ”　（論理“１′）が入力する。これに
より、自系と他系の状態は、アクト／スタンバイの互い
に異なる一方の状態に切替えられる。

［発明の効果］ 本発明によれば二重化された通信制御装置のＣＰＵの障
害や、クロック発振回路の障害等を早期に検出して切替
えることができるのでシステム全体の信顛性を向上する
ことができる。

【図面の簡単な説明】

第１図は本発明の基本構成図、第２図は実施例の構成図
、第３図は従来のｌ５ＤＮ対応のディジタル交換システ
ムの構成図、第４図は従来の構成を改良したシステムの
構成図である。 第１図中。 １：ネットワークインタフェース（ＮＷＭＦ）２：通信
制御装置（ＤＬＣＣ） ３：タイマカウンタ ４：パワーオン検出回路 ５：リセソト回路 ６：アンド回路 ７：スタンバイ（ＳＢＹ）回路 ８：アクトレジスタ

Claims (1)

【特許請求の範囲】
1. 　ディジタル交換機の多数のディジタル加入者回路と上
   位装置用のインタフェース部との間に設けられ、上位装
   置及びディジタル加入者回路のインタフェース制御をプ
   ロセッサとファームウェアにより実行すると共に二重化
   された上位装置のアクト／スタンバイの状態と独立して
   アクト／スタンバイ制御を行う二重化通信制御装置にお
   いて、上位装置用のインタフェース部で検出されたクロ
   ック信号をウォッチドッグタイマに入力し、前記プロセ
   ッサの動作によるリセットが発生しないと自装置をスタ
   ンバイに固定し、他系の装置をアクトに切替えることを
   特徴とする二重化通信制御装置の系切替方式。