[go: up one dir, main page]

JPH041502B2 - - Google Patents

Info

Publication number
JPH041502B2
JPH041502B2 JP58132002A JP13200283A JPH041502B2 JP H041502 B2 JPH041502 B2 JP H041502B2 JP 58132002 A JP58132002 A JP 58132002A JP 13200283 A JP13200283 A JP 13200283A JP H041502 B2 JPH041502 B2 JP H041502B2
Authority
JP
Japan
Prior art keywords
heat sink
lead frame
semiconductor element
mounting
insulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58132002A
Other languages
Japanese (ja)
Other versions
JPS6025261A (en
Inventor
Shinjiro Kojima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP58132002A priority Critical patent/JPS6025261A/en
Publication of JPS6025261A publication Critical patent/JPS6025261A/en
Publication of JPH041502B2 publication Critical patent/JPH041502B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H10W70/427
    • H10W40/255
    • H10W40/778
    • H10W70/6875
    • H10W72/07551
    • H10W72/50
    • H10W72/5449
    • H10W72/884
    • H10W74/00
    • H10W90/756

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 トランジスタ、サイリスタ等の中、小電力用半
導体素子の外囲器構造に係り、特に放熱板を有
し、かつ半導体素子と放熱板との間を絶縁した
中、小電力用半導体素子の外囲器に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to an envelope structure of a semiconductor element for low power use such as a transistor or a thyristor, and in particular has a heat sink and a space between the semiconductor element and the heat sink. This invention relates to an insulated envelope for a medium to low power semiconductor device.

〔発明の技術的背景〕[Technical background of the invention]

電力用半導体装置は動作時発生する熱を放出し
易くするために半導体素子の支持基板が放熱板を
兼ねる構造となつている。熱伝導を良くするため
半導体素子は支持基板と絶縁されていないので、
支持基板は半導体素子の一つの電極と同電位とな
つている。第1図はこのことを説明するための従
来の半導体装置の縦断面図である。リードフレー
ムのアウターリード1を放熱板11とは一体とな
つている異形材を使用し、プレス加工によつて得
ている。アウターリード1と放熱板11とに段差
があり、また放熱板11は半導体素子3の支持基
板を兼ねている。半導体素子3は半田付2により
放熱板11に固着されている。4はボンデイング
線で5はモールド樹脂である。従来例の第1図に
示す通り半導体素子3と放熱板11との間は半田
で接着され絶縁はとられていない。したがつて放
熱板11は半導体素子3の一つの電極と同電位と
なつている。該半導体装置を実用する場合放熱板
11の放熱だけでは不足で、更に外部の別の放熱
板や放熱器に取付けて使用されるのが普通であ
る。このため該半導体装置を電子回路の一つの構
成部品として使用する場合、放熱板11は外部の
取付板7と絶縁される必要がある。実際には第1
図に示す通り取付板7と放熱板11との間には絶
縁シート6を、また取付ビスと放熱板11との間
には絶縁ワツシヤー61等を用い絶縁を得てい
る。また最近では、この絶縁シート6、絶縁ワツ
シヤー61に相当する部分を樹脂5で形成した絶
縁形樹脂封止半導体装置もあるが、いずれの場合
も半導体素子1個につき1個のパツケージでハイ
ブリツド形ではない。
A power semiconductor device has a structure in which a support substrate for a semiconductor element also serves as a heat sink in order to facilitate dissipation of heat generated during operation. In order to improve heat conduction, the semiconductor element is not insulated from the supporting substrate.
The support substrate is at the same potential as one electrode of the semiconductor element. FIG. 1 is a longitudinal sectional view of a conventional semiconductor device for explaining this. The outer lead 1 of the lead frame is obtained by press working using a deformed member that is integral with the heat sink 11. There is a step between the outer lead 1 and the heat sink 11, and the heat sink 11 also serves as a support substrate for the semiconductor element 3. The semiconductor element 3 is fixed to the heat sink 11 by soldering 2. 4 is a bonding wire, and 5 is a molding resin. As shown in FIG. 1 of the conventional example, the semiconductor element 3 and the heat sink 11 are bonded with solder and are not insulated. Therefore, the heat sink 11 is at the same potential as one electrode of the semiconductor element 3. When the semiconductor device is put into practical use, the heat dissipation of the heat sink 11 alone is insufficient, and it is usually used by attaching it to another external heat sink or heat sink. Therefore, when the semiconductor device is used as a component of an electronic circuit, the heat sink 11 needs to be insulated from the external mounting plate 7. Actually the first
As shown in the figure, insulation is provided by using an insulating sheet 6 between the mounting plate 7 and the heat sink 11, and an insulating washer 61 between the mounting screws and the heat sink 11. Recently, there are also insulated resin-sealed semiconductor devices in which parts corresponding to the insulating sheet 6 and the insulating washer 61 are made of resin 5, but in both cases, one package per semiconductor element is used, and in the hybrid type, do not have.

〔背景技術の問題点〕[Problems with background technology]

前記のように従来の半導体装置を取付けるとき
絶縁シート6と絶縁ワツシヤー61を用い取付板
7との絶縁を得ているが、この場合放熱板11の
下面と取付板7の取付面との密着性が常に放熱性
の良否を左右する。通常は絶縁シート6にはマイ
カレツクスを用いシリコーングリースを塗り密着
性の不均一による放熱性の低下を防止している。
また絶縁ワツシヤー61を取付穴に入れてネジ止
めを施すが、このときの締め付トルクにも制限を
し、絶縁が保たれる様にしている。したがつて取
付けに関してはかなりの注意が必要とされ、取付
作業性が劣るという欠点がある。特に該半導体装
置を複数個並べて使用する場合は非常に大変な作
業となり問題である。
As mentioned above, when mounting a conventional semiconductor device, insulation from the mounting plate 7 is obtained using the insulating sheet 6 and the insulating washer 61. always determines the quality of heat dissipation. Usually, the insulating sheet 6 is made of mica and coated with silicone grease to prevent a decrease in heat dissipation due to uneven adhesion.
Further, the insulating washer 61 is inserted into the mounting hole and secured with a screw, but the tightening torque at this time is also limited so as to maintain insulation. Therefore, considerable care is required for installation, which has the drawback of poor installation workability. Particularly when a plurality of semiconductor devices are used in parallel, this becomes a very difficult task and is a problem.

次に従来の半導体装置では、リードフレームが
放熱板11と一体となつているので、半導体素子
の消費電力に応じたリードフレームが必要とな
り、しかも銅系材料を使用せざるを得ない。した
がつて半導体装置も重く、価格も割高となる。な
おパワーIC等のリードフレームでは半導体ペレ
ツトのマウント部と放熱板とは同電位であるが、
インナーリードと放熱板との絶縁は必要があるた
め、モールド樹脂を介在させ絶縁をとる方式があ
る。この場合モールド時の成形圧力等でインナー
リードが垂れ下り、電気的短絡現象を生ずる欠点
がある。
Next, in the conventional semiconductor device, since the lead frame is integrated with the heat sink 11, a lead frame corresponding to the power consumption of the semiconductor element is required, and copper-based material must be used. Therefore, the semiconductor device is also heavy and expensive. Note that in lead frames such as power ICs, the mounting part of the semiconductor pellet and the heat sink are at the same potential.
Since it is necessary to insulate the inner lead and the heat sink, there is a method of providing insulation by interposing a molded resin. In this case, there is a drawback that the inner leads sag due to the molding pressure during molding, resulting in an electrical short circuit phenomenon.

〔発明の目的〕[Purpose of the invention]

従来の半導体装置ではリードフレームと放熱板
が一体となり、かつ半導体素子と放熱板とは電気
的に絶縁されていないため前記の問題点が存在す
る。本発明の目的は半導体装置内で半導体素子と
放熱板との間を絶縁した、取付作業性等を改良し
た半導体装置を提供することにある。
In conventional semiconductor devices, the lead frame and the heat sink are integrated, and the semiconductor element and the heat sink are not electrically insulated, so the above-mentioned problem exists. SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device in which a semiconductor element and a heat sink are insulated and the mounting workability is improved.

〔発明の概要〕[Summary of the invention]

第2図は本発明による半導体装置の一例で、第
1図の従来例に対応するものである。なお以後の
各図において同一部分は同一符号を使用する。ア
ルミニウム板又は銅板に絶縁接着剤12、例えば
エポキシ系の絶縁物を使用して銅箔を貼り付けた
絶縁基板を用い、該銅箔には少なくとも一つの半
導体素子を搭載するためのエリア13を有するパ
ターンをエツチングによつて形成する。しかる後
プレス加工によつて所望の外形の絶縁放熱板1
1′を得る。一方銅系又は鉄系の材料を使用し、
少なくとも一つの半導体素子を搭載するためのチ
ツプマウントランド16を設けたリードフレーム
をエツチング又はプレス加工により形成し、リー
ドフレームのアウターリード1とチツプマウント
ランド16とに段差を有するよう曲げ加工をす
る。次に前記放熱板の銅箔面のエリア13と前記
リードフレームのチツプマウントランド16とが
重なるように半田付け2′等でチツプマウントラ
ンド16をエリア13に接着し、放熱板付絶縁形
リードフレームを得る。このリードフレームのチ
ツプマウントランド16に半導体素子3を半田付
け2等で固着する。さらにボンデイングワイヤ4
を用いて半導体素子上のボンデイングパツドとリ
ードフレーム上のボンデイングパツドとを結線す
る。樹脂5をモールデイング等により封止するこ
とにより樹脂封止放熱板付絶縁形半導体装置が得
られる。第2図に示すように放熱板11′は絶縁
層12によつて半導体素子3と絶縁されており、
取付板7の取付けに絶縁シート6と絶縁ワツシヤ
ー61を必要としない。以上のごとく本発明は放
熱板上に高熱伝導性を持つ絶縁膜を介して銅箔面
を有する放熱板とリードフレームとの組合せ構造
に特徴がある。
FIG. 2 shows an example of a semiconductor device according to the present invention, which corresponds to the conventional example shown in FIG. Note that the same parts will be denoted by the same reference numerals in the subsequent figures. An insulating substrate is used, in which a copper foil is attached to an aluminum plate or a copper plate using an insulating adhesive 12, such as an epoxy insulator, and the copper foil has an area 13 for mounting at least one semiconductor element. The pattern is formed by etching. After that, an insulating heat sink 1 having a desired external shape is formed by press working.
1' is obtained. On the other hand, using copper-based or iron-based materials,
A lead frame provided with a chip mount land 16 for mounting at least one semiconductor element is formed by etching or pressing, and bent so that the outer lead 1 of the lead frame and the chip mount land 16 have a step. Next, the chip mount land 16 is bonded to the area 13 by soldering 2' so that the area 13 of the copper foil surface of the heat sink and the chip mount land 16 of the lead frame overlap, and the insulated lead frame with the heat sink is attached. obtain. The semiconductor element 3 is fixed to the chip mount land 16 of this lead frame by soldering 2 or the like. Furthermore, bonding wire 4
The bonding pads on the semiconductor element and the bonding pads on the lead frame are connected using a wire. By sealing the resin 5 by molding or the like, an insulated semiconductor device with a resin-sealed heat sink is obtained. As shown in FIG. 2, the heat sink 11' is insulated from the semiconductor element 3 by an insulating layer 12.
The insulating sheet 6 and insulating washer 61 are not required for mounting the mounting plate 7. As described above, the present invention is characterized by the combination structure of a heat sink having a copper foil surface and a lead frame with an insulating film having high thermal conductivity interposed on the heat sink.

〔発明の実施例〕[Embodiments of the invention]

本発明の実施例として第3図にダーリントント
ランジスタアレイ半導体素子装置の外観図を示
す。同図aは平面図、同図bは正面図である。第
4図は該半導体素子装置の内部構造図で、説明の
ためモールド樹脂を取り除いた状態を図示してあ
る。第5図は該半導体装置の電気結線図を示す。
第6図にパターンが形成された絶縁形放熱板を示
す。同図aは平面図、同図bは右方側面図、同図
cはA―A′断面図、同図dは正面図、同図eは
下面図である。第7図は放熱板の面付け図、第8
図はリードフレームで、同図aはダーリントント
ランジスタ素子4個を搭載できる1連の平面図で
ある。同図bはB―B′線部分断面図である。第
6図の絶縁形放熱板の製造工程は次の通りであ
る。基材としては厚さ2mmのアルミニウム板に高
熱伝導性を有する絶縁接着剤を使用して銅箔
(35μm)を貼つた例えばHITTプレート(デンカ
社商品名)を使用する。第7図は放熱板の面付け
図で、同図に示すようにHITTプレートの銅箔側
に半導体素子を搭載するためのエリア13のレジ
ストパターンを配設し、エツチング加工によりエ
リア13を残し、その他の銅箔を除去し絶縁層1
2を露出させる。次にプレスにより放熱板の外形
及び取付穴8をプレス加工するために設けるガイ
ド穴15を放熱板1個に対して2穴あける。その
後シヤーリング加工により短冊に切断し、プレス
加工により外形抜きをする。更に放熱板とモール
ド樹脂の密着度を良くし、耐湿性を確保するため
に、放熱板11′の外周の両面若しくは片面を潰
し、潰し部14を形成する。
FIG. 3 shows an external view of a Darlington transistor array semiconductor element device as an embodiment of the present invention. Figure a is a plan view, and figure b is a front view. FIG. 4 is a diagram of the internal structure of the semiconductor element device, and is shown with the molding resin removed for the purpose of explanation. FIG. 5 shows an electrical wiring diagram of the semiconductor device.
FIG. 6 shows an insulated heat sink with a pattern formed thereon. Figure a is a plan view, figure b is a right side view, figure c is a sectional view taken along line A-A', figure d is a front view, and figure e is a bottom view. Figure 7 is a layout diagram of the heat sink, Figure 8
The figure shows a lead frame, and figure a is a plan view of a series on which four Darlington transistor elements can be mounted. Figure b is a partial sectional view taken along line B-B'. The manufacturing process of the insulated heat sink shown in FIG. 6 is as follows. As a base material, for example, a HITT plate (trade name of Denka Co., Ltd.), which is a 2 mm thick aluminum plate with copper foil (35 μm) pasted using an insulating adhesive having high thermal conductivity, is used. FIG. 7 is a layout diagram of the heat sink. As shown in the figure, a resist pattern of area 13 for mounting a semiconductor element is placed on the copper foil side of the HITT plate, and area 13 is left by etching. Remove other copper foil and insulating layer 1
Expose 2. Next, two guide holes 15 are made for each heat sink to form the external shape of the heat sink and the mounting holes 8 by pressing. After that, it is cut into strips by shearing process, and the outer shape is cut by press process. Furthermore, in order to improve the adhesion between the heat sink and the molded resin and ensure moisture resistance, both or one side of the outer periphery of the heat sink 11' is crushed to form a crushed portion 14.

次にリードフレームは銅系素材例えばKFC(神
戸製鋼商品名)の厚さ0.5mmの銅板を使用し第8
図aに示すように4素子がマウントできる形状に
エツチング加工する。第8図bは同図aのB―
B′線断面の段差部分の拡大図である。図に示す
ようにリード面よりチツプマウントランド面を
0.55mm下げるように曲げ加工を施し、同時にリー
ドの半導体素子のマウント面側には耐湿性を確保
するためのV溝をプレス加工により設ける。次に
前記絶縁形放熱板(第2図と第6図参照)のエリ
ア13と前記リードフレームのチツプマウントラ
ンド16とが重なるように半田付け2′にてエリ
ア13にチツプマウントランド16を接着する。
半田2′の融点は220〜230℃が望ましい。リード
フレームのチツプマウントランド16にダーリン
トントランジスタ素子3を4個所に、ダイオード
マウント用パツドにダイオード9を2個所に、そ
れぞれ半田付け2でマウントする。半田2の融点
は前記半田2′より低く、sn:pbは63:37で183
℃でよい。次に金線のポンデイングワイヤ4によ
り半導体素子3及びダイオード9のペレツト上の
ボンデイングパツドとリードフレーム上のボンデ
イングパツドとを電気的に結線し第5図に示す電
子回路が得られる。ペレツトのパツド及びボンデ
イングワイヤを保護する意味でエンキヤツプ樹脂
(RTVシリコーンゴム)を使用し半導体素子及び
ダイオード周辺部をおおつた後、モールド樹脂
(エポキシ系)でトランスフアーモルドド成形し
て第1図に示すダーリントントランジスタアレイ
の樹脂封止放熱板付絶縁形半導体装置が得られ
る。
Next, the lead frame is made of a copper-based material, such as a 0.5 mm thick copper plate made of KFC (product name of Kobe Steel).
As shown in Figure a, it is etched into a shape that allows four elements to be mounted. Figure 8b is B- of Figure 8a.
FIG. 3 is an enlarged view of a stepped portion in a cross section taken along line B'. As shown in the figure, the chip mount land surface is lower than the lead surface.
The lead is bent to lower it by 0.55 mm, and at the same time, a V-groove is formed by press work on the semiconductor element mounting surface of the lead to ensure moisture resistance. Next, the chip mount land 16 is bonded to the area 13 using soldering 2' so that the area 13 of the insulated heat sink (see FIGS. 2 and 6) overlaps the chip mount land 16 of the lead frame. .
The melting point of the solder 2' is preferably 220 to 230°C. Darlington transistor elements 3 are mounted at four locations on the chip mount lands 16 of the lead frame, and diodes 9 are mounted at two locations on the diode mounting pads by soldering 2, respectively. The melting point of solder 2 is lower than that of solder 2', and the sn:pb is 63:37 (183).
°C is fine. Next, the bonding pads on the pellet of the semiconductor element 3 and the diode 9 are electrically connected to the bonding pads on the lead frame using gold wire bonding wire 4, thereby obtaining the electronic circuit shown in FIG. In order to protect the pellet pad and bonding wires, encap resin (RTV silicone rubber) was used to cover the area around the semiconductor element and diode, and then transfer molding was performed with mold resin (epoxy type) as shown in Figure 1. An insulated semiconductor device with a resin-sealed heat sink having a Darlington transistor array as shown in FIG.

本実施例ではHITTプレート(デンカ社商品
名)を使用したが他のメーカーが扱つているアル
ミニウム絶縁基板はもとより、アルミニウム板の
代りに銅系材料であつてもよい。また本実施例で
は半導体素子4個、ダイオード2個をまとめて1
つのパツケージに装着したが、半導体素子1個で
もダイオード1個でも本発明の目的を果す構造が
得られる。また絶縁銅箔基板上のパターンは、本
実施例ではリードフレームのチツプマウントラン
ド16と重なるエリヤ13であるが、銅箔基板上
にその他の銅箔パターンがあり、該パターン上に
他の半導体素子が取付けられていても差支えな
い。
In this embodiment, a HITT plate (trade name of Denka Corporation) was used, but it is also possible to use an aluminum insulating substrate manufactured by other manufacturers, or a copper-based material instead of the aluminum plate. In addition, in this embodiment, four semiconductor elements and two diodes are combined into one
Although the present invention is mounted in one package, a structure that fulfills the purpose of the present invention can be obtained even with a single semiconductor element or a single diode. In addition, the pattern on the insulated copper foil substrate is an area 13 that overlaps with the chip mount land 16 of the lead frame in this embodiment, but there are other copper foil patterns on the copper foil substrate, and other semiconductor elements are placed on the pattern. There is no problem even if it is installed.

〔発明の効果〕〔Effect of the invention〕

本発明による樹脂封止放熱板付絶縁形半導体装
置では半導体素子と放熱板とが互に絶縁されてい
るので、取付板に取り付ける際従来の半導体装置
では必ず使用していた絶縁シートや絶縁ワツシヤ
ーが不要となる。また取付ける時従来は締付けト
ルク及び絶縁物の破損等に対し、細心の注意を必
要とし、取付の作業性が劣つていたが、本発明の
半導体装置では取付が容易で作業性が大幅に改善
される。また従来の半導体装置ではリードフレー
ムと放熱板が一体となつているが、本発明の半導
体装置ではリードフレームと放熱板は別々に作成
された後、接着する構造となつているので、半導
体装置の消費電力に応じて放熱板の基材の選択が
可能で、放熱板とリードフレームの組み合せに自
由度がある。
In the insulated semiconductor device with a resin-sealed heat sink according to the present invention, the semiconductor element and the heat sink are insulated from each other, so there is no need for an insulating sheet or an insulating washer that is always used in conventional semiconductor devices when mounting it on a mounting plate. becomes. In addition, when installing the semiconductor device, conventional methods require careful attention to tightening torque and damage to insulators, resulting in poor installation workability, but the semiconductor device of the present invention is easy to install, and workability has been greatly improved. be done. Furthermore, in conventional semiconductor devices, the lead frame and heat sink are integrated, but in the semiconductor device of the present invention, the lead frame and heat sink are made separately and then bonded together. The base material of the heat sink can be selected according to the power consumption, and there is a degree of freedom in the combination of the heat sink and lead frame.

また半導体素子を複数個並べて使用するような
回路構成の場合には本発明の放熱板を使用した半
導体装置では、放熱板の銅箔パターンを利用し、
半導体素子の集積度をあげ、結果として該回路構
成の半導体装置を小形にすることができる。絶縁
層を持たない放熱板を使用した半導体装置では、
半導体素子をマウントする部分と放熱板とは同電
位で、モールド成形時にインナーリードが垂れ下
り、放熱板と接触し、電気的短絡を生ずる欠点が
あるが本発明の半導体装置ではその心配は全くな
い。
In addition, in the case of a circuit configuration in which a plurality of semiconductor elements are used side by side, a semiconductor device using the heat sink of the present invention utilizes the copper foil pattern of the heat sink.
The degree of integration of semiconductor elements can be increased, and as a result, the semiconductor device with the circuit configuration can be made smaller. In semiconductor devices that use a heat sink without an insulating layer,
The part where the semiconductor element is mounted and the heat sink have the same potential, and there is a drawback that the inner leads hang down during molding and come into contact with the heat sink, causing an electrical short circuit, but there is no such concern with the semiconductor device of the present invention. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の半導体装置の縦断面図、第2図
は本発明半導体装置の縦断面図、第3図a,bは
本発明実施例のダーリントントランジスタアレイ
を示すそれぞれ平面図、正面図、第4図a,bは
第3図アレイの樹脂を取除いた内部構造を示すそ
れぞれ平面図、側面図、第5図は第3図アレイの
電気結線図、第6図a〜eは第3図アレイの放熱
板を示すそれぞれ平面図、側面図、A―A′線断
面図、正面図、下面図、第7図は第6図a放熱板
の面付け図、第8図a,bは第3図アレイに用い
たリードフレームのそれぞれ1連平面図、B―
B′線部分断面図である。 1…アウターリード(リードフレーム)、2,
2′…半田付、3…半導体素子、5…モールド樹
脂、6…絶縁シート、8…取付穴、11,11′
…放熱板、12…絶縁層、13…エリア、14…
潰し部、16…チツプマウントランド。
FIG. 1 is a longitudinal sectional view of a conventional semiconductor device, FIG. 2 is a longitudinal sectional view of a semiconductor device of the present invention, and FIGS. Figures 4a and b are plan and side views showing the internal structure of the array in Figure 3 with the resin removed, Figure 5 is an electrical wiring diagram of the array in Figure 3, and Figures 6 a to e are the Fig. 7 shows a plan view, side view, sectional view taken along the line A-A', front view, and bottom view of the heat sink of the array; Figure 3: A plan view of each lead frame used in the array, B-
It is a partial sectional view taken along the line B'. 1...Outer lead (lead frame), 2,
2'...Soldering, 3...Semiconductor element, 5...Mold resin, 6...Insulating sheet, 8...Mounting hole, 11, 11'
...heat sink, 12...insulating layer, 13...area, 14...
Crushed part, 16...Chip mount land.

Claims (1)

【特許請求の範囲】 1 (a) アルミニウム板又は銅板と銅箔との間に
絶縁物を介してなる絶縁基板を用い、かつ該銅
箔には少なくとも一つの半導体素子を搭載する
ためのエリアを有するパターンが形成された放
熱板があり、 (b) 一方少なくとも一つの半導体素子を搭載する
ためのチツプマウントランドを設けた銅系又は
鉄系リードフレームがあり、 (c) 前記放熱板の銅箔面のエリアに前記リードフ
レームのチツプマウントランドが重なるように
チツプマウントランドを接着してなる放熱板付
絶縁形リードフレームを用い、 (d) 半導体素子を該リードフレームのチツプマウ
ントランドにマウントし、ワイヤボンデイング
し、樹脂封止してなること、 を特徴とする樹脂封止放熱板付絶縁形半導体装
置。
[Scope of Claims] 1 (a) An insulating substrate formed by interposing an insulator between an aluminum plate or a copper plate and a copper foil is used, and the copper foil has an area for mounting at least one semiconductor element. (b) a copper-based or iron-based lead frame provided with a chip mount land for mounting at least one semiconductor element; (c) a copper foil of the heat sink; (d) using an insulated lead frame with a heat sink formed by bonding a chip mount land of the lead frame so that the chip mount land of the lead frame overlaps with the chip mount land of the lead frame; (d) mounting a semiconductor element on the chip mount land of the lead frame; An insulated semiconductor device with a resin-sealed heat sink, characterized by being bonded and resin-sealed.
JP58132002A 1983-07-21 1983-07-21 Semiconductor device Granted JPS6025261A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58132002A JPS6025261A (en) 1983-07-21 1983-07-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58132002A JPS6025261A (en) 1983-07-21 1983-07-21 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS6025261A JPS6025261A (en) 1985-02-08
JPH041502B2 true JPH041502B2 (en) 1992-01-13

Family

ID=15071253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58132002A Granted JPS6025261A (en) 1983-07-21 1983-07-21 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS6025261A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048714B2 (en) * 2006-08-11 2011-11-01 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device having improved heat dissipation capabilities

Also Published As

Publication number Publication date
JPS6025261A (en) 1985-02-08

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6917107B2 (en) Board-on-chip packages
US5311060A (en) Heat sink for semiconductor device assembly
US6461890B1 (en) Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
US5434449A (en) Semiconductor device in a single package with high wiring density and a heat sink
JP3544757B2 (en) Semiconductor device and manufacturing method thereof
KR880002260A (en) Thermally Enhanced Large Scale Integrated Circuit Packages and Mounting Integrated Circuit Dies
JP4545022B2 (en) Circuit device and manufacturing method thereof
JP2934421B2 (en) Resin encapsulated semiconductor device with heat sink
JP2905609B2 (en) Resin-sealed semiconductor device
JP2001118961A (en) Resin-sealed power semiconductor device and method of manufacturing the same
JP2564771B2 (en) Semiconductor device with heat sink and method of manufacturing the same
JPH0719876B2 (en) Semiconductor device
JPH0637217A (en) Semiconductor device
JPH041502B2 (en)
JPS63190363A (en) Power package
JPH0617249U (en) Semiconductor device
JP2551349B2 (en) Resin-sealed semiconductor device
JP2954112B2 (en) BGA type semiconductor device and manufacturing method thereof
KR100195158B1 (en) Semiconductor lead frame
JPS61198658A (en) Resin-sealed semiconductor device
JPH06260572A (en) Semiconductor device
JP3541751B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JP2928421B2 (en) Lead frame, method of manufacturing the same, and semiconductor device
JPS60110145A (en) Resin-sealed type semiconductor device