[go: up one dir, main page]

JPH04140924A - Signal conversion method - Google Patents

Signal conversion method

Info

Publication number
JPH04140924A
JPH04140924A JP26334490A JP26334490A JPH04140924A JP H04140924 A JPH04140924 A JP H04140924A JP 26334490 A JP26334490 A JP 26334490A JP 26334490 A JP26334490 A JP 26334490A JP H04140924 A JPH04140924 A JP H04140924A
Authority
JP
Japan
Prior art keywords
signal
sampling
timing
analog
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26334490A
Other languages
Japanese (ja)
Inventor
Koji Yamada
幸治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP26334490A priority Critical patent/JPH04140924A/en
Publication of JPH04140924A publication Critical patent/JPH04140924A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To attain signal conversion with high accuracy by sampling an analog signal in a random timing, obtaining a digital signal through filter processing and eliminating the effect of a ripple component. CONSTITUTION:A sample-and-hold circuit 8A samples and stores tentatively an analog signal being an object of signal conversion and its holding value is an analog input to an A/D converter 8B, in which the analog signal is converted into a digital signal and the digital signal is stored in an internal memory or an exclusive register of a CPU 5. The sampling signal of the circuit 8A and the converter 8B and the A/D conversion timing signal are given as a pseudo random pulse from a random number generator 9. The generator 9 generates a pulse number of the same number per unit time with respect to the sampling signal of a prescribed period from the CPU 5 and the pulse timing is used as a pseudo random timing.

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、電力変換器のアナログ信号をサンプリングし
てディジタル信号を得る信号変換方法に関する。
DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a signal conversion method for sampling an analog signal of a power converter to obtain a digital signal.

B1発明の概要 本発明は、リップル分を含むアナログ信号をサンプリン
グしてディジタル信号を得るにおいて、アナログ信号に
対してランダムタイミングのサンプリングを行い、この
サンプル値を平均化することにより、 リップル分の影響を取り除いたディジタル信号を得るも
のである。
B1 Summary of the Invention The present invention, when obtaining a digital signal by sampling an analog signal including ripple components, performs random timing sampling on the analog signal and averages the sample values, thereby reducing the influence of the ripple components. This is to obtain a digital signal with the .

C1従来の技術 静止形インバータ等の電力変換器は、その制御装置をマ
イクロコンピュータ等を中枢部としてディジタル処理す
ることで高精度制御等が図られる。
C1 Prior Art A power converter such as a static inverter can be controlled with high precision by digitally processing its control device using a microcomputer or the like as the central part.

このディジタル処理のために電力変換器がらのアナログ
信号をディジタル信号に変換する信号変換を必要とする
This digital processing requires signal conversion to convert analog signals from the power converter into digital signals.

第3図は電圧形インバータのブロック図を示す。FIG. 3 shows a block diagram of a voltage source inverter.

整流器1の直流出力から逆変換器2のPWM制御によっ
て電圧・周波数制御された交流出力が取り出され、誘導
電動機3の可変速制御がなされる。
An AC output whose voltage and frequency are controlled by PWM control of an inverter 2 is extracted from the DC output of the rectifier 1, and variable speed control of the induction motor 3 is performed.

制御回路4は周波数指令に応じたPWM波形を得ると共
に各、−保護回路が用意され、CP tJ 5ではシー
ケンス指令による起動・停止や正逆転制御のための制御
回路4とのデータ入出力、さらに表示器6への表示制御
のほかに、周波数指令に応じた電圧制御を行う。このた
め、逆変換器2の直流重圧VをDC−DC変換器7とA
 / D変換器8によってディジタル信号としで取り込
み、周波数信号を制御回路4側から取り込むことで電圧
制御を行い、また電圧データを不足電圧/過電圧保護等
に使用する。
The control circuit 4 obtains a PWM waveform according to the frequency command, and is provided with a protection circuit, and the CP tJ 5 performs data input/output with the control circuit 4 for start/stop and forward/reverse control based on sequence commands, and furthermore, In addition to display control on the display 6, voltage control is performed according to the frequency command. Therefore, the DC heavy pressure V of the inverse converter 2 is changed between the DC-DC converter 7 and A
/ D converter 8 takes in the digital signal, a frequency signal is taken in from the control circuit 4 side to perform voltage control, and the voltage data is used for undervoltage/overvoltage protection, etc.

このような電圧信号さらには電流信号のディジタル信号
での取り込みには、A/D変換器8さらにはサンプルボ
ールド回路を通して行われ、A/I〕変換又はサンプル
ホールドのサンプリングタイミングはCPU5等の制御
プログラムで定めた−9・定間隔にされる。
The acquisition of such voltage signals and current signals as digital signals is performed through an A/D converter 8 and a sample bold circuit, and the sampling timing of A/I conversion or sample hold is determined by a control program such as the CPU 5. -9 fixed intervals determined by .

D1発明が解決しようとする課題 従来の信号変換は、A/D変換のサンプリング周期が一
定になり、そのサンプリング周期を101118とする
とインバータの人力電源周波数(50Hz、  60 
Hz、)と低い比率で一致125、入力電源周波数によ
る直流電圧■のリップル周期(10mS等)と同期する
場合がある。
D1 Problems to be Solved by the Invention In conventional signal conversion, the sampling period of A/D conversion is constant, and if the sampling period is 101118, the inverter's human power power frequency (50Hz, 60Hz)
Hz, ) and a low ratio of 125, it may be synchronized with the ripple period (such as 10 mS) of the DC voltage due to the input power frequency.

第4図は電圧リップルとサンプルタイミングが1対1で
同期した状態を示し、直流電圧の平均値VAとは異なる
サンプリングデ〜りと191.で取り込まれ、電圧制御
の精度を低下させる問題があった。
FIG. 4 shows a state in which the voltage ripple and the sampling timing are synchronized on a one-to-one basis, and the sampling timing is different from the average value VA of the DC voltage. There was a problem that the voltage control accuracy was reduced.

なお、サージノイズ等が電圧信号に重畳する場合には、
づンプリング値に対してCPU5側のソフトウェアによ
るフィルタ処理を施すことで検出値から取り除かれるが
、リップル分については同じフィルタ手法による平均化
補正はできない。
In addition, if surge noise etc. is superimposed on the voltage signal,
Although the ripple value is removed from the detected value by performing filter processing by software on the CPU 5 side, the ripple component cannot be averaged and corrected using the same filtering method.

本発明の目的は、サンプリング対象となるアナログ信号
に重畳するリップル分の影響を取り除くことができる信
号変換方法を提供するごとにある。
An object of the present invention is to provide a signal conversion method that can remove the influence of ripples superimposed on an analog signal to be sampled.

E1課題を解決するための手段と作用 本発明は、前記目的を達成するため、電力変換器のアナ
ログ信号をサンプリングしで対応するディジタル信号を
得る信号変換において、前記アナログ信号に含まれるリ
ップル分の周期に対してランダムのタイミングで該アナ
ログ信号をサンプリングし、このサンプル値をフィルタ
処理してディジタル信号を得るよ・うにし、リップル分
を含むアナログ信号に対し5てサンプルタイミングをラ
ンダムにすることでリップル分をサンプル値に含まぜ、
そのフィルタ処理でリップル分を平均化したディジタル
信号を得る。
Means and Effects for Solving Problem E1 In order to achieve the above-mentioned object, the present invention, in signal conversion for sampling an analog signal of a power converter to obtain a corresponding digital signal, solves the ripple component contained in the analog signal. By sampling the analog signal at random timing with respect to the period, filtering this sample value to obtain a digital signal, and making the sampling timing random for the analog signal including ripple components. Include the ripple in the sample value,
Through the filter processing, a digital signal with the ripples averaged is obtained.

ドロ実施例 第1図は本発明の一実施例を示すブロック図である。2
信号変換対象となるアナログ信号はサンプルボールド回
路8Aによってサンプリングとその一時記憶(ホールド
)がなされ、このホールド値がA/D変換器8Bのアナ
”ログ入力とされて対応するディジタル信号に変換され
、このディジタル信号がCPU5の内部メモリ又は専用
のレジスタに記憶される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing an embodiment of the present invention. 2
The analog signal to be converted is sampled and temporarily stored (held) by the sample bold circuit 8A, and this hold value is converted into a corresponding digital signal as an analog input to the A/D converter 8B. This digital signal is stored in the internal memory of the CPU 5 or in a dedicated register.

ここで、サンプルホールド回路8A及びA/D変換器8
Bのサンプリング及びA/D変換タイミング信号は乱数
発生器9から疑似ランダムパルスとして与えられる。乱
数発生器9はCPU5からの一定周期のサンプリング信
号に対して単位時間当たり同じ数のパルス数を発生する
が、該パルスタイミングを疑似ランダムにする。例えば
、CPU5からのサンプリング信号が10msの一定周
期とすると、乱数発生器9は該サンプリング信号の周期
をn等分したn種類のランダムタイミングでサンプルホ
ールド回路8AとA/D変換器8Bのタイミングパルス
を発生する。
Here, sample hold circuit 8A and A/D converter 8
The sampling and A/D conversion timing signal of B is given as a pseudo-random pulse from the random number generator 9. The random number generator 9 generates the same number of pulses per unit time in response to a sampling signal of a constant period from the CPU 5, but the pulse timing is made pseudo-random. For example, if the sampling signal from the CPU 5 has a constant period of 10 ms, the random number generator 9 divides the period of the sampling signal into n equal parts and generates timing pulses for the sample hold circuit 8A and the A/D converter 8B at n types of random timing. occurs.

第2図はサンプリング波形図を例示する。リップル分を
含むアナログ信号に対し、乱数発生器9から発生するサ
ンプルタイミング信号は電源周波数の周期10msをn
等分したタイミングかつランダムになる。このようなラ
ンダムサンプリングにより、電源周波数によるアナログ
信号のリップル分周期とCPUのサンプリング周期が一
致する場合などの同期がある場合にもサンプリングには
アナログ信号に対してランダムに行われ、CPU5のデ
ィジタル入力をフィルタ処理することでアナログ信号の
平均値に比例したディジタル信号を得ることができる。
FIG. 2 illustrates a sampling waveform diagram. For analog signals including ripple components, the sample timing signal generated from the random number generator 9 has a period of 10 ms of the power frequency.
Evenly divided timing and random. With such random sampling, even when there is synchronization, such as when the ripple division period of the analog signal due to the power supply frequency and the sampling period of the CPU match, sampling is performed randomly on the analog signal, and the digital input of the CPU 5 By filtering, a digital signal proportional to the average value of the analog signal can be obtained.

このディジタル信号を例えば第3図のインバータの電圧
検出信号とすると、不足電圧・過電圧保護や減速時の回
生電力制御等に使用して電圧検出精度を高めて誤動作や
誤制御を少なくすると共に精度を高める。
For example, if this digital signal is used as the voltage detection signal of the inverter shown in Figure 3, it can be used for undervoltage/overvoltage protection, regenerative power control during deceleration, etc. to increase voltage detection accuracy, reduce malfunctions and erroneous control, and improve accuracy. enhance

G9発明の効果 以上のとおり、本発明によれば、リップル分を含むアナ
ログ信号のサンプリングをランダムタイミングで行い、
そのサンプル値をフィルタ処理してディジタル信号を得
るため、アナログ信号のリップル分の周期とCPUのサ
ンプリング周期とが同じになる場合等にもリップル分の
影響を取り除いて高い精度の信号変換を行うことができ
る効果がある。
Effects of the G9 Invention As described above, according to the present invention, sampling of an analog signal including ripple components is performed at random timing,
In order to obtain a digital signal by filtering the sample value, even when the ripple period of the analog signal and the sampling period of the CPU are the same, the influence of the ripple can be removed to perform highly accurate signal conversion. There is an effect that can be done.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
実施例のサンプリング波形図、第3図は電圧形インバー
タのブロック図、第4図は電圧のサンプリング波形図で
ある。 8A・・・サンプルホールド回路、8B・・・A/D変
換器、 9・・・乱数発生器。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a sampling waveform diagram of the embodiment, FIG. 3 is a block diagram of a voltage source inverter, and FIG. 4 is a voltage sampling waveform diagram. 8A...Sample hold circuit, 8B...A/D converter, 9...Random number generator.

Claims (1)

【特許請求の範囲】[Claims] (1)電力変換器のアナログ信号をサンプリングして対
応するディジタル信号を得る信号変換において、前記ア
ナログ信号に含まれるリップル分の周期に対してランダ
ムのタイミングで該アナログ信号をサンプリングし、こ
のサンプル値をフィルタ処理してディジタル信号を得る
ことを特徴とする信号変換方法。
(1) In signal conversion in which an analog signal of a power converter is sampled to obtain a corresponding digital signal, the analog signal is sampled at random timing with respect to the period corresponding to the ripple included in the analog signal, and the sample value is A signal conversion method characterized by filtering and obtaining a digital signal.
JP26334490A 1990-10-01 1990-10-01 Signal conversion method Pending JPH04140924A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26334490A JPH04140924A (en) 1990-10-01 1990-10-01 Signal conversion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26334490A JPH04140924A (en) 1990-10-01 1990-10-01 Signal conversion method

Publications (1)

Publication Number Publication Date
JPH04140924A true JPH04140924A (en) 1992-05-14

Family

ID=17388170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26334490A Pending JPH04140924A (en) 1990-10-01 1990-10-01 Signal conversion method

Country Status (1)

Country Link
JP (1) JPH04140924A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263776A (en) * 2009-04-10 2010-11-18 Denso Corp Drive control method for on-board motor
WO2013015123A1 (en) * 2011-07-22 2013-01-31 三洋電機株式会社 Device with built-in battery

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263776A (en) * 2009-04-10 2010-11-18 Denso Corp Drive control method for on-board motor
WO2013015123A1 (en) * 2011-07-22 2013-01-31 三洋電機株式会社 Device with built-in battery

Similar Documents

Publication Publication Date Title
JPH0563569A (en) Analog-digital converter, inverter system and microcomputer
JPH04140924A (en) Signal conversion method
JP5466482B2 (en) Digital conversion device and power conversion device
JPH05167450A (en) A/d converter circuit
JPH08107700A (en) Output voltage detector for inverter
JPH01153969A (en) Abnormality detecting device for repetitive waveform
JP2020150738A (en) Drive control device and drive control method
JP3303439B2 (en) Waveform shaping circuit
GB2418993A (en) A method for determining parameters of an induction motor
CN115589172B (en) Dead zone compensation method and device for inductance resistance inverter
JP2687261B2 (en) Electromagnetic flow meter
JPH04103729U (en) Digital high precision voltage detection circuit
SU930547A1 (en) Method and device for regulating electric drive rotational speed for systems with ac tachogenerator
JP2870047B2 (en) Inverter current controller
JPS618679A (en) Direct current value detecting circuit
JPH08105921A (en) Ac voltage detecting circuit
JPS618678A (en) Direct current value detecting device
RU2281524C2 (en) Electrified electrical-machine test facility
JPH01262478A (en) Alternating voltage detecting circuit
JPS626432B2 (en)
JPS6347672A (en) Average value detector
JPH0654331B2 (en) Power converter voltage and current detection method
JPH10136683A (en) Control equipment of brushless motor
JP2002118965A (en) Control unit of apparatus suppressing voltage fluctuation due to motor by using thyristor
JPS63122966A (en) Frequency-voltage converter