JPH04130506A - Unified signal output device - Google Patents
Unified signal output deviceInfo
- Publication number
- JPH04130506A JPH04130506A JP25150390A JP25150390A JPH04130506A JP H04130506 A JPH04130506 A JP H04130506A JP 25150390 A JP25150390 A JP 25150390A JP 25150390 A JP25150390 A JP 25150390A JP H04130506 A JPH04130506 A JP H04130506A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output transistor
- load
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims description 21
- 238000007599 discharging Methods 0.000 abstract 1
- 230000005855 radiation Effects 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 13
- 238000003199 nucleic acid amplification method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、例えば、1〜5vあるいは0〜2゜5vとい
った入力電圧信号を、4〜20mAといった規格化され
た統一信号に変換して負荷に出力する統一信号出力装置
に関し、さらに詳しくは、消費電力の削減が可能で、調
節計やシグナルコンデショナー等に適用して有効な統一
信号出力装置に関する。Detailed Description of the Invention <Industrial Application Field> The present invention converts an input voltage signal such as 1 to 5 V or 0 to 2.5 V into a standardized unified signal such as 4 to 20 mA to The present invention relates to a unified signal output device that outputs signals to a computer, and more specifically, to a unified signal output device that can reduce power consumption and is effective when applied to controllers, signal conditioners, and the like.
〈従来の技術〉
第3図は、従来のこの種の統一信号出力装置の一例を示
す構成ブロック図である。<Prior Art> FIG. 3 is a block diagram showing an example of a conventional unified signal output device of this type.
入力信号Vinは、増幅器OPIにより増幅され電流制
御用のトランジスタQ1に与えられる。Input signal Vin is amplified by amplifier OPI and applied to current control transistor Q1.
トラジスタQ1のエミッタには、負荷RLと基準抵抗R
8とが直列に接続されており、基準抵抗R8に発生する
電圧Vfが増幅器OPIの入力端に帰還されている。The emitter of transistor Q1 has a load RL and a reference resistance R.
8 are connected in series, and the voltage Vf generated across the reference resistor R8 is fed back to the input terminal of the amplifier OPI.
ここで、負荷RLは0〜600Ω程度であり、入力電圧
Vinが例えば0.4〜2.Ovに対“して、負荷RL
に出力される統一電流が例えば4〜20mAになるよう
に変換する。この場合、基準抵抗R3として、例えば1
0Ωのものが用いられる。Here, the load RL is approximately 0 to 600Ω, and the input voltage Vin is, for example, 0.4 to 2. For Ov, the load RL
Convert the unified current output to, for example, 4 to 20 mA. In this case, the reference resistance R3 is, for example, 1
A 0Ω one is used.
〈発明が解決しようとする課題〉
この様な構成の従来のこの種の装置においては、出力ト
ランジスタQ1のコレクタ・エミッタ間;圧Vceは、
負荷抵抗RL、出力電流に依存しており、例えば最大出
力電流20mAが負荷に流れている状態では、電源電圧
Vcc=15Vとすると、出力回路での消費電力は、3
00mWとなる。<Problems to be Solved by the Invention> In a conventional device of this type having such a configuration, the voltage Vce between the collector and emitter of the output transistor Q1 is
It depends on the load resistance RL and the output current. For example, when the maximum output current is 20 mA flowing through the load and the power supply voltage Vcc = 15 V, the power consumption in the output circuit is 3.
00mW.
この為に、この種の装置を複数の入力信号に対応して複
数個使用するようなシステムにおいては、消費電力が大
きくなる上に内部温度上昇を来すという問題があった。For this reason, in a system in which a plurality of devices of this type are used in response to a plurality of input signals, there is a problem that power consumption increases and internal temperature rises.
本発明は、この様な間組点に鑑みてなされたもので、そ
の目的は、出力トランジスタをスイッチング動作させる
ことにより、消費電力の削減を図り、内部温度上昇を抑
えて信頼性の高いシステムを掛供することにある。The present invention was made in consideration of such problems, and its purpose is to reduce power consumption by switching the output transistor, suppress internal temperature rise, and increase the reliability of the system. It is about providing.
〈課題を解決するための手段〉
前記した課題を解決する本発明は、
入力信号を増幅する増幅手段と、
この増幅手段からの信号をパルス幅信号に変換するPW
M変換手段と、
PWM変換手段からのパルス幅信号によりオン/オフさ
れる出力トランジスタと、
この出力トランジスタによってオン/オフされた電流が
流れるインダクタンス素子とコンデンサとの直列回路と
、
前記コンデンサの両端に得られた電圧が印加される負荷
および基準抵抗と、
前記インダクタンス素子とコンデンサとの直列回路に並
列に!#枕したダイオードと、基準抵抗に生じた電圧を
前記増幅手段の入力側に負帰還する帰還回路手段と
を備えて構成される。<Means for Solving the Problems> The present invention for solving the above-mentioned problems includes: an amplification means for amplifying an input signal; and a PW for converting the signal from the amplification means into a pulse width signal.
M conversion means, an output transistor that is turned on and off by a pulse width signal from the PWM conversion means, a series circuit of an inductance element and a capacitor through which a current turned on and off by the output transistor flows, and a series circuit of an inductance element and a capacitor, which are connected to both ends of the capacitor. The obtained voltage is applied in parallel to the load and reference resistor, and to the series circuit of the inductance element and capacitor! #The device is configured to include a diode with a voltage drop and a feedback circuit means for negatively feeding back the voltage generated in the reference resistor to the input side of the amplification means.
く作用〉 上記の各構成要素は、以下のような作用を行う。Effect〉 Each of the above components performs the following operations.
PWM変換手段は、増幅手段の出力電圧に応じたデユー
ティレシオのパルス幅信号を出力する。The PWM conversion means outputs a pulse width signal with a duty ratio corresponding to the output voltage of the amplification means.
出力トランジスタは、PWM変換手段からのパルス幅信
号のデユーティレシオに応じてスイッチング動作する。The output transistor performs a switching operation according to the duty ratio of the pulse width signal from the PWM conversion means.
出力トランジスタ、インダクタンス素子、コンデンサ、
ダイオードは、降圧型チョッパレギュレータを構成して
おり、負荷にその出力電流と負荷抵抗の値に対応した電
圧を印加する。Output transistor, inductance element, capacitor,
The diode constitutes a step-down chopper regulator, which applies a voltage to the load that corresponds to its output current and the value of the load resistance.
帰還回路手段は、基準抵抗に生じた電圧を増幅手段の入
力側に負帰還し、増幅手段は入力信号とこの帰還信号が
等しくなるように誤差信号を出力する。The feedback circuit means negatively feeds back the voltage generated at the reference resistor to the input side of the amplification means, and the amplification means outputs an error signal so that the input signal and this feedback signal are equal.
これにより、統一化された範囲で入力信号に対応した電
流を負荷に流すことが可能となる。This allows a current corresponding to the input signal to flow through the load within a unified range.
〈実施例〉 以下図面を用いて、本発明の実施例を詳細に説明する。<Example> Embodiments of the present invention will be described in detail below with reference to the drawings.
第1図は、本発明の一実施例を示す構成ブロック図であ
る0図において、OPIは統一信号に変換すべき入力信
号Vinを増幅する差動増幅手段、PMは差動増幅手段
OPIからの信号をパルス幅信号に変換するPWM変換
手段、QlはPWM変換手段からのパルス幅信号により
オン/′オフされる出力トランジスタである。FIG. 1 is a block diagram showing an embodiment of the present invention. In FIG. 0, OPI is a differential amplifying means for amplifying an input signal Vin to be converted into a unified signal, and PM is a differential amplifying means for amplifying an input signal Vin to be converted into a unified signal. A PWM conversion means for converting a signal into a pulse width signal, Ql, is an output transistor that is turned on/off by a pulse width signal from the PWM conversion means.
RLは負荷、R3は負荷RLと直列に接続された基準抵
抗、C1は負荷RLと基準抵抗との直列回路(負荷回路
)に対して並列に接続されたコンデンサ、Llはコンデ
ンサC1と直列に接続されたインダクタンス素子で、出
力トランジスタQ1によってオン/オフされた電流が、
このインダクタンス素子L1を介してコンデンサCIに
流れる。RL is the load, R3 is a reference resistor connected in series with the load RL, C1 is a capacitor connected in parallel to the series circuit (load circuit) of the load RL and the reference resistor, and Ll is connected in series with the capacitor C1. The current turned on/off by the output transistor Q1 is
It flows to capacitor CI via this inductance element L1.
Dlはインダクタンス素子L1とコンデンサC1との直
列回路に並列に接続したダイオードである。Dl is a diode connected in parallel to the series circuit of inductance element L1 and capacitor C1.
出力トランジスタQl、インダクタンス素子L1、コン
デンサC1,ダイオードD1は、降圧型チョッパレギュ
レータCRを構成しており、負荷RLにその出力電流と
負荷抵抗の値に対応した電圧を印加するようになってい
る。The output transistor Ql, the inductance element L1, the capacitor C1, and the diode D1 constitute a step-down chopper regulator CR, which applies a voltage corresponding to the output current and the value of the load resistance to the load RL.
FBは基準抵抗R3に生じた電圧VSを差動増幅手段O
PIの他方の入力端(+)に帰還する帰還回路手段であ
る。FB converts the voltage VS generated across the reference resistor R3 to the differential amplification means O.
This is a feedback circuit means that feeds back to the other input terminal (+) of the PI.
このように構成した装置の動作を、次に説明する。差動
増幅手段OPIは、一方の入力端(−)に印加された入
力信号Vinと、帰還回路FBを介して印加される帰還
電圧vSとの差を増幅する。The operation of the device configured in this way will be explained next. The differential amplification means OPI amplifies the difference between the input signal Vin applied to one input terminal (-) and the feedback voltage vS applied via the feedback circuit FB.
PWM変換手段は、差動増幅手段OPIからの誤差信号
に応じたデユーティレシオのパルス幅信号を出力し、出
力トランジスタQ1をスイッチング動作させる。The PWM conversion means outputs a pulse width signal with a duty ratio corresponding to the error signal from the differential amplification means OPI, and causes the output transistor Q1 to perform a switching operation.
出力トランジスタQ1は、この例では、PNP形のもの
が用いられており、PWM変換手段PMからのパルス幅
信号がローレベルにあるときは、オン、ハイレベルの時
はオフとなる。出力トランジスタQ1がオンとなると、
電211f V c (からインダクタス素子L1を
介してコンデンサC1に′f4流が流れ、コンデンサC
Iが充電される。また、出力トランジスタQ1がオフと
なると、コンデンサC1に蓄えられた電荷は、貢荷RL
、基準抵抗R8を介して放電する。従って、コンデンサ
C1には、出力トランジスタQ1のオン/オフに応じて
充放電が繰り返され、その両端電圧、従って負荷RLと
基準抵抗R3との直列回路に印加される電圧は、出力電
流及び負荷RLに応じた値となる。In this example, the output transistor Q1 is of PNP type, and is turned on when the pulse width signal from the PWM conversion means PM is at a low level, and turned off when it is at a high level. When the output transistor Q1 turns on,
The current 'f4 flows from the electric current 211f V c (to the capacitor C1 via the inductance element L1, and the capacitor C
I is charged. Furthermore, when the output transistor Q1 is turned off, the charge stored in the capacitor C1 is transferred to the contribution RL
, discharges through the reference resistor R8. Therefore, the capacitor C1 is repeatedly charged and discharged according to the on/off state of the output transistor Q1, and the voltage across the capacitor C1, and therefore the voltage applied to the series circuit of the load RL and the reference resistor R3, is equal to the output current and the load RL. The value corresponds to
基準抵抗R8の両端に生ずる電圧■Sは、帰還回路FB
を経て差動増幅手段OPIの入力端に負帰還されている
。The voltage S generated across the reference resistor R8 is connected to the feedback circuit FB.
The signal is negatively fed back to the input terminal of the differential amplification means OPI.
いま、入力信号Vinが増加すると、差動増幅手段OP
1の出力信号は減少し、この結果PWM変換手段PMか
らのパルス幅信号のデイニーティレシオは減少する。こ
の場合、出力トランジスタQ1はオンとなる時間が増加
して、負荷RLに印加される電圧の値が大きくなる。こ
の結果基準抵抗R8の両端に得られる帰還電圧VSも大
きくなる。帰還電圧vSが、大きくなると、やがて入力
信号V i nと帰還電圧VSが等しくなり(VS=V
ine、動作は安定して、負荷RLに入力信号Vinに
対応する電流を流すことができる。Now, when the input signal Vin increases, the differential amplification means OP
The output signal of 1 decreases, and as a result, the deinity ratio of the pulse width signal from the PWM conversion means PM decreases. In this case, the time during which the output transistor Q1 is on increases, and the value of the voltage applied to the load RL increases. As a result, the feedback voltage VS obtained across the reference resistor R8 also increases. As the feedback voltage vS increases, the input signal V in and the feedback voltage VS eventually become equal (VS=V
ine, the operation is stable, and a current corresponding to the input signal Vin can be caused to flow through the load RL.
負荷に流れる電流の変化範囲(スパン)は、基準抵抗R
3の値を調整することにより、変更することができる。The range of change (span) of the current flowing through the load is determined by the reference resistance R.
It can be changed by adjusting the value of 3.
このように構成した装!によれば、出力トランジスタQ
1は、スイッチング動作をしているので、ここでの消費
電力を少なくすることができる。The outfit configured like this! According to the output transistor Q
1 performs a switching operation, so power consumption here can be reduced.
第2図は、本発明の他の実施例を示す構成ブロック図で
ある。FIG. 2 is a configuration block diagram showing another embodiment of the present invention.
この実施例では、PWM変換手段PMを、三角波信号発
生器SGと、この三角波信号発生器からの三角波信号と
増幅手段OPIからの信号とを比較するコンパレータO
P2とで構成したものである。ここで三角波信号発生器
SGは、ツェナーダイオードD3に得られる基準電圧を
入力する演算増幅器OP3と、この演算増幅器OP3の
出力を積分する積分器INTで構成されており、一定周
期の三角波信号を出力するように構成されている。In this embodiment, the PWM conversion means PM includes a triangular wave signal generator SG and a comparator O for comparing the triangular wave signal from the triangular wave signal generator with the signal from the amplification means OPI.
It is composed of P2. Here, the triangular wave signal generator SG is composed of an operational amplifier OP3 that inputs the reference voltage obtained to the Zener diode D3, and an integrator INT that integrates the output of the operational amplifier OP3, and outputs a triangular wave signal with a constant period. is configured to do so.
出力トランジスタQ1は、2つのトランジスタQ2.Q
3をダーリントン接続したものが用いである。基準抵抗
R3と負荷RLとの直列回路は、負荷RLの一端側がコ
モンラインに接続されるようにしており、基準抵抗R3
はコモンラインから浮いている。このため、差動増幅器
OP5を設け、基準抵抗R3に生ずる帰還電圧VSを、
差動増幅器OP5を経て得るようにし、この差動増幅器
OP5の出力を期間回路FBを経て増幅手段OP1の入
力端に帰還している。The output transistor Q1 is connected to two transistors Q2. Q
3 connected by Darlington is used. In the series circuit of the reference resistor R3 and the load RL, one end of the load RL is connected to the common line, and the reference resistor R3
is floating from the common line. For this reason, a differential amplifier OP5 is provided, and the feedback voltage VS generated at the reference resistor R3 is
The output of the differential amplifier OP5 is fed back to the input terminal of the amplifying means OP1 via the period circuit FB.
なお、基準抵抗R3と負荷RLとの間には、オフセット
抵抗Rofと、ダイオードD2とが挿入接続しである。Note that an offset resistor Rof and a diode D2 are inserted and connected between the reference resistor R3 and the load RL.
このダイオードD2とオフセット抵抗Rofは、負荷R
Lの値が、0Ωの時、コンデンサC1の両端に少し電圧
が発生するようにするためのもので、これにより、レギ
ュレーション動作を安定化させている。また、負荷RL
の値が小さい状態で、基準抵抗R3の両端に発生するリ
ップル電圧をコモンモード化する機能を有しており、電
流検出の精度を上げるようにしている。This diode D2 and offset resistance Rof are the load R
This is to generate a small voltage across the capacitor C1 when the value of L is 0Ω, thereby stabilizing the regulation operation. Also, load RL
It has a function of converting the ripple voltage generated across the reference resistor R3 into a common mode when the value of R3 is small, thereby increasing the accuracy of current detection.
この実施例によれば、三角波信号発生器SGからの三角
波信号を、図示してない他の統一信号出力回路のPWM
変換手段において、共通に使用することができ、また負
荷RLの−jlfコモンラインに接続することができる
ので、複数の入力信号をそれぞれ統一した電流信号に変
換して複数の負荷に供給するような場合に有効である。According to this embodiment, the triangular wave signal from the triangular wave signal generator SG is output to the PWM signal of another unified signal output circuit (not shown).
The conversion means can be used in common and can be connected to the -jlf common line of the load RL, so it can be used to convert multiple input signals into a unified current signal and supply it to multiple loads. It is effective in some cases.
〈発明の効果〉
以上詳細に説明したように、本発明は、負荷の状態(抵
抗の大きさ)、出力電流に応じて負荷に印加される電圧
値をスイッチング制御するようにしたもので、消tt力
効率を向上させることができる。また出力トランジスタ
による内部損失が少なくなるので、発熱量を押さえるこ
とができ2信頼性を高めることができる。<Effects of the Invention> As explained in detail above, the present invention controls switching of the voltage applied to the load according to the load condition (resistance size) and the output current. tt force efficiency can be improved. Furthermore, since the internal loss caused by the output transistor is reduced, the amount of heat generated can be suppressed and reliability can be improved.
次の表は、電源電圧Vccを24Vとした場合、第2図
の実施例回路における、負荷の値と出力電流の値による
装置内部の消費電力(m W >を示す実験データであ
る。The following table shows experimental data showing the power consumption (m W >) inside the device depending on the load value and the output current value in the example circuit of FIG. 2 when the power supply voltage Vcc is 24V.
第3図に示す従来回路の場合、負荷の値にかかわらず、
例えば出力電流20mAの時の装置内部での消費電力は
580mWであり、負荷が小さくなればなる程、装置内
部での消費電力の割合が多くなり、負荷0Ω(負荷かシ
ョート)では、580mWの全て(100%)内部で消
費することとなる1本発明を適用したものは、消費電力
は最大で312mWとなっており、従来のものに比べて
内部消費電力が相当減少し、発熱か抑えられることが分
かる。In the case of the conventional circuit shown in Figure 3, regardless of the load value,
For example, when the output current is 20mA, the power consumption inside the device is 580mW.The smaller the load, the higher the percentage of power consumption inside the device.With a load of 0Ω (load or short), all of the 580mW (100%) The power consumption of the product to which the present invention is applied is a maximum of 312 mW, which is a considerable reduction in internal power consumption compared to conventional products, and heat generation can be suppressed. I understand.
【図面の簡単な説明】
第1図は本発明の一実施例を示す構成ブロック図、第2
図は本発明の他の実施例を示す構成ブロック図、第3図
は従来のこの種の統一信号出力装置の一例を示す構成ブ
ロック図である。
OPI・・・増幅手段、PM・・・PWM変換手段、Q
l・・・出力トランジスタ
R1−・・・負荷、 R3・・・基準抵抗、CI・
・・コンデンサ、
Ll・・・インダクタンス素子
Dl・・・ダイオード、
FB・・・帰還回路手段[BRIEF DESCRIPTION OF THE DRAWINGS] Fig. 1 is a configuration block diagram showing one embodiment of the present invention;
This figure is a block diagram showing another embodiment of the present invention, and FIG. 3 is a block diagram showing an example of a conventional unified signal output device of this type. OPI...Amplification means, PM...PWM conversion means, Q
l...Output transistor R1-...Load, R3...Reference resistance, CI...
...Capacitor, Ll...Inductance element Dl...Diode, FB...Feedback circuit means
Claims (1)
M変換手段と、 PWM変換手段からのパルス幅信号によりオン/オフさ
れる出力トランジスタと、 この出力トランジスタによってオン/オフされた電流が
流れるインダクタンス素子とコンデンサとの直列回路と
、 前記コンデンサの両端に得られた電圧が印加される負荷
および基準抵抗と、 前記インダクタンス素子とコンデンサとの直列回路に並
列に接続したダイオードと、 基準抵抗に生じた電圧を前記増幅手段の入力側に負帰還
する帰還回路手段と を備た統一信号出力装置。[Claims] Amplifying means for amplifying an input signal, and a PW for converting the signal from the amplifying means into a pulse width signal.
M conversion means, an output transistor that is turned on and off by a pulse width signal from the PWM conversion means, a series circuit of an inductance element and a capacitor through which a current turned on and off by the output transistor flows, and a series circuit of an inductance element and a capacitor, which are connected to both ends of the capacitor. A load and a reference resistor to which the obtained voltage is applied, a diode connected in parallel to the series circuit of the inductance element and the capacitor, and a feedback circuit that negatively feeds back the voltage generated at the reference resistor to the input side of the amplifying means. A unified signal output device comprising means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25150390A JPH04130506A (en) | 1990-09-20 | 1990-09-20 | Unified signal output device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25150390A JPH04130506A (en) | 1990-09-20 | 1990-09-20 | Unified signal output device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04130506A true JPH04130506A (en) | 1992-05-01 |
Family
ID=17223779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25150390A Pending JPH04130506A (en) | 1990-09-20 | 1990-09-20 | Unified signal output device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04130506A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004079472A1 (en) * | 2003-03-06 | 2004-09-16 | Fujitsu Limited | Constant current drive circuit |
USRE40549E1 (en) | 1999-04-23 | 2008-10-28 | International Rectifier Corporation | Circuitry for a high voltage linear current sense IC |
DE102023117016A1 (en) * | 2023-06-28 | 2025-01-02 | Ifm Electronic Gmbh | Power supply circuit for an analog output |
-
1990
- 1990-09-20 JP JP25150390A patent/JPH04130506A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE40549E1 (en) | 1999-04-23 | 2008-10-28 | International Rectifier Corporation | Circuitry for a high voltage linear current sense IC |
WO2004079472A1 (en) * | 2003-03-06 | 2004-09-16 | Fujitsu Limited | Constant current drive circuit |
US6975162B2 (en) | 2003-03-06 | 2005-12-13 | Fujitsu Limited | Constant current driving circuit |
DE102023117016A1 (en) * | 2023-06-28 | 2025-01-02 | Ifm Electronic Gmbh | Power supply circuit for an analog output |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10972009B2 (en) | Multi-phase converter and control circuit thereof | |
US6894466B2 (en) | Active current sharing circuit | |
US6130526A (en) | Voltage regulator with wide control bandwidth | |
TWI518472B (en) | Constant on-time and constant off-time (cot) switching regulator and related method for indirectly measuring output current using sensing capacitor | |
JPS6359763A (en) | Inductor current control circuit | |
CN102751864B (en) | Cuk based current source | |
EP1187303B1 (en) | PWM Control circuit for DC-DC converter | |
CN103986123A (en) | Switching power supply circuit | |
CN108475985A (en) | With boost DC-DC converter digital control and with reference to PWM generator | |
JPH04130506A (en) | Unified signal output device | |
JP3478890B2 (en) | DC / DC converter for generating multiple signals | |
KR102660771B1 (en) | Load current feedforward schemes for current-mode controlled power converters | |
TWI824490B (en) | Switching charger having fast dynamic response for transition in load | |
CN103380383A (en) | Synthesized current sense resistor for wide current sense range | |
US20090140709A1 (en) | Current-limiting voltage conversion device | |
JPH06253467A (en) | Battery charger | |
JPH08149804A (en) | Switching regulator power supply circuit | |
WO2022121023A1 (en) | Direct current transformer circuit | |
KR100463158B1 (en) | Converter for voltage step-up | |
JP2968670B2 (en) | DC-DC converter with protection circuit | |
JP2010119200A (en) | Current output circuit | |
KR890009011Y1 (en) | W / buck switching regulator circuit | |
CN116827109A (en) | Soft start circuit for power converter and power converter | |
SU1597873A1 (en) | Step-up pulsed voltage stabilizer | |
CN111431029A (en) | Driving system based on capacitor array charging and discharging |