JPH04122985A - 表示駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、液晶及び陰極線管を表示装置とする表示駆
動回路に関する。

（従来の技術） 近年、各種表示装置として２値表示の大型の液晶画面が
多く使われている。これら液晶表示装置（以下ＬＣＤと
記す）は、表示画素数が横６４０×縦４００画素又は横
６４０×縦４８０画素、フレーム周波数６０Ｈｚ又は７
０Ｈｚである場合か多い。

上記のようなＬＣＤに対しては、それぞれ適した駆動回
路か必要であるが生産性の面から、一つの駆動回路で各
種ＬＣＤを駆動できる方が望ましい。そのためには駆動
回路を動作させる基本クロックの周波数を変えることに
よって対応することができる。

一方、表示装置としてはＬＣＤの他に陰極線管（以下Ｃ
ＲＴと記す）もある。しかし、ＬＣＤ用のデータとＣＲ
Ｔ用のデータとては基本的にサンプリングクロックか異
なる。また、ＣＲＴにおいては基本クロックを固定しな
いとＣＲＴに正しい信号を供給することができないとい
った問題かある。従って、ＬＣＤ及びＣＲＴに適応する
駆動回路を提供しようとする場合、相反する製造要件を
有することになる。

（発明が解決しようとする課題） 上記のように各種のＬＣＤに対応させるには表示駆動回
路の基本クロックを変えることにより対応できるが、Ｃ
ＲＴにおいては基本クロックは固定でなければならない
。

そこでこの発明は表示駆動回路の基本クロックを変える
ことなく各種ＬＣＤ及びＣＲＴに対応できる表示駆動回
路を提供することを目的とする。

［発明の構成コ （課題を解決するだめの手段） 基本クロックか供給され、各種モード設定に応して巡回
周期が変化して、その出力として各モード応じたサブタ
ロツクを出力するシフトレジスタ手段と、上記シフトレ
ジスタの出力から液晶データを読み出すためのクロック
信号を発生する手段と、上記クロック信号に従い液晶表
示の横方向及び縦方向の表示アドレスを発生する第１と
第２のアドレスカウンタ手段と、上記２つのアドレスカ
ウンタ手段の出力を合成して液晶表示データの読み出し
アドレスをメモリに供給する手段と、上記アドレスに従
って上記メモリより読み出されたデータをラッチするレ
ジスタ手段とを具備したものである。

（作用） 上記手段によれば、一方では基本クロックを変えること
かないので、何時でもＣＲＴ用のクロックとして利用で
き、他方では上記シフトレジスタの巡回周期を変えるこ
とにより各種タイプの液晶表示装置用のクロックとして
利用することかできる。

（実施例） 以下この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。

入力端子１０には、例えば（３２１５）ｆｓｃ（ｆｓｃ
：搬送色信号周波数）の基本クロックが入力される。こ
の基本クロックは、可変シフトレジスタ回路４１に入力
される。可変シフトレジスタ４１はモード切換え信号に
よってその巡回周期を変えることができる。可変シフト
レジスタ回路４１から出力されたシリアルのサブクロッ
クＳＣＰは表示駆動回路１００に入力される。

上記可変シフトレジスタ回路４１は、この発明の要部な
る回路であるが、その前に表示駆動回路１００の構成及
び動作から説明する。

表示駆動回路１００を動作させるサブクロックＳＣＰは
ＬＸカウンタ２１に加えられる。このＬＸカウンタ２１
は、液晶表示画面の横（Ｘ）方向の画素に対応したアド
レスを発生する回路である。　また、サブクロックＳＣ
Ｐは液晶表示装置の単位データを読み出すサンプリング
信号として、表示部イタ−フェイスに送出される。

ＬＸカウンタ２１は、例えば１６０進のカウンタである
。これは、例えば液晶表示用のデータを４ビツト構成と
すると、６４０画素を表示するには１６０個（−６４０
／４）のアドレスを発生すれば６４０ビツトのデータを
読み出すことができるからである。

ＬＸカウンタ２１から出力されるアドレスは８ビツト出
力（Ｌ　Ｘ　ｏ　＝　Ｌ　Ｘ　７　）てあり、画面横方
向のアドレスとしてアドレス合成回路２７とＬＸデコー
ダ２２に供給される。

ＬＸデコーダ２２ては液晶表示画面の］ライン単位のラ
ッチパルス信号ＬＰ及びＬＸカウンタ２１を１６０進カ
ウンタとするためのリセットパルス信号ＲＬＸか作られ
る。ラッチパルス信号ＬＰは、更にＬＹカウンタ２３に
も加えられている。

ＬＹカウンタ２３は液晶表示画面の縦（Ｙ）方向のアド
レスを発生するためのものである。ＬＹカウンタ２３は
、そのハードウェアを低減するために、液晶表示画面の
半分のアドレスを発生する程度の規模で構成されている
。

ＬＹカウンタ２３は、液晶表示画面のＹ方向が、４００
画素の場合は２００進のカウンタ、４８０画素の場合は
２４０進のカウンタとして動作するように切換えられる
。この切換えは、ＬＹデコーダ２４により実現される。

即ち、ＬＹカウンタ２３の８ビツト出力（Ｌ　Ｙ　ｏ　
−Ｌ　Ｙ　７　）はＬＹデコーダ２４、加算回路２６に
加えられる。またＬＹｏ−ＬＹ７は液晶表示画面の上半
分のラインアドレスデータとしてアドレス合成回路２７
にも加えられる。液晶表示画面の下半分のラインアドレ
スデータは、ＬＹ。

〜ＬＹ７か加算器２６で修正された後アドレス合成回路
２７に入力されることで実現される。

ＬＹデコーダ２４ではフレームパルス信号ＦＰとＬＹカ
ウンタ２３のリセットパルス信号ＲＬＹか作られる。こ
のリセットパルス信号ＲＬＹは４００画素又は４８０画
素に対応して、モード設定回路２５の制御によりＬＹカ
ウンタ２３が２００進又は２４０進となるように設定さ
れる。

加算回路２６は、モード設定回路２５の制御により画面
下半分のアドレスを作成するためのオフセット信号と前
記ＬＹカウンタ２３の８ビツト出力（Ｌ　Ｙ　ｏ　＝　
Ｌ　Ｙ　？　）を加算する。このオフセット信号はまた
、ＬＹカウンタ２３が２００道又は２４０進とて動作す
る場合にもその値が切換えられる。

アドレス合成回路２７はＬＸカウンタ２１゜ＬＹカウン
タ２３及び加算回路２６からのカウント値を合成してＬ
ＣＤデータの読み出しアドレスを作り出しメモリ回路３
０に出力する。

メモリ回路３０は読み出しアドレスに対応したデータを
、データラッチ回路２８とデータラッチ回路２９に出力
する。

データラッチ回路２８及びデータラッチ回路２つの出力
はそれぞれＬＣＤの上半分に表示すべきデータ（Ｕ　Ｄ
　ｏ　＝　Ｕ　Ｄ　３　）及び下半分のデータ（Ｌ　Ｄ
　ｏ　＝　Ｌ　Ｄ　ｓ　）として他の制御信号（ＳＣＰ
信号、ＬＰ信号、ＦＰ倍信号と共にＬＣＤインターフェ
イスに送出される。

以下、上記回路構成における各種ＬＣＤの基本クロック
（即ちＳＣＰ信号）を示す。

表示画素数・６４０Ｘ４００画素。

フレーム周波数：６０Ｈｚの場合、 ＬＰ−６０ＨｚＸ２００＝１２ｋＨｚ。

５ＣＰ−ＬＰＸ１６０−１．９２ＭＨｚ。

即ち基本クロック周波数は１．９２ＭＨｚ０表示画素数
：６４０Ｘ４００画素 フレーム周波数ニア０Ｈｚの場合、 ＬＰ−７０ＨｚＸ２００−１４ｋＨｚ。

５ＣＰ−ＬＰＸ１６０−２．２４ＭＨｚ。

即ち基本り０ツク周波数は２．２４ＭＨｚ０表示画素数
・６４０Ｘ４８０画素。

フレーム周波数：６０Ｈｚの場合、 ＬＰ−６０ＨｚＸ２４０＝１４．４ｋＨｚ。

５ＣＰ−ＬＰｘ１６０−２．３０４ＭＨｚ。

即ち基本クロック周波数は２．３０４ＭＨｚ０表示画素
数：　６４０Ｘ４８０画素。

フレーム周波数：　７０Ｈｚの場合、 ＬＰ−７０ＨｚＸ２４０＝１６．８ｋＨｚ。

５ＣＰ＝ＬＰＸ１６０＝２．６８８ＭＨｚ。

即ち基本クロック周波数は２．６８８ＭＨｚ。

上記のように基本クロックを設定すれば各種ＬＣＤに対
応てきる表示駆動回路を提供できるが、更に、ＣＲＴに
も対応させるために、この実施例では、可変シフトレジ
スタ回路４１を接続している。

即ち、基本クロックは固定とて、上記可変シフトレジス
タ回路４１により、各種の液晶表示装置に適応できるサ
ブクロックＳＣＰを得られるようにしている。

このシステムの基本原理を説明する。

例えばこのシステムをキャブテンンステムのランク３端
末に使用する場合、この端末の画面表示データのドツト
クロックは３２１５ｆｓｃ（−２２，９ＭＨｚ）である
。

以下、基本クロックを（３２１５）ｆｓｃとした場合の
、各種液晶表示装置に対応するサブクロックＳＣＰは以
下のようになる。

表示画素数：６４０Ｘ４００画素。

フレーム周波数：　６０Ｈｚの場合、 ＳＣＰ　：　３２１５ｆ　５ｃ１２クロック分、この時
ＦＰ倍信号５９．７Ｈｚとなる。

表示画素数二６４０　Ｘ４００画素。

フレーム周波数：　７０Ｈｚの場合、 ＳＣＰ：３２１５ｆｓｃｌＯクロック分この時ＦＰ倍信
号７１．６Ｈｚとなる。

表示画素数：　６４０Ｘ４８０画素。

フレーム周波数：６０Ｈｚの場合、 ＳＣＰ：３２１５ｆｓｃｌＯクロック分この時ＦＰ倍信
号５９．７Ｈｚとなる。

表示画素数：　６４０Ｘ４８０画素。

フレーム周波数：　７０Ｈｚの場合、 ＳＣＰ　：　３２１５　ｆ　ｓ　ｃ８．５クロック分、
この時ＦＰ倍信号７０．２Ｈｚとなる。

即ち、使用するＬＣＤに応じて基本クロック（３２１５
）ｆ　Ｓ　Ｃの８．５クロック周期、１０クロック周期
及び１２クロック周期にサブクロックｓｅｐを発生すれ
ば良い。

ここで８，５クロック周期を得るには、８クロック周期
と９クロック周期を切換えることにより実現できる。

第２図は可変シフトレジスタ回路４１の動作原理図を説
明するだめの図である。

可変シフトレジスタ回路４１は、フリ・ノブフロップ（
ＬＳＦＩ〜ＬＳＦ８）からなる８ビツトシフトレジスタ
５１を基本１こし、二の８ヒ゛・ントシフトレジスタ５
１は、使用するＬＣＤのモートに応して８／９ビツトシ
フトレジスタ、］０ビ・ソトシフトレジスタ及び１２ビ
ツトシフトレジスタに切換えることかできる。

即ち、８／９ビツトシフトレジスタを形成する場合はＬ
ＳＦＩ〜ＬＳＦ８で構成される８ビントンフトレジスタ
と、ＬＳＦ７とＬＳＦ８の間に１ピント分のレジスタ（
フリップフロップ５４）を挿入して構成される９ビツト
シフトレジスタとか切換えられる（第２図（ｂ）参照）
。１０ビツトシフトレジスタを形成する場合はＬＳＦＩ
とＬＳＦ２の間及びＬＳＦ７とＬＳＦ８の間にそれぞれ
１ビット分のレジスタ（フリップフロップ５２、フリッ
プフロップ５４）か挿入されることにより実現される（
同図（ｃ）参照）。１２ビツトシフトレジスタを形成す
る場合は同様にＬＳＦＩとＬＳＦ２の間及びＬＳＦ７と
ＬＳＦ８の間にそれぞれ２ビット分のレジスタ（フリッ
プフロップ５２．　５３及びフリップフロップ５４゜５
５）か挿入されることにより実現される（同図（ｄ）参
照）。

第３図は、上記した可変シフトレジスタ回路４１の具体
例である。５１はフリップフロップ（ＬＳＦＩ〜ＬＳＦ
８）からなる８ビツトシフトレジスタである。

フリップフロップＬＳＦＩの出力端子は選択回路５６に
接続されると共にフリップフロップ５２の入力端子に接
続される。フリップフロップ５２の出力端子は選択回路
５６に接続されると共にフリップフロップ５３の入力端
子に接続される。

フリップフロップ５３の出力端子は選択回路５６に接続
されている。選択回路５６の出力端子はＬＳＦ２の入力
端子に接続されている。

従って、選択回路５６は、ＬＳＦＩの出力端子とＬＳＦ
２の入力端子とを直接接続した状態と、ＬＳＦＩの出力
端子とＬＳＦ２の入力端子との間にフリップフロップ５
２を接続した状態と、ＬＳＦＩの出力端子とＬＳＦ２の
入力端子との間にフリップフロップ５２．５３を接続し
た状態とを選択的に形成することができる。

上記のように、選択回路５６の各状態を切換える切換え
信号は、入力端子７１．７２に与えられるモード切換え
信号ＭＳ１．ＭＳ２である。

更に、フリップフロップＬＳＦ７の出力端子は選択回路
５７に接続されると共にフリ・ツブフロ・ツブ５４の入
力端子に接続される。フリップフロップ５４の出力端は
選択回路５７に接続されると共にフリップフロップ５５
の入力端子に接続される。

フリップフロップ５５の出力端子は選択回路５７に接続
されている。選択回路５７の出力端子はＬＳＦ８の入力
端子に接続されている。

従って、選択回路５７は、ＬＳＦ７の出力端子とＬＳＦ
８の入力端子とを直接接続した状態と、ＬＳＦ７の出力
端子とＬＳＦ８の入力端子との間にフリップフロップ５
４を接続した状態と、ＬＳＦ７の出力端子とＬＳＦ８の
入力端子との間にフリップフロップ５４．５５を接続し
た状態とを選択的に形成することかできる。

選択回路５７の各状態を切換える切換え信号は、入力端
子７１に与えられるモート切換え信号Ｍ　Ｓ　１と制御
回路５９の出力信号である。

入力端子７１に入力されるモード切換え信号ＭＳＩは、
フレーム周波数を切換えるための信号である。実施例で
は６０Ｈｚと７０Ｈｚの例を示している。

入力端子７２に入力されるモード切換え信号Ｍ　Ｓ　２
は、画面モートを切換えるための信号である。実施例で
は２００画素と２４０画素の例を示している。

このモート切換え信号ＭＳＩは、制御回路５９を構成す
るナンド回路５９Ｈの一方の入力端子に供給される。こ
のナンド回路５９Ｂの他方の入力端子にはフリップフロ
ップ５８の出力端子か接続されている。ナンド回路５９
ａの出力端子はアント回路５９ｂの一方の入力端子に接
続される。アンド回路５９ｂの他方の入力端子には先の
モード切換え信号ＭＳ２が入力されている。モード切換
え信号ＭＳ２は更に選択回路５６の制御入力端子Ｂに入
力され、モード切換え信号ＭＳＩは、選択回路５６．５
７の制御入力端子Ａに入力されている。

モード切換え信号ＭＳ１はまた、パルス発生回路６０を
構成するナンド回路６０ａとノア回路６０ｂの各一方の
入力端子に入力され、このナンド回路６０ａとノア回路
６０ｂの各他方の入力端子には制御回路５９の出力が入
力されている。制御回路５９の出力は更に選択回路５７
の制御入力端子Ｂに入力されている。　制御回路５９は
、モード切換え信号ＭＳＩ、ＭＳ２とフリップフロップ
５８の出力信号により選択回路５７とパルス発生回路６
０に切換え信号を送出している。

フリップフロップ５８は、８／９ビツトシフトレジスタ
を実現するために一巡回毎に８ビツトシフトレジスタ５
１とフリップフロップ５４を加えた９ビツトシフトレジ
スタとの切換えを行っている。

先のナンド回路６０ａ及びノア回路６０ｂの出力は、そ
れぞれナンド回路６０ｃ及びナンド回路６０ｃｌの一方
の入力端子に入力ている。ナンド回路６０ｃの他方の入
力端子には、フリップフロップ５４の出力端子が反転バ
ッファ６０ｆを介して接続され、ナンド回路６０ｄの他
方の入力端子にはフリップフロップ５５の出力端子が反
転バッファ６０ｇを介して接続されている。

ナンド回路６０　ｅの入力端子には、ナンド回路６０ｃ
、６０ｄの出力と、フリップフロップＬＳＦＩ〜ＬＳＦ
７，５２．５３の出力が加えられている。ナンド回路６
０ｅの出力は、フリップフロップＬＳＦＩに加えられて
いる。

パルス発生回路６０は、各種モードに応じてこのシステ
ムの巡回同期を制御するパルスを発生している。

サブクロック発生回路６５を構成するナンド回路６５ａ
、６５ｂの一方の入力端子には、フリップフロップＬＳ
ＦＩ及びＬＳＦ５の出力がそれぞれ加えられている。ま
た、ナンド回路６５ａの他方の入力端子にはナンド回路
６５ｂの出力端子が、ナンド回路６５ｂの他方の入力端
子にはナンド回路６５ａの出力端子が接続されている。

ナンド回路６５ａの出力端子は、出力端子７３にも接続
されている。

サブクロック発生回路６５は、このシステムのサブクロ
ックＳＣＰを出力端子７３に送出している。　以下、表
示画素数６４０Ｘ４８０画素、フレーム周波数７０Ｈｚ
の場合を例に可変シフトレジスタ回路４１の動作を説明
する。この場合は、可変シフトレジスタ回路４１は８／
９ビツトシフトレジスタとして動作させられる。

先ず、選択回路５６．５７の選択動作と制御信号との関
係について説明しておく。

（１）制御入力端子Ａ、Ｂが共にハイレベル“Ｈ”　（
以下“Ｈｏと記す）の時は、入力端子３の信号をフリッ
プフロップＬＳＦ２に導入する。

（２）制御入力端子Ａ、ＢがＡ−”Ｈ”　　Ｂ−ローレ
ベル“Ｌ６　　（以下“Ｌｏと記す）の時またはＡ−“
Ｌｏ、Ｂ−“Ｈ″の時は、入力端子２の信号をフリップ
フロップＬＳＦ２に導入する。

（３）制御入力端子Ａ、Ｂが共に“Ｌｏの時は入力端子
Ｏの信号をフリップフロップＬＳＦ２に導入する。

従って、８／９ビツトシフトレジスタとして動作させる
ためには、モード切換え信号ＭＳＩ及びモード切換え信
号ＭＳ２は、共に“Ｈ′に設定される。従って、制御回
路５９の出力はフリップフロップ５８の出力に従って“
Ｈ′、“Ｌｏを繰返す。即ち、フリップフロップ５８の
出力が“Ｈ。

のとき制御回路５９の出力は“Ｌｏとなり、フリップフ
ロップ５８の出力か“Ｌｏのとき制御回路５９の出力は
“Ｈ′となる。

次にパルス発生回路６０の動作について説明する。ナン
ド回路６０ａの出力は、フリップフロップ５８の出力が
“Ｈ′の時は“Ｈ゛となり、“Ｌ。

の時は“Ｌ”となる。従って、ナンド回路６０ｃの出力
は、フリップフロップ５８の出力のＨ／Ｌに対応してア
クティブ／ノンアクティブとなりナンド回路６０ｅに入
力される。またこの時、ノア回路６０ｂの出力は常に“
Ｌｏなので、ナンド回路６０ｄの出力は常に“Ｈ′であ
り、ナンド回路６０ｅはフリップフロップＬＳＦＩ　〜
ＬＳＦ８゜５２．５３の出力及びナンド回路６０ｃ、６
０ｄの出力に応じて巡回パルスを発生する。

サブタロツク発生回路６５は、ＬＳＦＩの出力信号によ
りセット、ＬＳＦ５の出力信号によりリセットされ、サ
ブクロックＳＣＰを発生している。

第４図は、８／９ビットシフトレジスタ動作時の各フリ
ップフロップの出力、基本クロック（３２１５）ｆｓｃ
及びサブクロックＳＣＰのタイミングチャートを示して
いる。

第４図で、期間Ｔ１は８ビツトシフトレンスタの動作期
間を、期間Ｔ２は９ビツトシフトレジスタの動作期間を
示している。

なお、１０ビツトシフトレジスタ及び〕２ビットシフト
レジスタ動作時も同様の動作を行うので説明は省略する
。

第５図は、表示駆動回路１００に可変シフトレジスタ４
１を加えた表示駆動回路２００でＬＣＤ２０１ａとＣＲ
Ｔ２０２ａの双方を駆動する場合を示している。

この様に、表示駆動回路２００は、ＬＣＤインターフェ
イス２０１ｂとＣＲＴインターフェイス２０２ｂを備え
た端末でも対応することができる。

［発明の効果コ この発明によれば、表示駆動回路１００の基本クロック
を変えることにより各種ＬＣＤに対応できるが、更にサ
ブクロックＳｃＰの周期を各種モードで制御する簡単な
回路を追加した表示駆動回路２００は、基本クロックの
周波数を変えることなく各種ＬＣＤに最適なインターフ
ェイス信号を作り出すことができ、さらにＣＲＴも駆動
することができる。

特に、この表示駆動回路２００を集積化する場合、汎用
性の面で有効である。

【図面の簡単な説明】

第１図はこの発明の実施例を示す図、第２図は第１図の
可変シフトレジスタ回路の基本概念をチャートを示す図
、第５図は第１図の回路の使用例を示す図である。 １０．７１．７２・・・入力端子、７３・・・出力端子
、２１・・・ＬＸカウンタ、２２・・・ＬＸデコーダ、
２３・・・ＬＹカウンタ、２４・・・ＬＹデコーダ、２
５・・モード設定回路、２６・・加算器、２７・・・ア
ドレス合成回路、２８．２９・・・データラッチ回路、
３ｏ・・メモリ回路、４１・・・可変シフトレジスタ回
路、５１・・・８ビツトシフトレジスタ、５２〜５５・
・フリップフロップ回路、５６．５７川選択回路、５８
・・・フリップフロップ回路、５つ・・・制御回路、６
０・・・パルス発生回路、６５・・・サブクロック発生
回路、１００，２００・・・表示駆動回路。 出願人代理人　弁理士　鈴江武彦 酢 図 □−一 第 図

Claims (1)

1. 【特許請求の範囲】 　基本クロックが供給され、各種モード設定に応じて巡
   回周期が変化して、その出力として各モード応じたサブ
   クロックを出力するシフトレジスタ手段と、 上記シフトレジスタの出力から液晶データを読み出すた
   めのクロック信号を発生する手段と、上記クロック信号
   に従い液晶表示の横方向及び縦方向の表示アドレスを発
   生する第１と第２のアドレスカウンタ手段と、 上記２つのアドレスカウンタ手段の出力を合成して液晶
   表示データの読み出しアドレスをメモリに供給する手段
   と、 上記アドレスに従って上記メモリより読み出されたデー
   タをラッチするレジスタ手段とを具備したことを特徴と
   する表示駆動回路。