JPH04117585A - Microcomuter - Google Patents
MicrocomuterInfo
- Publication number
- JPH04117585A JPH04117585A JP2237427A JP23742790A JPH04117585A JP H04117585 A JPH04117585 A JP H04117585A JP 2237427 A JP2237427 A JP 2237427A JP 23742790 A JP23742790 A JP 23742790A JP H04117585 A JPH04117585 A JP H04117585A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- high impedance
- signal
- microcomputer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータ(以下マイコンと称す)
に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a microcomputer (hereinafter referred to as a microcomputer).
Regarding.
従来のマイコンは、全ての入出力端子をハイインピーダ
ンスにする機能を持たなかった。第7図は従来のハイイ
ンピーダンス機能を持たないマイコンのブロック図であ
る。同図に示すように従来のマイコン301は、その内
部にバス・アービトレーション・ユニット308、シリ
アル・コントロール・ユニット309、タイマー・コン
トロール・ユニット310、インタラブド・コントロー
ル・ユニット3113、DMAコントロール・ユニット
312等のCPU以外の周辺ペリフェラルが入っている
。これらのペリフェラルの入出力端子は、バス・インタ
ーフェース・ユニットBIUを通っていないため、マイ
コンにホールドをかけたときもハイインピータンス状態
にはならない。Conventional microcontrollers did not have the ability to set all input and output terminals to high impedance. FIG. 7 is a block diagram of a conventional microcomputer without a high impedance function. As shown in the figure, a conventional microcomputer 301 has internal components such as a bus arbitration unit 308, a serial control unit 309, a timer control unit 310, an interconnected control unit 3113, and a DMA control unit 312. Contains peripheral peripherals other than the CPU. Since the input/output terminals of these peripherals do not pass through the bus interface unit BIU, they do not go into a high impedance state even when a hold is applied to the microcomputer.
このため、このような従来のマイコンをワイヤードOR
で複数接続したようなシステムを作る際には、ホールド
時にハイインピータンス状態にならない端子に対しては
、システムバスとの間にバッファを追加して、システム
バスから切り放せるようにしなければならなかった。For this reason, such conventional microcontrollers can be wired OR
When creating a system in which multiple terminals are connected, it is necessary to add a buffer between the terminals and the system bus so that they can be disconnected from the system bus for terminals that do not go into a high impedance state during hold. There wasn't.
上述した従来のマイコンは、ハイインピーダンス機能を
持たないため一つの系統にバスに2個以上のマイコンを
接続するときは、バスとの間にバッファを入れる必要が
あった。The conventional microcomputers mentioned above do not have a high impedance function, so when two or more microcomputers are connected to a bus in one system, it is necessary to insert a buffer between them and the bus.
しかし、最近のマイコンは入出力ビンの多ビン化が進ん
でおり、それにともない、バッファの数も入出力ビンの
数に比例して増えるため、バッファを入れることによる
システム全体の価格の上昇及び実装バッファの増加によ
りプリント基板が大きくなることが問題となっていた。However, recent microcontrollers are increasingly equipped with a large number of input/output bins, and as a result, the number of buffers increases in proportion to the number of input/output bins. The problem has been that the printed circuit board becomes larger due to the increase in the number of buffers.
本発明の目的は、2個以上のマイコンを接続する場合で
もバッファを追加する必要のないマイクロコンピュータ
を提供することにある。An object of the present invention is to provide a microcomputer that does not require additional buffers even when two or more microcomputers are connected.
本発明のマイクロコンピュータは、複数のペリフェラル
回路と、前記ペリフェラル回路と入出力端子間に設けら
れたバッファ回路と、外部信号に応じて前記バッファ回
路の導通を制御する制御回路とを有することを特徴とす
る。The microcomputer of the present invention is characterized by having a plurality of peripheral circuits, a buffer circuit provided between the peripheral circuits and input/output terminals, and a control circuit that controls conduction of the buffer circuit according to an external signal. shall be.
次に本発明の実施例について図面を用いて説明する。第
1図は本発明の一実施例を示すブロック図である。CP
Uブロック102と内部バス103により接続されてい
る内蔵ペリフェラル104はバッファ110に入力され
ている。ハイインピーダンス制御部109はH2RQ信
号端子106からの要求を受てバッファ110を制御し
、外部入出力端子をハイインピーダンス状態とする構成
となっている。Next, embodiments of the present invention will be described using the drawings. FIG. 1 is a block diagram showing one embodiment of the present invention. C.P.
A built-in peripheral 104 connected to the U block 102 by an internal bus 103 is input to a buffer 110 . The high impedance control unit 109 receives a request from the H2RQ signal terminal 106, controls the buffer 110, and puts the external input/output terminal in a high impedance state.
まず、通常マイコンが動作しているとき、バッファ11
0はオン状態となっており、マイコン内部のバスと外部
バスとはつながった状態になっている。First, when the microcontroller is normally operating, the buffer 11
0 is in the on state, and the internal bus of the microcomputer and the external bus are connected.
この状態からマイコンをシステムバスから切り放す場合
、第2図に示すように、まずハイインピーダンス制御部
109に対してH2RQ信号1゜6を入力する。すると
ハイインピーダンス制御部109はバッファ110及び
BIUlllに対してRQ信号を出力し、バッファ11
0及びBIUlllをオフ状態にして入出力端子をハイ
インピーダンス状態にする。それと同時にバッファ11
0及びBIUIIIからのアクノリッジAK信号により
H2AK信号107をアクティブにしてマイコンの入出
力端子がハイインピーダンス状態になったことを示す。When disconnecting the microcomputer from the system bus from this state, as shown in FIG. 2, first the H2RQ signal 1.6 is input to the high impedance control section 109. Then, the high impedance control unit 109 outputs an RQ signal to the buffer 110 and BIUll, and
0 and BIUll are turned off to put the input/output terminals in a high impedance state. At the same time, buffer 11
The H2AK signal 107 is activated by the acknowledge AK signal from 0 and BIUIII, indicating that the input/output terminal of the microcomputer has entered a high impedance state.
逆にハイインピーダンス状態を解除するときは、第3図
に示すように、HzRQ信号106をインアクティブに
することによって、ハイインピーダンス制御部109は
RQ信号をオフにして、バッファ110及びBAUI
11をオン状態にし、それと同時にバッファ110及び
BAUIllからのAK信号によりH2AK信号109
をインアクティブにして、ハイインピーダンス状態を解
除する。Conversely, when canceling the high impedance state, as shown in FIG.
At the same time, the H2AK signal 109 is turned on by the AK signal from the buffer 110 and BAUIll.
becomes inactive and releases the high-impedance state.
なお本実施例ではタイミングチャートからもわかる通り
、BIUIIIからのAK信号(すなわちHLDAK信
号)が有効になってからバッファ110をオフにするよ
うになっている。これによりBIUIIIのバス調停に
よるハイインピーダンス制御が可能となる。In this embodiment, as can be seen from the timing chart, the buffer 110 is turned off after the AK signal (ie, HLDAK signal) from BIUIII becomes valid. This enables high impedance control by bus arbitration of BIUIII.
次に本発明の第2の実施例について図面を用いて説明す
る。第4図は本実施例を示すブロック図である0本実施
例では、ハイインピーダンス制御部を簡素化するため、
BIU211からのハイインピーダンス制御は行なわず
、H2RQ206が有効になるとバッファ210がオフ
となるようにしている。Next, a second embodiment of the present invention will be described using the drawings. FIG. 4 is a block diagram showing this embodiment. In this embodiment, in order to simplify the high impedance control section,
High impedance control from the BIU 211 is not performed, and the buffer 210 is turned off when the H2RQ 206 is enabled.
まず、通常マイコンが動作しているとき、バッファ21
0はオン状態となっており、マイコン内部のバスと外部
バスとはつながった状態になっている。First, when the microcontroller is normally operating, the buffer 21
0 is in the on state, and the internal bus of the microcomputer and the external bus are connected.
この状態からマイコンをシステムバスから切り放す場合
、第5図に示すように、まずハイインピーダンス制御部
209に対してHZ RQ信号206を入力する。する
とハイインピーダンス制御部209はバッファ210及
びBItJ211に対してRQ信号を出力し、バッファ
210及びBIU211をオフ状態にして、入出力端子
をハイインピーダンス状態にする。それと同時にバッフ
ァ210及びBIU211からのAK信号によりH2A
K信号207をアクデイプにして、マイコンの入力端子
がハイインピーダンス状態になったことを示す。When disconnecting the microcomputer from the system bus from this state, first input the HZ RQ signal 206 to the high impedance control section 209, as shown in FIG. Then, the high impedance control unit 209 outputs the RQ signal to the buffer 210 and BItJ 211, turns off the buffer 210 and BIU 211, and puts the input/output terminals in a high impedance state. At the same time, the AK signal from the buffer 210 and BIU 211 causes H2A
The K signal 207 is made active to indicate that the input terminal of the microcomputer has entered a high impedance state.
逆にハイインピーダンス状態を解除するときは、第6図
に示すようにH2RQ信号206をインアクティブにす
ることによって、ハイインピーダンス制御部209はR
Q信号をオフにしてバッファ210及びBAU211を
オン状態にし、それと同時にバッファ210及びBAU
211からのAK信号H2AK信号209のインアクテ
ィブにしてハイインピーダンス状態を解除する。Conversely, when canceling the high impedance state, the high impedance control section 209 makes the H2RQ signal 206 inactive as shown in FIG.
Turn off the Q signal, turn on the buffer 210 and BAU211, and at the same time turn off the buffer 210 and BAU211.
AK signal H2 from 211 makes the AK signal 209 inactive and releases the high impedance state.
以上説明したように本発明は、マイコンにハイインピー
ダンス機能及びH2RQ信号端子、H2RQ信号端子、
H2QK信号端子を有することにより、一つの系統のバ
スに二個以上のマイコンを接続するときでも、バスとの
間にバッファを入れる必要はなく、バッファの追加によ
るシステム全体を価格上昇の問題やプリント基板が大き
くなるといった問題を防ぐことができるという効果があ
る。As explained above, the present invention provides a microcomputer with a high impedance function, an H2RQ signal terminal, an H2RQ signal terminal,
By having an H2QK signal terminal, even when connecting two or more microcontrollers to one system bus, there is no need to insert a buffer between the buses, and the addition of buffers can reduce the cost of the entire system. This has the effect of preventing problems such as the board becoming larger.
第1図は本発明の一実施例を示すブロック図、第2図及
び第3図はそれぞれ第1図の動作を示す波形図、第4図
は本発明の他の実施例を示すブロック図、第5図及び第
6図はそれぞれ第4図の動作を示す波形図、第7図は従
来例を示すブロック図である。
101.201・・・マイコン、102,202・・・
マイコン内部CPUブロック、103.203・・・マ
イコン内部バス、104,204・・・マイコン内蔵ペ
リフェラル、105,205・・・HLDRQ信号端子
、106,206・・・H2RQ信号端子、107.2
07・・・H2AK信号端子、108゜208・・・H
zDAK信号端子、109,209・・・Hi−Z制御
部、110.210・・・BUFFERllll、21
1・・・BIU、112,212・・・内蔵ペリフェラ
ル入出力端子、113,213・・マイコン外部のシス
テムバス。FIG. 1 is a block diagram showing one embodiment of the present invention, FIGS. 2 and 3 are waveform diagrams showing the operation of FIG. 1, respectively, and FIG. 4 is a block diagram showing another embodiment of the present invention. 5 and 6 are waveform diagrams showing the operation of FIG. 4, respectively, and FIG. 7 is a block diagram showing a conventional example. 101.201...Microcomputer, 102,202...
Microcomputer internal CPU block, 103.203...Microcomputer internal bus, 104,204...Microcomputer built-in peripheral, 105,205...HLDRQ signal terminal, 106,206...H2RQ signal terminal, 107.2
07...H2AK signal terminal, 108°208...H
zDAK signal terminal, 109,209...Hi-Z control section, 110.210...BUFFERllll, 21
1... BIU, 112, 212... Built-in peripheral input/output terminal, 113, 213... System bus external to the microcontroller.
Claims (1)
出力端子間に設けられたバッファ回路と、外部信号に応
じて前記バッファ回路の導通を制御する制御回路とを有
することを特徴とするマイクロコンピュータ。A microcomputer comprising a plurality of peripheral circuits, a buffer circuit provided between the peripheral circuits and input/output terminals, and a control circuit that controls conduction of the buffer circuits in accordance with an external signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2237427A JPH04117585A (en) | 1990-09-07 | 1990-09-07 | Microcomuter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2237427A JPH04117585A (en) | 1990-09-07 | 1990-09-07 | Microcomuter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04117585A true JPH04117585A (en) | 1992-04-17 |
Family
ID=17015197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2237427A Pending JPH04117585A (en) | 1990-09-07 | 1990-09-07 | Microcomuter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04117585A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9606852B2 (en) | 2014-01-09 | 2017-03-28 | Casio Computer Co., Ltd. | Microcontroller and method for controlling peripheral circuits |
-
1990
- 1990-09-07 JP JP2237427A patent/JPH04117585A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9606852B2 (en) | 2014-01-09 | 2017-03-28 | Casio Computer Co., Ltd. | Microcontroller and method for controlling peripheral circuits |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5632020A (en) | System for docking a portable computer to a host computer without suspending processor operation by a docking agent driving the bus inactive during docking | |
RU97112632A (en) | COMPUTER SYSTEM HAVING A BUS INTERFACE | |
JPH03160545A (en) | Interface circuit | |
EP0780774B1 (en) | Logical address bus architecture for multiple processor systems | |
WO2001006363A1 (en) | A method for improving interrupt response time | |
JPH04117585A (en) | Microcomuter | |
US6105082A (en) | Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle | |
US6789150B1 (en) | Integrated circuit having arbitrated switching between busses | |
JP2565916B2 (en) | Memory access controller | |
JPH07104795B2 (en) | Error detection method | |
JPH05151143A (en) | Interruption processing system for computer containing dma controller | |
JPH02207363A (en) | Data transfer system, device controller, and memory controller | |
JPS59177629A (en) | Data transfer system | |
JPS62168258A (en) | Cpu switching circuit | |
JPS6269348A (en) | Data transfer device | |
JPS62127962A (en) | Microcomputer | |
JPH01205312A (en) | bus converter | |
JP3210939B2 (en) | Process control device with PIO simulation memory | |
JP2667285B2 (en) | Interrupt control device | |
JPS615363A (en) | Controller of shared memory | |
JPS6337453A (en) | Bus switch device | |
JP2638505B2 (en) | Bus interface device | |
JP2632049B2 (en) | Multiprocessor system | |
JPH07244633A (en) | Interface device | |
JP2000020458A (en) | Bus control circuit and control method therefor |