JPH04116779A

JPH04116779A - データ処理装置

Info

Publication number: JPH04116779A
Application number: JP2235687A
Authority: JP
Inventors: Ryohei Kumagai; 熊谷　良平
Original assignee: TAKAYAMA KK
Current assignee: TAKAYAMA KK
Priority date: 1990-09-07
Filing date: 1990-09-07
Publication date: 1992-04-17
Also published as: KR920006870A; US5438682A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、例えば画像認識あるいは音声認識システム等
に設けられるデータ処理装置に関するものである。

〔従来の技術〕

例えば画像データのような大量のデジタルデータの処理
システムを設計する場合、市販されている信号処理専用
のＩＣを使用するか、管理しうるメモリ空間の比較的大
きなＣＰＵを使用することが一般的である。ここに、Ｃ
ＰＵを使用する際には、処理形態は通常のＣＰＵの命令
サイクルに依存することとなり、処理の高速化は望めな
い。また、専用ＩＣにおいては、データ転送等の画像処
理の前提となるコマンドは用意されていても、ノイズ除
去、フィルタリング等の実際的画像処理がサポートされ
ていないか、あるいは極一部のフィルタリングがサポー
トされているのみである。

〔発明が解決しようとする課題〕

したがって従来、汎用高性能の画像処理システムを設計
する際には、設計者臼らが多くのハードウェアやＩＣを
設計する必要があり、開発期間の短縮、開発予算の削減
の障害となっていた。

本発明は、このような従来の問題点を解消すべく創案さ
れたものであり、設計者の開発負担を大幅に削減しつつ
、汎用、高性能の大量デジタルデータデータ処理装置を
提供することを目的とする。

（課題を解決するための手段〕本発明に係るデータ処理装置は、デジタルデータ処理の
本質である特徴抽出に主眼を置き、数値演算とともに状
態演算を実行しう演算部を備え、さらに逐次処理に不可
欠な逐次処理部を有するモジュールとして構成され、画
像処理等の実際的デジタルデータ処理に単独で対応でき
、またデータ容量に応して遅延メモリ容量を設定する必
要のある逐次処理部への入力を外部から取込みうること
とし、汎用性を確保している。

〔実施例］以下図示実施例により本発明を説明する。

第１図は本発明の一実施例に係るデータ処理装置を示す
。このデータ処理装置は例えば、図示しないビデオカメ
ラから入力された文字を認識するシステムに設けられ、
イメージ情報演算部１１０および第１の情報圧縮系１２
０を有する演算部１００と、帰還制御部２００と、４つ
の第２の情報圧縮系３００．３７０．３８０．３９０と
を備える。後に詳述するように、演算部１００は所定の
数値演算を行い、帰還制御部２００はいわゆる逐次型処
理を行い、情報圧縮系３００．３７０．３８０．３９０
は被処理データの特徴量を抽出する。

演算部１００において、イメージ情報演算部１１０は所
定の数値演算を行うための回路であり、９つのフリップ
フロップａ　−ｉと乗算部１１１と論理演算部１１２と
数式処理部１１３とを有する。

第１の情報圧縮系１２０は特徴量抽出のために状態演算
を行うための回路であり、特徴情報抽出部１２１を有す
る。外部の図示しないメモリ等から送られてきたデータ
はフリッププロップａ　−ｉを介して乗算部１１１に入
力され、所定の係数（例えば重み係数等）を乗じて出力
される。この出力データは論理演算部１１２に入力され
、ＡＮＤ、ＯＲ，ＥＸＯＲ等の論理演算を施される。こ
の論理演算結果は数式処理部１１３あるいは特徴情報抽
出部１２１に入力される。数式処理部１１３は後述する
ように、入力データに対して加算（＋）、減算（−）お
よび除算を行うとともに、最大値（ＭＡχ）、最小値（
ＭＩＮ）および絶対値（ＡＢＳ）を求めることができる
。特徴情報抽出部１２１は後述するように、近傍境界情
報、近傍連結数および近傍特徴量等の演算を行う。

帰還制御部２００は、逐次処理部２１０とラベルカウン
タ２９０とを有し、演算部１００および第２の情報圧縮
系３００．３７０．３８０．３９０に接続される。演算
部１００が入力された画素データをその時点で演算、比
較、判断する並列型処理を行うのに対し、逐次処理部２
１０は後述するうように、いったん処理を行った後にそ
の後の状況、例えば他のデータとの相関等に基づいてデ
ータを書き直す逐次型処理を行う。この逐次型処理は、
細線化あるいはラヘリング等において必要である。ラベ
ルカウンタ２９０は、逐次処理部２１Ｏのラヘリングに
おいて用いられるラベル（数値）を出力する回路である
。

第２の情報圧縮系３００．３７０．３８０．３９０は、
積算あるいは比較等の処理によって被処理データの特徴
量を求めるものである。これらは同し構成を有しており
、図中、情報圧縮系３００のみについて構成が示されて
いる。情報圧縮系３００は、アドレスカウンタ３０１．
ＸＹカウンタ３０２、独立変数設定回路３０３、特徴量
設定回路３０４、抽出条件設定回路３０５および特徴デ
ータ処理部３１０を有する。

特徴データ処理部３１０は、入力データに対して、加算
（＋）および減算（＝）を行うとともに、最大値（ＭＡ
Ｘ）および最小値（ＭＩＮ）を求めることができる。独
立変数設定回路３０３、特徴量設定回路３０４および抽
出条件設定回路３０５は、特徴データ処理部３１０にお
ける処理の条件を設定するための回路である。独立変数
設定回路３０３は、「どんな条件に該当した時に抽出す
るかｊ、例えば「全画素について」等の入力データの抽
出条件を設定する。特徴量設定回路３０４は、ｒ抽出す
べきデータは何であるか」、例えば１画素数」等の特徴
量の条件を設定する。抽出条件設定回路３０５は、ｒど
んなデータに対して抽出するか」、例えば「ラベリング
された画素毎にＪ等の抽出条件を設定する。例えばこれ
らの条件を組み合わせると、特徴データ処理部３１０は
ｒ全画素について、画素数を、ラベリングされた画素毎
に」加算することとなり、特定のラベリングを施された
画像の面積が求められる。

アドレスカウンタ３０１は、第２の情報圧縮系３００．
３７０．３８０．３９０のメモリである圧縮データレジ
スタＣＤＲのアドレスを指定するものであり、これによ
り特徴データ処理部３１０の処理データはこのメモリの
所定のアドレスに格納される。ＸＹカウンタ３０２は、
１画面に対する水平走査の間、その時のＸ座標およびＸ
座標を出力するものである。

演算部１００、帰還制御部２００、情報圧縮系３００．
３７０．３８０．３９０は、後述するレジスタ４１０に
格納された指令信号に従って動作し、所定の処理結果を
出力する。これら各部の出力データは、セレクタ４２０
によって選択され、本装置の外部に出力される。

次に、レジスタ４１０について説明する。

アドレスレジスタＰＩＰＡＤＲは、ホストコンピュータ
がデータレジスタＰ　Ｉ　ＰＤＲにリード、またはライ
トアクセスするための内部アドレスを与えるレジスタで
あり、データレジスタＰＩＰＤＲへのライト専用である
。このアドレスレジスタＰＩＰＡＤＲＯ値は、データレ
ジスタＰＩＰＤＲに対するリードおよびライト動作によ
り、この動作毎に１ずつインクリメントされる。

データレジスタＰＩＦＤＲは、種々の動作を演算部１０
０に指令するために必要なデータを格納するためのレジ
スタである。ここに格納されたデータに従って、例えば
画像の端点が求められ、あるいは論理演算が実行される
。各種の処理のため、所定のデータが、乗算レジスタＭ
Ｒ１定数レジスタＣ３ＴＲ、パターンレジスタＰＲ，コ
ンパレートレジスタＣＰＲおよびコントロールコードレ
ジスタＣＯＲに格納される。

乗算レジスタＭＲには、乗算部１１１における乗算に用
いられる係数が格納される。定数レジスタＣ３ＴＲには
、数式処理部１１３における加減算に用いられる定数が
格納される。パターンレジスタＰＲには、特徴情報抽出
部１２１においてパターンマツチング処理をする際に用
いられる３×３テンプレートデータが格納される。コン
パレートレジスタＣＰＲには、特徴情報抽出部１２１に
おいて入力画素データを２値化する際に用いられる特定
輝度値が格納される。コントロールコードレジスタＣＯ
Ｒには、本装置のデータ処理形態、すなわち２値化の方
法を定めるパラメータが格納される。

コントロールレジスタＦＥＤＣＯＲＯおヨヒＦＥＤＣＯ
ＲＩは、逐次処理部２１０におけるラベリング処理およ
び細線化処理のために必要なデータを格納するレジスタ
である。コントロールレジスタＦＥＤＣＯＲＯには、ラ
ベリング処理を選択した時の処理対象濃度値が格納され
る。また、このコントロールレジスタＦＥＤＣＯＲＯに
は、逐次処理部２１０のデータ処理形態、すなわち８連
結ノラヘリング、４連結のラベリングおよび細線化のい
ずれを行うのかを示すデータが格納される。

コントロールレジスタＦＥＤＣＯＲ１には、ラベリング
処理を選択した時のラベル付は開始ラベル値が格納され
る。

アドレスレジスタＰＥＣＡＤＲは、ホストコンピュータ
がデータレジスタＰＥＣＤＲにリード、またはライトア
クセスするための内部アドレスを与よるレジスタである
。このアドレスレジスタＰＥＣＡＤＲＯ値は、データレ
ジスタＰＥＣＤＲに対するリードおよびライト動作によ
り、この動作毎に１ずつインクリメントされる。

データレジスタＰＥＣＤＲは、レジスタＸＣＮＴおよび
ＹＣＮＴと、コントロールコードレジスタＣＯＲと、圧
縮データレジスタＣＤＲとを有する。レジスタＸＣＮＴ
およびＹＣＮＴには、ＸＹカウンタ３０２において発生
せしめられるＸ座標およびＹ座標の初期値が格納される
。圧縮データレジスタＣＤＨには、情報圧縮系３００．
３７０．３８０．３９０において抽出されか特徴量が格
納される。コントロールコードレジスタＣＯＲには、４
つの情報圧縮系３００．３７０．３８０．３９０におけ
るデータ処理形態を定めるためのコントロールコードが
格納される。

このデータ処理形態とはデータの流れと各ブロックの機
能をいい、このコントロールコードにより、例えば、特
徴情報抽出部１２１から出力されるデータを情報圧縮系
のどこに入力するかが決定される。このデータ処理形態
の一例として、例えば、特徴情報抽出部１２１から出力
されるデータを軽演算部（図示せず）に入力することに
より、ラベル毎にオイラー数の各要素Ｔ、Ｆ、Ｄ、Ｅが
求められる。

次に、本装置に対する入出力信号について説明する。

フリーフラグ信号Ｆ（ローアサート）は本装置の動作モ
ードをホストモードとローカルモードとの間において切
り換えるための信号である。フリーフラグ信号Ｆがハイ
レベルの時、ホストモードとなり、図示しないホストコ
ンピュータは本装置のレジスタ４１０にアクセスするこ
とが可能となる。すなわちホストコンピュータから種々
の指令データがレジスタ４１０に格納されることとなる
。

なおこの時、本装置は実質的に動作しない。一方、フリ
ーフラグ信号Ｆがローレベルの時、ローカルモードとな
り、本装置はレジスタ４１０に格納された指令データに
従って動作する。

レジスタセレクト信号Ｒ３は、レジスタ４１０のうち、
アドレスレジスタＰ　Ｉ　ＰＡＤＲ，ＰＥＣＡＤＲとデ
ータレジスタＰＩＰＤＲ，ＰＥＤＤＲとの選択を行う信
号である。レジスタセレクト信号ＲＳがローレベルの時
、アドレスレジスタが選択され、またレジスタセレクト
信号Ｒ５がハイレベルの時、データレジスタが選択され
る。

データストローブ信号ＤＳ（ローアサート）は、ホスト
コンピュータが本装置に対してリード動作を実行してい
る時データの要求信号となり、ホストコンピュータが本
装置に対してライト動作を実行している時ホストコンピ
ュータ側のデータバスにバリッドデータが出力されてい
ることを示す信号となる。

ライト信号Ｗ（ローアサート）は、ホストコンピュータ
および本装置間のデータ転送の方向を制御するための入
力信号である。ライト信号Ｗがハイレベルの時、本装置
側からホストコンピュータ側へデータが転送され、ライ
ト信号Ｗがローレベルの時、ホストコンピュータ側から
本装置側へデータが転送される。

リセット信号ＲＥＳＥＴ　（ローアサート）は本装置内
部の状態をクリアするための信号であり、ローレベルの
時、本装置内部がクリアされる。なおデータレジスタＰ
ＥＣＤＲ内の圧縮データレジスタＣＤＲは、リセット信
号ＲＥＳＥＴがローレベルであってもクリアされない。

したがって、ホストコンピュータからレジスタ４１０に
指令データを書き込む場合、まず、フリーフラグ信号Ｆ
がハイレベルに定められてホストモードとなり、次いで
リセット信号ＲＥＳＥＴがローレベルにされて本装置内
部のデータがクリアされる。そして、レジスタセレクト
信号Ｒ３に従ってアドレスレジスタＰ　ＩＰＡＤＲＸＰ
ＥＣＡＤＲとデータレジスタＰ　Ｉ　ＰＤＲＸＰＥＤＤ
Ｒの一方が選択される。その後、ライト信号Ｗがローレ
ベルとなってホストコンピュータ側から本装置側へデー
タが転送される。

ローカルリセット信号ＲＥＳＩ（ローアサート）は、画
像入力データパス信号ＧＤＯＯ−ＧＤＯ７、ＧＤｌｏ−
ＧＤ１７、ＧＤ２０〜ＧＤ２７として入力されるデータ
をランチする初段のフリップフロップｃ、ｆ、ｊをクリ
アするための信号で、ローレベルの時、クリアを行う。

モード信号ＭＯＤＥは、画像入力データハス信号ＣＤ０
０〜ＧＤＯ７、ＧＤＩＯ〜ＧＤ１７、ＣＤ２０〜ＧＤ２
７として有効なデータが入力されている期間をハイレベ
ル信号で示す期間信号である。

モード出力信号ＭＯＤＥＯＵＴは、画像出力データパス
信号３００−３０７として有効なデータが出力されてい
る期間をハイレベル出力で示す期間信号である。

画像入力データパス信号ＧＤＯＯ〜ＧＤＯ７、ＣＤ１０
〜ＧＤ１７、ＣＤ２０〜ＧＤ２１は、本装置に画像デー
タを入力するためのハス信号である。画像入力データパ
ス信号ＧＤＯＯ〜ＧＤＯ７、ＣＤ１０〜ＧＤ１７、ＣＤ
２０〜ＣＤ２７を介して入力されたデータは、フリップ
フロップａ　−ｉにおいて時系列にラッチされ、３×３
コンボリユーシヨンの領域における画像データとして乗
算部１１１に入力される。

画像入力データパス信号ＤＩＯ−ＤＩ７は、細線化およ
びラベリング等の逐次型処理を行う時に必要なフィード
バックデータ入力のためのハス信号であり、遅延回路４
３０において、１水平走査線から６画素分引いた分だけ
遅延されて逐次処理部２１０に入力される。

画像出力データバス信号５００〜３０７は、出力ハス信
号であり、クロック信号ＣＫの立上りに同期して出力さ
れる。

クロック信号ＣＫは、本装置内においてパイプライン処
理をするための基準信号である。クロック信号のクロッ
ク周波数により、本装置の処理速度は変化する。画像デ
ータの入出力はこのクロック信号の立上りに同期して行
われる。

第２図は本装置へのデータ入力および本装置からのデー
タ出力のタイミングを示す図である。

クロック信号ＣＫは一定の周波数で出力されており、立
上りＲ３に同期してフリーフラグ信号Ｆがローレベルと
なってローカルモードが設定される。このクロック信号
ＣＫの次のクロック信号の立上りＲ２から一定時間Ｔ１
だけ前の時点において、モード信号ＭＯＤＥが立上がっ
てハイレベル信号となり、このハイレベル信号が出力さ
れている期間、画像入力データパス信号ＧＤＯＯ〜ＧＤ
０７、ＣＤ１０〜ＧＤ１７、ＣＤ２０〜ＣＤ２７は有効
なデータとみなされる。モード信号ＭＯＤＥは、その後
、クロック信号の立上りＲ３から一定時間Ｔ２経過後に
立下る。

クロック信号ＣＫの立上りＲ１の後、クロック信号ＣＫ
が１６個出力された時、クロック信号の立上りＲ４から
一定時間Ｔ３経過後にモード出力信号ＭＯＤＥＯＵＴが
ハイレベル信号となる。これにより画像出力データバス
信号ＳＯＯ〜ＳＯ７が有効なデータとみなされることと
なる。モード出力信号ＭＯＤＥＯＵＴは、モード信号Ｍ
ＯＤＥが立下る直前のクロック信号ＣＫの立上りＲ３か
ら数えて１６個のクロック信号ＣＫが出力された時、ク
ロック信号の立上りＲ７から一定時間Ｔ４経過後にロー
レベル信号となる。この結果、画像出力データバス信号
３００〜３０７は無効なデータとみなされることとなる
。

その後、フリーフラグ信号Ｆがハイレベルとなり、ロー
カルモードからホストモードへ切り換えられる。

再び第１図を参照すると、オーバーフローフラグ信号Ｏ
Ｆは、イメージ情報演算部１１０の演算結果にオーバー
フローが生じたことをハイレベル出力によって示すフラ
グ信号である。

符号フラグ信号Ｎ０３ＩＧは、イメージ情報演算部１１
０の演算結果にアンダーフローが生じたことをハイレベ
ル出力によって示すフラグ信号である。

ラベルカウンタオーバーフローフラグ信号ＬＢＬＯＦは
、ラベルカウンタ２９０のカウント値がオーバーフロー
したことをハイレベル出力によって示す信号である。

第３図は、各フラグ信号ＯＦ、Ｎ０３ＩＧおよびＬＢＬ
ＯＦと画像出力データバス信号Ｓｏｏ〜３０７との関係
を示す図である。

符号フラグ信号Ｎ０３ＩＧおよびオーバーフローフラグ
信号ＯＦは、通常ローレベルの信号であり、イメージ情
報演算部１１０の演算結果にアンダーフローあるいはオ
ーバーフローが生じるとハイレベルの信号となるが、こ
の立上りは、クロック信号ＣＫの立上りＲ６からそれぞ
れ一定時間Ｔ５、Ｔ６だけ経過するまでに行われる。そ
して、この符号フラグ信号Ｎ０３ＩＧおよびオーバーフ
ローフラグ信号ＯＦは、次のクロック信号ＣＫの立上り
Ｒ７から一定時間Ｔ　？　、Ｔ　ａだけ経過するまでに
立下る。ラベルカウンタオーバーフローフラグ信号ＬＢ
ＬＯＦは、通常ローレベルの信号であり、ラベルカウン
タ２９０のカウント値がオーバーフローした時にハイレ
ベル信号となるが、この立上りは、クロック信号ＣＫの
立上りＲ６から一定時間Ｔ、たけ経過するまでに行われ
る。

Ｘカウンタセット信号ＸＬＯＡＤ　（ローアサート）は
、本装置内部のＸカウンタ３０２にロード信号を与える
ための信号である。すなわち、Ｘカウンタセット信号Ｘ
ＬＯＡＤがローレベルの時、クロック信号ＣＫの立上り
に同期して、データレジスタＰＥＣＤＲ内のＸＣＮＴに
格納されている値が初期値としてＸカウンタ３０２にセ
・７トされる。またＸカウンタセット信号ＸＬＯＡＤが
ハイレベルの時、クロック信号ＣＫの立上りに同期して
、Ｘカウンタの値がインクリメントされ、画像入力デー
タバス信号ＧＤＯＯ〜ＧＤＯ７、ＧＤＩＯ〜ＧＤ１７、
ＣＤ２０〜ＣＤ２７として人力されたデータの座標系が
管理される。

Ｙカウンタセント信号ＹＬＯＡＤ　（ローアサート）は
、本装置内部のＸカウンタ３０２にロード信号を与える
ための信号である。すなわち、Ｙカウンタセント信号Ｙ
　Ｌ　ＯＡ　Ｄがローレベルの時、クロック信号ＣＫの
立上りに同期して、データレジスタＰＥＣＤＲ内のＹＣ
ＮＴに格納されている値が初期値としてＸカウンタ３０
２にセットされる。Ｙカウンタセット信号ＹＬＯＡＤが
ノ＼イレベルの時、Ｘカウンタセット信号ＸＬＯＡＤの
立下りの後の最初のクロック信号ＣＫの立上りに同期し
て、その値がインクリメントされ、画像入力データバス
信号ＧＤＯＯ−ＧＤＯ７、ＣＤｌ０〜ＧＤ１７、ＣＤ２
０〜ＧＤ２７として入力されたデータの座標系が管理さ
れる。

双方向データバス信号ＤＢＯＯ〜ＤＢ１５は、ホストコ
ンピュータと本装置間のデータ転送を行うためのバス信
号である。

モード出力信号ＭＯＤＥＯＵＴ、オーバーフローフラグ
信号ＯＦ、符号フラグ信号Ｎ０３ＩＧおよびラベルカウ
ンタオーバーフローフラグ信号ＬＢＬＯＦは、遅延回路
４４０を介して本装置から出力される。

第４図は数式処理部１１３の構成を示し、数式処理部１
１３はセレクタ１１４と統合部１１５を有している。乗
算部１１１および論理演算部１１２による処理の後、セ
レクタ１１４に入力されたデータは、セレクタ１１４に
おいて、目的に応じて選択され、統合部１１５の所定の
端子に入力される。セレクタ１１４の出力端子の数は、
その入力端子の数と同じ、またはそれよりも多く、セレ
クタ１１４は入力端子から入力されたデータを任意の出
力端子に導き、あるいは任意の複数の出力端子に分配す
る。統合部１１５は次に述べるように、セレクタ１１４
から入力されたデータに対して、加減算あるいはその他
の演算を施しつつ統合する。

第５図は統合部１１５の構成を示す。この図に示される
ように、統合部１１５は７段階のバイブライン構成を有
している。図中、○印はＤフリップフロップを示し、デ
ータはいったん各段のＤフリップフロップに保持された
後、同期信号に基づいて次段に渡される。

第１段、第２段、第４段および第６段では、加算または
減算を行い、あるいは最大値または最小値を求めること
ができる。第３段および第５段では、絶対値をとること
ができ、または入力データをそのまま出力させることも
できる。第７段では、絶対値をとることができ、または
入力データをそのまま出力させることができるが、さら
に、入力データに対してビットシフトを施して（１／２
″）の演算をし、または入力データに対して最大値をｒ
２５５Ｊ、最小値を「０」に固定することができる。

次に第６図および第７図を用いて統合部１１５に対する
入力データについて説明する。第６図は３×３コンボリ
ユーシヨンを示し、各画素データには符号ａ−１が付さ
れている。第７図は統合部１１５の入力データの割り振
りを示し、グループＡ、Ｂ、Ｃ，Ｄはそれぞれ第５図の
Ａ、Ｂ、Ｃ１Ｄに対応する。グループＡを例にとると、
入力端子Ａ１には、画素データａ、一定値（ＣＯＮ）お
よび「Ｏ」の何れかが選択的に入力可能である。

同様に、入力端子Ａ２には、画素データｂ、画素データ
ｆおよび「０」の何れかが選択的に入力可能である。ま
た入力端子Ａ３には、画素データＣ１画素データｅおよ
び「０」の何れかが選択的に入力可能である。

このように入力データを割り振り、また選択可能に設定
したのは、統合部１１５の汎用性をできるだけ高めるた
めであり、画像処理における複雑な演算のひとつである
ソベールオペレータを実行できるように考慮されている
。すなわち、ソヘールオペレータの項数は１２であるの
で、入力データの数は１２系統に定められている。また
統合において、１段階で大幅にパラメータ数の絞り込み
を行うと演算が複雑になるので、４段階の操作により絞
り込みを行うこととし、１２系統の入力は４グループＡ
〜Ｄに分けられている。

第８図は、ソヘールオペレータを実施する時における統
合部１１５の各段での処理内容を示すものである。ソベ
ールオペレータは、ａ＋ｂ＋ｃ−ｇ−ｈ−ｉ　ｌ　＋　ｌ　ａ＋ｄ＋ｇ−ｃ
−ｆ−ｉ　ｌ　・・−（１）によって表される。ただし
す、ｄ、ｆ、ｈについては、乗算部１１１において予め
「２」を乗じられているものとする。さて第８図におい
て、第１段および第２段では、加算が行われ、これによ
り（ａ＋ｂ十ｃ）、（ｇ＋ｈ＋ｉ）　、（ａ十ｄ＋ｇ）
　、（ｃ＋ｆ＋ｉ）がそれぞれ演算される。第３段では
何も実行されない。

第４段では、減算が行われ、また第５段では絶対値がと
られる。この結果、１ａ＋ｂ＋ｃ−ｇ−ｈ−ｉ　ｌとａ
＋ｄ＋ｇ−ｃ−ｆ−ｉ　ｌがそれぞれ求められる。第６
段では加算が行われ、以上により（１）式が実行された
こととなる。なお第７段では何も実行されない。

第９図は特徴情報抽出部１２１の構成を示す。

特徴情報抽出部１２１は、コンパレータ部１２２と遅延
部１２３と論理部１２４とセレクタ１２５とを順次接続
して構成される。

コンパレータ部１２２には、数式処理部１１３のセレク
タ１１４（第４図）の前段における８ｂｉｔデータが分
岐して入力される。コンパレータ部１２２はコンパレー
トレジスタ１２６に接続され、このコンパレートレジス
タ１２６には８ｂｉｔデータを２値化するための闇値が
登録されている。すなわちコンパレータ部１２２は、入
力された８ｂｉｔデータを闇値と比較し、Ｉｂ１ｔデー
タを出力する。この出力データは遅延部１２３に入力さ
れる。

遅延部１２３では、イメージ情報演算部１１０の出力お
よび逐次処理部２１０の出力と、特徴情報抽出部１２１
の出力とを同期させるため、コンパレータ部１２２から
転送されてきたデータを遅延させて出力する。この遅延
量は、遅延部１２３に接続されたステータスレジスタ１
２７に登録すれている。

遅延部１２３からの出力データは、論理部１２４に入力
され、後述する種々の処理を施される。

論理部１２４にはパターンマツチングレジスタ１２８が
接続され、−成度を求める際の比較対象となる３×３の
テンフッートデータが登録されている。

論理部１２４は、対象画素判定を行い、また近傍境界情
報、近傍連結数および近傍特徴量を算出する。対象画素
判定は、入力された画素データが処理対象か否かの判定
であり、「対象画素である」という判定と、「対象画素
ではない」という判定を行う。近傍境界情報とは、２値
パターンデータの４近傍または８近傍における値「ｏｊ
を持つデータの個数をいう。近傍連結数とは、２値パタ
ーンデータの４近傍または８近傍における値「１」を持
つデータを対象とした連結数をいう。

近傍特徴量とは、２値パターンデータに対する、近傍パ
ターン情報、オイラー数の各要素の個数、および−成度
をいう。近傍パターン情報とは、４近傍または８近傍の
画素の状態をデータとしたものである。オイラー数の要
素とは、周知のようにＴ、Ｆ、ＤおよびＥをいう。−成
度とは、２値パターンデータをパターンマツチングレジ
スタ１２８に登録されたテンプレートデータと比較する
ものであり、相互に対応する画素どうしを比較して値が
異なる画素の数が求められる。

セレクタ１２５から出力されたデータは、Ｄフリップフ
ロップ１２９に転送され、いったんここに保持されてか
ら出力される。すなわちこのＤフリップフロップ１２９
により、特徴情報抽出部１２１からの出力データの確実
な同期が保証されている。

第１０図は逐次処理部２１０の構成を示すものである。

逐次処理部２１０は、論理部２１１と遅延部２１２とフ
リップフロップ２１３．２１４．２１５とコンパレータ
２１６とを有する。逐次処理部２１０の出力側にはセレ
クタ２２０が設けられており、イメージ情報演算部１１
０と逐次処理部２１０の一方の出力を第２の情報圧縮系
３００．３７０．３８０．３９０（第１図）に導くよう
に構成されている。

論理部２１１には、特徴情報抽出部１２１から近傍情報
、すなわち８近傍画素中の各画素が中央画素と同一か否
かを示す信号が、入力される。論理部２１１の出力は遅
延部２１２、フリップフロップ２１５およびセレクタ２
２０に導かれる。遅延部２１２は、入力された画素デー
タを、１水平走査線から６画素分引いた分だけ遅延させ
て出力する。この遅延部２１２はフリップフロップ２１
３に接続され、このフリップフロップ２１３はフリップ
フロップ２１４に接続される。遅延部２１２とフリップ
フロップ２１３．２１４．２１５の出カバ、コンパレー
タ２１６に導かれる。コンパレータ２１６の出力は論理
部２１１にに導かれる。

各フリップフロップ２１３．２１４．２１５はラッチと
して作用し、したがって遅延部２１２、および各フリッ
プフロップ２１３．２１４．２１５から出力される画素
データは、同時にコンパレータ２１６に入力される。

逐次処理部２１０において処理される画素データは、第
１１図に示すように３×３コンボリユーシヨンの画素デ
ータであるが、これらの画素データの一部は既に逐次処
理部２１０において処理されたものである。すなわち、
画素データは水平走査線に沿ってＦＰ４、ＦＰ３、ＦＰ
２・・・ＦＰ５、ＰＯｌＰＩ・・・Ｐ６、Ｐ７、Ｐ８・
・・の順に本装置に入力されるが、論理部２１１には、
遅延部２１２およびフリップフロップ２１３．２１４．
２１５の作用により、既に処理された画素データＦＰ４
、ＦＰ３、ＦＰ２、ＦＰ５が入力され、またイメージ情
報演算部１１０からはまだ処理されていない画素データ
ＰＯ，ＰＩ、Ｐ６、Ｐ７、Ｐ８が入力される。

逐次処理部２１０はこのように、いったん処理されたデ
ータを、その後の状況に応じて書き直している。

コンパレータ２１６は、ラベリング処理において、入力
された画素データが特定の濃度を有するものか否かを判
断し、細線化処理においては実質的に作用しない。

本実施例において、細線化は２画素幅の直線の消滅を防
止するようになっている。このため、次のような条件ａ
−ｉ）〜；３−ｖ）を採用している。

すなわち、第１２図〜第１６図の３×３のコンボリュー
ションにおいて、ａ−ｉ）対象画素Ａの上および左の画素が周囲の画素値
（例えば「０」）であるとき、対象画素Ａには通常の画
素値と異なる指標的画素値（画像中に存在し得ない画素
値、例えばｒ−ＩＪ）を与える（第１２図）。

ａ−ｉｉ）ａ−ｉ）の条件に合致しない場合であって、
逐次型で判断して、対象画素Ａの上の画素Ｃが指標的画
素値であり、下の画素Ｂが周囲の画素値であるとき、対
象画素Ａをそのまま保存する（第１３図）。

ａ−ｉｉｉ）　ａ−ｉ）の条件に合致しない場合であっ
て、逐次型で判断して、対象画素Ａの左の画素Ｃが指標
的画素値であり、右の画素Ｂが周囲の画素値であるとき
、対象画素Ａをそのまま保存する（第１４図）。

ａ−ｉｖ）ａ−ｉ）〜ａ−ｉｊ）の条件に合致しない場
合であって、逐次型で判断して、対象画素Ａの上の画素
Ｂが指標的画素値であり、並列型で判断して、画素Ｂの
左右の画素Ｃ，、Ｃ，が周囲の画素値であるとき、対象
画素Ａを指標的画素値とする。

ａ　−ｖ）　ａ−ｉ）　〜ａ−ｉｉｉ）の条件に合致し
ない場合であって、逐次型で判断して、対象画素Ａの左
の画素Ｂが指標的画素値であり、並列型で判断して、画
素Ｂの上下の画素Ｃ，、Ｃ２の画素が周囲の画素値であ
るとき、対象画素Ａを指標的画素値とする。

そしてこのような処理によって生じた指標的画素値の画
素は次回の走査に際して周囲の画素値とする。

走査の方向を左から右、上から下に限らなければ、これ
らの条件ａ−１）〜ａ−Ｖ）は次のようにｂ−１）〜ｂ
−ｖ）として−膜化される。

ｂ−ｉ）並列型で判断して、■走査線の進行方向につい
て対象画素の１つ前の画素、および走査線並列方向につ
いて１つ前の走査線における、対象画素の位置に対応し
た画素が周囲の画素値または指標的画素値である時、対
象画素を指標的画素値に変換する。

ｂ−ｉｉ）ｂ−ｉ）の条件に合致しない場合であって、
逐次型で判断して、走査線の並列方向について１つ前の
走査線における対象画素の位置に対応した画素が指標的
画素値であり、なおかつ、走査線の並列方向について１
つ後の走査線における対象画素の位置に対応した画素が
周囲の画素値である時、対象画素をそのまま保存する。

ｂ−ｉｉｉ）ｂ−ｉ）の条件に合致しない場合であって
、逐次型で判断して、１走査線の並列方向について、１
つ前の画素が指標的画素値であり、１つ後の画素が周囲
の画素値である時、対象画素をそのまま保存する。

ｂ−ｉｖ）　ｂ　−ｉ　）　〜ｂ−ｉｊ）の条件に合致
しない場合であって、逐次型で判断して、走査線の並列
方向について１つ前の走査線における対象画素の位置に
対応した画素が指標的画素値であり、なおかつ、並列型
で判断して１走査線の進行方向について、この画素の前
後の画素が周囲の画素値である時、対象画素を指標的画
素値とする。

ｂ−ｖ）　ｂ−ｉ）　〜ｂ−ｉｊ）の条件に合致しない
場合であって、逐次型で判断して、１走査線の進行方向
について１つの前画素が指標的画素値であり、並列型で
判断して、走査線の並列方向についてこの画素の前後の
走査線におけるこの画素の位置に対応した画素が周囲の
画素値である時、対象画素を指標的画素値とする。

これらの条件は第１７図〜第１９図の図形の処理に対応
する。

第１７図（ａ）の図形は縦の２画素幅の直線であり、前
記条件ａ−ｉ）およびａ−ｉｊ）に対応する。この図形
はまず上端左の画素が判断の対象となり、この画素には
ａ−ｉ）の条件により、指標的画素値（例えば’−ＩＪ
）が付される。次にその右の画素が判断の対象となり、
これは条件ａｉｊ）により、周囲の画素値とはされずに
そのままの画素値（例えば「１」）が残される。これに
よって２画素幅の縮の直線は最下端の画素を除き右側の
一画素幅の直線に細線化されることになる。

第１７図（ｂ）の図形は水平な２画素幅の直線であり、
前記条件ａ−１）およびａ−ｉｉ　）に対応する。この
図形はまず上段左端の画素が判断の対象となり、この画
素にはａ−ｉ）の条件により指標的画素値（例えばｒ−
ＩＪ）が付される。上段はこの左端の画素以外の画素は
全て消去される。

次に２段目に移ると、左端の画素は条件ａ　−ｉｉ　）
により、そのままの画素値（例えば「１」）が残され、
以後の画素も同様に残される。これにょって２画素幅の
水平な直線は右端の画素を除き下段の１画素幅の直線が
残されることになる。

第１８図（ａ）の図形は縞の２画素幅の直線の上端に、
左寄りに画素Ａを付加したものであり、前記条件ａ−１
）およびａ−ｉｖ）に対応する。

（ただし右寄りに画素を付加した図形も同様に処理され
る。）この図形に対し、単なる並列型の端点判定条件を用いる
と、まず画素Ａは端点ではない（２画素Ｂ、Ｃに接して
いる。）ので周囲の画素値に変換されてしまう。次に２
画素幅の部分に移ると、左側の画素Ｂは、上側の画素Ａ
が存在しているものとして判断が行われるため、周囲の
画素値に変換される。このためついにはこの図形は消滅
することになる。

そこで第１９図（ａ）に示すように、条件ａｉ）により
画素Ａには指標的画素値を与え、画素Ｂにも条件ａ−ｉ
ｖ）により指標的画素値を与える。

これによりこの図形は最下端の画素を除き右側の１画素
幅の直線に細線化される。

第１８図（ｂ）の図形は水平な２画素幅の直線の左端上
側に画素Ａを付加したものであり、前記条件ａ−１）お
よびａ−ｖ）に対応する。（ただし下側に画素を付加し
た図形も同様に処理される。

）この図形に対し、単なる並列型の端点判定条件を用い
ると、まず画素Ａは端点ではない（２画素Ｂ、Ｃに接し
ている。）ので周囲の画素値に変換されてしまう。次に
２画素幅の部分に移ると、上側の画素Ｂは、左側の画素
Ａが存在しているものとして判断が行われるため、周囲
の画素値に変換され、ついには上段の画素は全て周囲の
画素値に変換される。次に２段目に移るとその左端の画
素は画素Ａの存在により消去され、ついには２段目の画
素は全て周囲の画素値に変換される。このためこの図形
は最終的には消滅することになる。

そこで第１９図（ｂ）に示すように、条件ａ１）により
画素Ａには指標的画素値を与え、画素Ｂにも条件ａ−ｖ
）により指標的画素値を与える。

これによりこの図形は右端の画素を除き下側１画素幅の
直線に細線化される。

このように「ひげ」を生じさせることなく２画素幅の直
線が確実に１画素幅の直線として残るため、細線化の処
理結果は良好である。そして１回の走査で１層の境界画
素の処理が終了するので、処理は高速である。

なお以上の実施例では画像中に周囲の画素値でない１種
類の画素値の図形が存在する場合について説明したが、
多種の画素値、例えば図形のグループ毎にラベリング番
号を付した場合には、各ラベリング番号を処理対象とな
る画素値として取扱い、各グループ毎に前記と同様に細
線化し、あるいは所望のラベリング番号の図形のみをそ
れぞれ前記と同様に細線化し得ることは、いうまでもな
い第２の情報圧縮系３００．３７０．３８０．３９０は、
スタティックＲＡＭなどの高速メモリの出力の分岐にフ
ルアダーなどの軽演算部を接続し、この軽演算部の出力
を高速メモリのデータ入力にフィードバックさせるよう
にして構成される。このような構成により、同一データ
に同一演算を繰返し施したり、データの積算、データの
逐次比較等の複雑な演算を小規模の回路において高速で
行うことができる。

以上述べたように本実施例装置は、所定の数値演算を行
うイメージ情報演算部１１０および特徴量抽出のために
状態演算を行う第１の情報圧縮系１２０を有する演算部
１００と、この演算部１００に接続され、逐次処理を行
う帰還制御部２００と、演算部１００に接続され、被処
理データの特徴量を抽出する４つの第２の情報圧縮系３
００．３７０．３８０．３９０と、演算部１００にデジ
タルデータを入力するだめのデータ入力端子と、帰還制
御部２００にデジタルデータを入力するための逐次処理
データ入力端子と、演算部１００、帰還制御部２００ま
たはいずれか１つの情報圧縮系３００．３７０．３８０
．３９０の出力を選択するセレクタ４２０と、セレクタ
４２０の出力を出力する出力端子とを備える。

このように、本実施例装置はモジュール化されており、
入力端子をそのまま前処理装置側に接続させればよく、
また出力端子をそのまま後処理装置側に接続させればよ
い。したがって、例えば画像認識システムの設計が簡単
になり、また制御用のソフトウェアを作成する必要がな
く、本実施例装置は汎用性に冨んでいる。

〔発明の効果〕

以上のように本発明によれば、設計者の開発負担を大幅
に削減するとともに、汎用、高性能の大量デジタルデー
タデータ処理装置を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るデータ処理装置のブロ
ック図、第２図は、データ処理装置へのデータ入力および本装置
からのデータ出力のタイミングを示す図、第３図は、フ
ラグ信号と画像出力データパス信号との関係を示す図、第４図は数式処理部の構成を示すブロック図、第５図は
統合部の構成を示すブロック図、第６図は３×３コンボ
リユーシヨンを示す回、第７図は統合部の入力データの
割り振りを示す図、第８図は、ソベールオペレータを実施する時における統
合部の各段での処理内容を示す図、第９図は特徴情報抽
出部の構成を示すブロック図、第１０図は逐次処理部の構成を示すブロック図、第１１
図は、逐次処理部における処理を説明するための３×３
コンボリユーシヨンの画素データを示す図、第１２図は３×３コンボリユーシヨンに対する細線化の
第１の判断条件を示す概念図、第１３図〜第１６図は順
次第２〜第５の判断条件を示す概念図、第１７図（ａ）は２画素幅の縦線の処理結果を示す概念
図、第１７図（ｂ）は２画素幅の水平線の処理結果を示す概
念図、第１８図（ａ）は２画素幅の縦線に１画素付加した図形
を示す概念図、第１８図（ｂ）は２画素幅の水平線に１画素付加した図
形を示す概念図、第１９図（ａ）は第１５図（ａ）の図形の処理結果を示
す概念図、第１９図（ｂ）は第１５図（ｂ）の図形の処理結果を示
す概念図である。１００　・１１０　・１２０　・２００　・３００、演算部イメージ情報演算部第１の情報圧縮系帰還制御部０．３８０．３９０第２の情報圧縮系

Claims

【特許請求の範囲】

（１）所定の数値演算を行う数値演算回路、および特徴
量抽出のために状態演算を行う特徴情報抽出回路を有す
る演算部と、この演算部に接続され、逐次処理を行う逐
次処理部と、上記演算部に接続され、被処理データの特
徴量を抽出する、複数の情報圧縮系と、上記演算部にデ
ジタルデータを入力するためのデータ入力端子と、上記
逐次処理部にデジタルデータを入力するための逐次処理
データ入力端子と、上記演算部、逐次処理部またはいず
れか１つの情報圧縮系の出力を選択するセレクタと、こ
のセレクタの出力を出力する出力端子とを備えたことを
特徴とするデータ処理装置。
（２）第１の状態の時ホストコンピュータによるアクセ
スが可能となり、第２の状態の時上記ホストコンピュー
タからの指令データに従って動作可能となることを示す
、フリーフラグ信号が入力されるフリーフラグ端子を備
えることを特徴とする特許請求の範囲第１項記載のデー
タ処理装置。
（３）所定のレベルである時入力信号が有効であること
を示すモード信号が入力されるモード端子と、所定のレ
ベルである時出力信号が有効であることを示すモード出
力信号が出力されるモード出力端子とを備えることを特
徴とする特許請求の範囲第１項記載のデータ処理装置。