JPH04115511A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH04115511A JPH04115511A JP23474290A JP23474290A JPH04115511A JP H04115511 A JPH04115511 A JP H04115511A JP 23474290 A JP23474290 A JP 23474290A JP 23474290 A JP23474290 A JP 23474290A JP H04115511 A JPH04115511 A JP H04115511A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrate
- oxide layer
- layer
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
絶縁層上に単結晶シリコン層が形成されたＳＯＩ （Ｓ
ｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）基板の製造
方法に関し、表面の不純物濃度を正確に把握でき、リー
ク電流が発生することがない良好な特性のＳＯＩ基板を
製造することができるＳＯＩ基板の製造方法を提供する
ことを目的とし、 シリコン基板内部に酸素をイオン注入した後に熱処理し
、前記シリコン基板表面の単結晶シリコン層下の内部に
埋込まれた埋込みシリコン酸化層を形成する工程と、前
記単結晶シリコン層表面を酸化して表面シリコン酸化層
を形成する工程と、前記表面シリコン酸化層が接着され
るように前記シリコン基板を支持基板に貼り合せる工程
と、前記シリコン基板の基板部分を前記埋込みシリコン
酸化層が露出するまで基板底面からエツチング除去する
工程と、前記埋込みシリコン酸化層を、前記単結晶シリ
コン層が露出するまでエツチング除去する工程と、前記
単結晶シリコン層の露出表面を酸化し、そのシリコン酸
化層をエツチング除去することにより、前記単結晶シリ
コン層の露出表面の欠陥領域を除去する工程とを有する
ように構成する。
ｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）基板の製造
方法に関し、表面の不純物濃度を正確に把握でき、リー
ク電流が発生することがない良好な特性のＳＯＩ基板を
製造することができるＳＯＩ基板の製造方法を提供する
ことを目的とし、 シリコン基板内部に酸素をイオン注入した後に熱処理し
、前記シリコン基板表面の単結晶シリコン層下の内部に
埋込まれた埋込みシリコン酸化層を形成する工程と、前
記単結晶シリコン層表面を酸化して表面シリコン酸化層
を形成する工程と、前記表面シリコン酸化層が接着され
るように前記シリコン基板を支持基板に貼り合せる工程
と、前記シリコン基板の基板部分を前記埋込みシリコン
酸化層が露出するまで基板底面からエツチング除去する
工程と、前記埋込みシリコン酸化層を、前記単結晶シリ
コン層が露出するまでエツチング除去する工程と、前記
単結晶シリコン層の露出表面を酸化し、そのシリコン酸
化層をエツチング除去することにより、前記単結晶シリ
コン層の露出表面の欠陥領域を除去する工程とを有する
ように構成する。
［産業上の利用分野コ
本発明は絶縁層上に単結晶シリコン層が形成されたＳ
ＯＩ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）
基板の製造方法に関する。
ＯＩ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）
基板の製造方法に関する。
ＳＯＩ基板上に半導体素子を形成するＳＯＩ技術が、■
絶縁物による完全な素子間分離が可能である、■ＣＭＯ
３におけるラッチアップがなく高密度化が可能である、
■寄生容量を低減できるので高速動作が期待できる技術
として注目されている。ＳＯＩ基板を形成するための基
本的な方法としては、■絶縁物基板上に単結晶シリコン
層を形成する方法、■シリコン酸化層上の非晶質シリコ
ンを単結晶化させる方法、■シリコン基板表面に単結晶
層を残して埋込みシリコン酸化層を形成する方法、■支
持基板とシリコン基板を貼合わせてシリコン基板を底面
から除去して支持基板上に単結晶シリコン層を形成する
方法、がある。
絶縁物による完全な素子間分離が可能である、■ＣＭＯ
３におけるラッチアップがなく高密度化が可能である、
■寄生容量を低減できるので高速動作が期待できる技術
として注目されている。ＳＯＩ基板を形成するための基
本的な方法としては、■絶縁物基板上に単結晶シリコン
層を形成する方法、■シリコン酸化層上の非晶質シリコ
ンを単結晶化させる方法、■シリコン基板表面に単結晶
層を残して埋込みシリコン酸化層を形成する方法、■支
持基板とシリコン基板を貼合わせてシリコン基板を底面
から除去して支持基板上に単結晶シリコン層を形成する
方法、がある。
［従来の技術］
シリコン基板表面に単結晶層を残して埋込みシリコン酸
化層を形成するＳＯＩ基板を製造する方法として、シリ
コン基板に高濃度の酸素イオンを高エネルギで打込んで
、シリコン基板内部に埋込みシリコン酸化層を形成する
Ｓ Ｉ Ｍ ＯＸ （Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉ
ｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）技術が知られている
。
化層を形成するＳＯＩ基板を製造する方法として、シリ
コン基板に高濃度の酸素イオンを高エネルギで打込んで
、シリコン基板内部に埋込みシリコン酸化層を形成する
Ｓ Ｉ Ｍ ＯＸ （Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉ
ｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）技術が知られている
。
しかしながら、ＳＩＭＯＸ技術の場合、シリコン基板内
部に形成される埋込みシリコン酸化層がイオン注入によ
り形成されるため、埋込みシリコン酸化層と単結晶シリ
コン層との境界における遷移領域に欠陥が発生し、リー
ク電流が発生するという問題があった。
部に形成される埋込みシリコン酸化層がイオン注入によ
り形成されるため、埋込みシリコン酸化層と単結晶シリ
コン層との境界における遷移領域に欠陥が発生し、リー
ク電流が発生するという問題があった。
支持基板とシリコン基板を貼合わせてシリコン基板を底
面から除去して支持基板上に単結晶シリコン層を形成す
る方法として、不純物濃度によるエツチング率の違いを
利用してシリコン基板のエツチングストッパとする技術
がある。シリコン基板に不純物を添加して不純物濃度の
興なる層を形成しておき、不純物濃度によりエツチング
率が相違するエツチング液により、支持基板にはりあわ
せたシリコン基板を底面からエツチングし、不純物濃度
の興なる層でエツチングをストップさせる。
面から除去して支持基板上に単結晶シリコン層を形成す
る方法として、不純物濃度によるエツチング率の違いを
利用してシリコン基板のエツチングストッパとする技術
がある。シリコン基板に不純物を添加して不純物濃度の
興なる層を形成しておき、不純物濃度によりエツチング
率が相違するエツチング液により、支持基板にはりあわ
せたシリコン基板を底面からエツチングし、不純物濃度
の興なる層でエツチングをストップさせる。
しかしながら、この方法では高濃度不純物層から低濃度
不純物層への遷移領域でエツチングが停止してしまう、
このためエツチングにより露出しなＳＯＩ基板の表面の
不純物濃度が定まらないという問題があった。
不純物層への遷移領域でエツチングが停止してしまう、
このためエツチングにより露出しなＳＯＩ基板の表面の
不純物濃度が定まらないという問題があった。
［発明が解決しようとする課Ｉｌ！］
このように従来は、Ｓ ＩＭＯＸ技術の場合、埋込みシ
リコン酸化層と単結晶シリコンとの境界における遷移領
域に欠陥が発生し、リーク電流が発生するという問題が
あった。また、貼合わせ技術の場合、ＳＯＩ基板表面の
不純物濃度が定まらないという問題があった。
リコン酸化層と単結晶シリコンとの境界における遷移領
域に欠陥が発生し、リーク電流が発生するという問題が
あった。また、貼合わせ技術の場合、ＳＯＩ基板表面の
不純物濃度が定まらないという問題があった。
本発明の目的は、表面の不純物濃度を正確に把握でき、
リーク電流が発生することがない良好な特性のＳＯＩ基
板を製造することができるＳＯＩ基板の製造方法を提供
することにある。
リーク電流が発生することがない良好な特性のＳＯＩ基
板を製造することができるＳＯＩ基板の製造方法を提供
することにある。
［課題を解決するための手段］
上記目的は、シリコン基板内部に酸素をイオン注入した
後に熱処理し、前記シリコン基板表面の単結晶シリコン
層下の内部に埋込まれた埋込みシリコン酸化層を形成す
る工程と、前記単結晶シリコン層表面を酸化して表面シ
リコン酸化層を形成する工程と、前記表面シリコン酸化
層が接着されるように前記シリコン基板を支持基板に貼
り合せる工程と、前記シリコン基板の基板部分を前記埋
込みシリコン酸化層が露出するまで基板底面からエツチ
ング除去する工程と、前記埋込みシリコン酸化層を、前
記単結晶シリコン層が露出するまでエツチング除去する
工程と、前記単結晶シリコン層の露出表面を酸化し、そ
のシリコン酸化層をエツチング除去することにより、前
記単結晶シリコン層の露出表面の欠陥領域を除去する工
程とを有することを特徴とするＳＯＩ基板の製造方法に
よって達成される。
後に熱処理し、前記シリコン基板表面の単結晶シリコン
層下の内部に埋込まれた埋込みシリコン酸化層を形成す
る工程と、前記単結晶シリコン層表面を酸化して表面シ
リコン酸化層を形成する工程と、前記表面シリコン酸化
層が接着されるように前記シリコン基板を支持基板に貼
り合せる工程と、前記シリコン基板の基板部分を前記埋
込みシリコン酸化層が露出するまで基板底面からエツチ
ング除去する工程と、前記埋込みシリコン酸化層を、前
記単結晶シリコン層が露出するまでエツチング除去する
工程と、前記単結晶シリコン層の露出表面を酸化し、そ
のシリコン酸化層をエツチング除去することにより、前
記単結晶シリコン層の露出表面の欠陥領域を除去する工
程とを有することを特徴とするＳＯＩ基板の製造方法に
よって達成される。
［作用］
本発明によれば、表面の不純物濃度を正確に把握でき、
リーク電流が発生することがない良好な特性のＳＯＩ基
板を製造する二かとができる。
リーク電流が発生することがない良好な特性のＳＯＩ基
板を製造する二かとができる。
［実施例］
本発明の一実施例によるＳＯＩ基板の製造方法を第１図
を用いて説明する。
を用いて説明する。
まず、シリコン基板１０に酸素イオンを、加速エネルギ
が約２００ｋｅＶで、ドーズ量が１０１８ｃｍ−２の条
件でイオン注入し、その後、約１２００℃の高温熱処理
を行う。すると、シリコン基板１０表面の単結晶が維持
されたまま内部に埋込みシリコン酸化層１２が形成され
る。しかし、シリコン基板１０表面の単結晶シリコン層
１４と埋込みシリコン酸化層１２の間には欠陥の多い遷
移領域１８が存在している。続いて、単結晶シリコン層
１４の表面を酸化して約１１００ｎ厚のシリコン酸化層
１６を形成する（第１図（ａ））。
が約２００ｋｅＶで、ドーズ量が１０１８ｃｍ−２の条
件でイオン注入し、その後、約１２００℃の高温熱処理
を行う。すると、シリコン基板１０表面の単結晶が維持
されたまま内部に埋込みシリコン酸化層１２が形成され
る。しかし、シリコン基板１０表面の単結晶シリコン層
１４と埋込みシリコン酸化層１２の間には欠陥の多い遷
移領域１８が存在している。続いて、単結晶シリコン層
１４の表面を酸化して約１１００ｎ厚のシリコン酸化層
１６を形成する（第１図（ａ））。
次に、支持用のシリコン基板２０を用意し、その表面に
シリコン酸化層１６が接着されるようにシリコン基板１
０を裏返して貼合わせる。続いて、フッ酸（ＨＦ）と硝
酸（ＨＮＯ，）を主成分とするエツチング液により、シ
リコン基板１０の基板部分を底面からエツチングする（
第１図（ｂ））。埋込みシリコン酸化層１２がエツチン
グストッパとなって、埋込みシリコン酸化１１１２が露
出するまでエツチングが進行する。
シリコン酸化層１６が接着されるようにシリコン基板１
０を裏返して貼合わせる。続いて、フッ酸（ＨＦ）と硝
酸（ＨＮＯ，）を主成分とするエツチング液により、シ
リコン基板１０の基板部分を底面からエツチングする（
第１図（ｂ））。埋込みシリコン酸化層１２がエツチン
グストッパとなって、埋込みシリコン酸化１１１２が露
出するまでエツチングが進行する。
次に、フッ酸（ＨＦ）を主成分とするエツチング液によ
り埋込みシリコン酸化層１２をエツチング除去する（第
１図（Ｃ））。単結晶シリコン層１４がエツチングスト
ッパとなり、単結晶シリコン層１４が露出するまでエツ
チングが進行し、単結晶シリコン層１４の欠陥の多い遷
移領域１８が表面に露出している。
り埋込みシリコン酸化層１２をエツチング除去する（第
１図（Ｃ））。単結晶シリコン層１４がエツチングスト
ッパとなり、単結晶シリコン層１４が露出するまでエツ
チングが進行し、単結晶シリコン層１４の欠陥の多い遷
移領域１８が表面に露出している。
次に、欠陥の多い遷移領域１８が全て酸化されるように
所定時間ウェット酸化を行いシリコン酸化層１８′を形
成する（第１図（ｄ））。続いて、そのシリコン酸化層
１８′をフッ酸（ＨＦ）を主成分とするエツチング液に
より選択的にエツチング除去する（第１図（ｅ））、こ
のようにして露出された単結晶シリコン層１４は、表面
における欠陥の多い遷移領域１８が除去され、良好な単
結晶シリコン層１４がシリコン酸化層１６上に形成され
たＳＯＩ基板となる。また、単結晶シリコン層１４はシ
リコン基板１０の不純物濃度と同じ値であるので予め正
確に把握できる。
所定時間ウェット酸化を行いシリコン酸化層１８′を形
成する（第１図（ｄ））。続いて、そのシリコン酸化層
１８′をフッ酸（ＨＦ）を主成分とするエツチング液に
より選択的にエツチング除去する（第１図（ｅ））、こ
のようにして露出された単結晶シリコン層１４は、表面
における欠陥の多い遷移領域１８が除去され、良好な単
結晶シリコン層１４がシリコン酸化層１６上に形成され
たＳＯＩ基板となる。また、単結晶シリコン層１４はシ
リコン基板１０の不純物濃度と同じ値であるので予め正
確に把握できる。
本発明は上記実施例に限らず種々の変形が可能である。
例えば、支持基板としてはシリコン基板を支持できるも
のであれば、いかなる種類の基板を用いてもよい。
のであれば、いかなる種類の基板を用いてもよい。
［発明の効果］
以上の通り、本発明によれば、表面の不純物濃度を正確
に把握でき、リーク電流が発生することがない良好な特
性のＳＯＩ基板を製造することができる。
に把握でき、リーク電流が発生することがない良好な特
性のＳＯＩ基板を製造することができる。
第１図は本発明の一実施例によるＳＯＩ基板の製造方法
の工程断面図である。 図において、 １０・・・シリコン基板 １２・・・埋込みシリコン酸化層 １４・・・単結晶シリコン層 １６・・・シリコン酸化層 １８・・・遷移領域 １８′・・・シリコン酸化層 ２０・・・シリコン基板
の工程断面図である。 図において、 １０・・・シリコン基板 １２・・・埋込みシリコン酸化層 １４・・・単結晶シリコン層 １６・・・シリコン酸化層 １８・・・遷移領域 １８′・・・シリコン酸化層 ２０・・・シリコン基板
Claims (1)
- 【特許請求の範囲】 １、シリコン基板内部に酸素をイオン注入した後に熱処
理し、前記シリコン基板表面の単結晶シリコン層下の内
部に埋込まれた埋込みシリコン酸化層を形成する工程と
、 前記単結晶シリコン層表面を酸化して表面シリコン酸化
層を形成する工程と、 前記表面シリコン酸化層が接着されるように前記シリコ
ン基板を支持基板に貼り合せる工程と、前記シリコン基
板の基板部分を前記埋込みシリコン酸化層が露出するま
で基板底面からエッチング除去する工程と、 前記埋込みシリコン酸化層を、前記単結晶シリコン層が
露出するまでエッチング除去する工程と、前記単結晶シ
リコン層の露出表面を酸化し、そのシリコン酸化層をエ
ッチング除去することにより、前記単結晶シリコン層の
露出表面の欠陥領域を除去する工程と を有することを特徴とするＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23474290A JPH04115511A (ja) | 1990-09-05 | 1990-09-05 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23474290A JPH04115511A (ja) | 1990-09-05 | 1990-09-05 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04115511A true JPH04115511A (ja) | 1992-04-16 |
Family
ID=16975650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23474290A Pending JPH04115511A (ja) | 1990-09-05 | 1990-09-05 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04115511A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000024059A1 (fr) * | 1998-10-16 | 2000-04-27 | Shin-Etsu Handotai Co., Ltd. | Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede |
| WO2004010505A1 (ja) * | 2002-07-18 | 2004-01-29 | Shin-Etsu Handotai Co.,Ltd. | Ｓｏｉウェーハおよびその製造方法 |
| WO2005074033A1 (ja) | 2004-01-30 | 2005-08-11 | Sumco Corporation | Ｓｏｉウェーハの製造方法 |
| JP2006173568A (ja) * | 2004-12-14 | 2006-06-29 | Korea Electronics Telecommun | Ｓｏｉ基板の製造方法 |
| JP2006294957A (ja) * | 2005-04-13 | 2006-10-26 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウエーハの製造方法及び貼り合わせｓｏｉウエーハ |
| EP1914799A1 (en) * | 2005-07-29 | 2008-04-23 | Shanghai Simgui Technology Co., Ltd | Method for manufacturing silicon on insulator |
-
1990
- 1990-09-05 JP JP23474290A patent/JPH04115511A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607186B1 (ko) * | 1998-10-16 | 2006-08-01 | 신에쯔 한도타이 가부시키가이샤 | 수소이온 주입 박리법에 의한 ｓｏｉ 웨이퍼 제조방법 및그 방법으로 제조된 ｓｏｉ 웨이퍼 |
| US6372609B1 (en) | 1998-10-16 | 2002-04-16 | Shin-Etsu Handotai Co., Ltd. | Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method |
| WO2000024059A1 (fr) * | 1998-10-16 | 2000-04-27 | Shin-Etsu Handotai Co., Ltd. | Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede |
| WO2004010505A1 (ja) * | 2002-07-18 | 2004-01-29 | Shin-Etsu Handotai Co.,Ltd. | Ｓｏｉウェーハおよびその製造方法 |
| EP1710836A1 (en) * | 2004-01-30 | 2006-10-11 | SUMCO Corporation | Method for manufacturing soi wafer |
| WO2005074033A1 (ja) | 2004-01-30 | 2005-08-11 | Sumco Corporation | Ｓｏｉウェーハの製造方法 |
| EP1710836A4 (en) * | 2004-01-30 | 2010-08-18 | Sumco Corp | METHOD FOR PRODUCING AN SOI WATER |
| US7867877B2 (en) | 2004-01-30 | 2011-01-11 | Sumco Corporation | Method for manufacturing SOI wafer |
| JP2006173568A (ja) * | 2004-12-14 | 2006-06-29 | Korea Electronics Telecommun | Ｓｏｉ基板の製造方法 |
| US7601614B2 (en) | 2004-12-14 | 2009-10-13 | Electronics And Telecommunications Research Institute | Manufacturing method of silicon on insulator wafer |
| JP2006294957A (ja) * | 2005-04-13 | 2006-10-26 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウエーハの製造方法及び貼り合わせｓｏｉウエーハ |
| EP1914799A1 (en) * | 2005-07-29 | 2008-04-23 | Shanghai Simgui Technology Co., Ltd | Method for manufacturing silicon on insulator |
| EP1914799A4 (en) * | 2005-07-29 | 2010-03-17 | Shanghai Simgui Technology Co | METHOD FOR PRODUCING SILICON ON ISOLATOR |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3324469B2 (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JP3080914B2 (ja) | 半導体ウェーハ製造方法 | |
| EP0917193A1 (en) | Laminated SOI substrate and producing method thereof | |
| JP2010219566A (ja) | 所望の基板への単結晶材料からなる薄層の移動方法 | |
| WO2003049189A1 (en) | Pasted wafer and method for producing pasted wafer | |
| EP0955670A2 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| JP3217089B2 (ja) | Ｓｏｉウェハおよびその製造方法 | |
| JPH0799295A (ja) | 半導体基体の作成方法及び半導体基体 | |
| JPH04115511A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2006173568A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10242154A (ja) | 薄膜半導体基板の表面処理方法 | |
| JPH021914A (ja) | 半導体基板の製法 | |
| JPH04206766A (ja) | 半導体装置の製造方法 | |
| JP3412449B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05217822A (ja) | シリコンオンインシュレータ基板の製造方法 | |
| JP2000124091A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| US7504314B2 (en) | Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom | |
| JPS5850753A (ja) | 半導体装置の製造方法 | |
| EP0371849A1 (en) | Method of forming a thin silicon layer on an insulator | |
| JPH08279605A (ja) | 張り合わせ基板の製造方法 | |
| JPS62293637A (ja) | 半導体装置の製造方法 | |
| JPH04239153A (ja) | 半導体装置の製造方法 | |
| JPS63278328A (ja) | 半導体容量素子の製造方法 | |
| JPH11145074A (ja) | 半導体基板の製造方法 | |
| JP2984800B2 (ja) | 選択的ｓｏｉ基板の製造方法 |