JPH04105521A - charging device - Google Patents
charging deviceInfo
- Publication number
- JPH04105521A JPH04105521A JP2223370A JP22337090A JPH04105521A JP H04105521 A JPH04105521 A JP H04105521A JP 2223370 A JP2223370 A JP 2223370A JP 22337090 A JP22337090 A JP 22337090A JP H04105521 A JPH04105521 A JP H04105521A
- Authority
- JP
- Japan
- Prior art keywords
- charging
- loads
- btn
- parallel
- storage battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数の充電負荷に平行して充電を行う充電装
置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a charging device that charges a plurality of charging loads in parallel.
従来の技術
銀行で用いられているテラーズマシンや自動預払機など
のように、停電が発生して機能が停止すると業務に多大
な支障を及ぼしたり、また社会生活に混乱を起こす電子
機器がある。このような電子機器には蓄電池が備えられ
、通電期間中に蓄電池に充電して停電時に備えるように
している。第4図は、このような充電を行う第1の従来
例の充電装置1の構成を示すブロック図である。充電装
置1は、複数のテラーズマシンや自動預払機などにそれ
ぞれ備えられる複数の蓄電池BTI、BT2、・・・、
BTn (総称する場合には参照符BTで示す)に所定
の電圧を出力する電源回路2と、電源回路2と各蓄電池
BTとの接続ラインに接続されるダイオードなどの逆流
防止回路3とを含んで構成される。このような構成の充
電装置1は、各蓄電池BTに平行して充電を行う。Conventional Technology There are electronic devices, such as teller's machines and automatic teller machines used in banks, that can cause major disruptions to business operations and disrupt social life if they stop functioning due to a power outage. Such electronic equipment is equipped with a storage battery, and the storage battery is charged during a power-on period in preparation for a power outage. FIG. 4 is a block diagram showing the configuration of a first conventional charging device 1 that performs such charging. The charging device 1 includes a plurality of storage batteries BTI, BT2, .
It includes a power supply circuit 2 that outputs a predetermined voltage to BTn (indicated by the reference symbol BT when collectively referred to), and a backflow prevention circuit 3 such as a diode connected to a connection line between the power supply circuit 2 and each storage battery BT. Consists of. The charging device 1 having such a configuration charges each storage battery BT in parallel.
この充電装置1では、たとえばn個の蓄電池BTに平行
に充電を行う能力が必要であり、電源回路2が大型化す
るとともに、コストもかさむことになる。This charging device 1 requires the ability to charge, for example, n storage batteries BT in parallel, which increases the size and cost of the power supply circuit 2.
このため第5図の第2の従来例の電源装置1aに示され
るように、各蓄電池BT毎に電源回路2を備えるように
した場合、各電源回路2の充電能力は単一個の蓄電池B
Tに対応する程度でよく、各電源回路2の小型化やコス
トダウンと図ることができるが、蓄電池BT毎に電源回
路2が必要となり、部品点数が増大するとともに、コス
トの上昇を招くことになる。Therefore, when a power supply circuit 2 is provided for each storage battery BT as shown in the second conventional power supply device 1a in FIG.
It is sufficient to correspond to T, and it is possible to downsize and reduce the cost of each power supply circuit 2, but a power supply circuit 2 is required for each storage battery BT, which increases the number of parts and causes an increase in cost. Become.
発明が解決しようとする課題
C1上のように、いすtこの従来例でも構成の大型化あ
るいは部品点数の増大を招き、コストの増大をもたらし
ていた。Problem to be Solved by the Invention As shown in C1 above, this conventional chair also leads to an increase in the size of the structure or an increase in the number of parts, resulting in an increase in cost.
本発明の目的は上述の技術的課題を解消し、簡便な構成
の充電装置を提供することである。An object of the present invention is to solve the above-mentioned technical problems and provide a charging device with a simple configuration.
課題を解決するための手段
本発明は、充電される1つまたは複数の充電負荷と、
前記複数の充電負荷の数より小さな数の充電負荷を充電
する能力を有する充電手段と、充電手段と各充電負荷と
に接続され、各充電負荷のうち充電手段の能力に対応す
る数の充電負荷を選択して充電手段と時間順次的に導通
する選択手段とを含むことを特徴とする充電装置である
。Means for Solving the Problems The present invention provides: one or more charging loads to be charged; a charging means having the ability to charge a number of charging loads smaller than the number of the plurality of charging loads; The charging device is characterized in that it includes a selection means connected to the charging load, selecting a number of charging loads corresponding to the capacity of the charging means from among each charging load, and sequentially conducting with the charging means over time. .
作 用
以上のように本発明に従えば、1つまたは複数の充電負
荷と充電手段とは選択手段により相互に接続される。前
記充電手段が、接続された複数の充電負荷の数より小さ
な数の充電負荷を充電する能力を有している場合、選択
手段は、各充電負荷のうち充電手段の能力に対応する数
の充電負荷を選択して、全充電負荷に亘り、充電手段と
時間順次的に導通する。したかって充電手段は、瞬間的
には前記能力に対応する充電負荷に接続されてこれを充
電するとともに、前記能力に対応する充電負荷が時間順
次的に全充電負荷に亘って選ばれるので、全ての充電負
荷を平行して充電することができる。Effect As described above, according to the present invention, one or more charging loads and charging means are connected to each other by the selection means. When the charging means has the ability to charge a number of charging loads smaller than the number of connected charging loads, the selection means selects a number of charging loads corresponding to the capacity of the charging means from among each charging load. The loads are selected and time-sequentially brought into conduction with the charging means over the entire charging load. Therefore, the charging means is momentarily connected to a charging load corresponding to the above-mentioned capacity to charge it, and since charging loads corresponding to the above-mentioned capacity are selected sequentially over all the charging loads, all charging loads can be charged in parallel.
実施例
第1図は、本発明の一実施例の充電装置11の構成を説
明するブロック図である。充電装置11は、たとえば銀
行などに備え付けられる複数のテラーズマシンや自動預
払機などの電子機器12にそれぞれ備えられる蓄電池B
T1.BT2゜BTnに対して、1個の蓄電池BTに充
電する能力を有する電源回路13を用いて、平行に充電
を行おうとするものである。電源回路13は、各蓄電池
BTI〜BTnとPNP型のトランジスタQ11、Q2
1.・・、Qnlを介してそれぞれ並列に接続される。Embodiment FIG. 1 is a block diagram illustrating the configuration of a charging device 11 according to an embodiment of the present invention. The charging device 11 is a storage battery B that is installed in each electronic device 12 such as a plurality of teller's machines and automatic teller machines that are installed in banks, for example.
T1. It is intended to charge BT2°BTn in parallel using a power supply circuit 13 having the ability to charge one storage battery BT. The power supply circuit 13 includes each storage battery BTI to BTn and PNP type transistors Q11 and Q2.
1. . . , are connected in parallel via Qnl.
各トランジスタQll〜Qnlのベースは、抵抗R11
,R21,−、Rnlを介してエミッタにそれぞれ接続
され、コレクタは各M電池BTI〜BTnの正極に接続
される。The base of each transistor Qll-Qnl is connected to a resistor R11.
, R21, -, and Rnl, respectively, and the collectors are connected to the positive electrodes of each of the M batteries BTI to BTn.
各トランジスタQll〜Qnlのベースは抵抗R12,
R22,・=、Rn2を介してNPN型のトランジスタ
Ql 2.Q22. ・=、Qn2のコしフタに接続さ
れ、これらのエミッタは接地される。The base of each transistor Qll to Qnl is a resistor R12,
R22, .=, NPN type transistor Ql via Rn2 2. Q22. .=, is connected to the lid of Qn2, and their emitters are grounded.
各トランジスタQ12.−.Qnlのベースは、抵抗R
13,R23,−、Rn3を介してラッチ回路14に並
列に接続される。ラッチ回路14には、外部のたとえば
マイクロプロセッサを含んで構成される制御装置15が
ら、前記トランジスタQl 2.Q22.−=、Qn2
の0N10FF制御に関するnビットの制御データDj
、(i=1,2゜n)が出力される。制御装置15には
、ラッチ回路14に前記制御データD1を出力するデー
タ出力部16と、制御データの出力タイミングを決定す
るためのタイマ17とが備えられる。Each transistor Q12. −. The base of Qnl is resistor R
13, R23, -, and Rn3 in parallel to the latch circuit 14. The latch circuit 14 includes an external control device 15 including, for example, a microprocessor, and the transistors Ql 2. Q22. −=, Qn2
n-bit control data Dj regarding 0N10FF control of
, (i=1,2°n) are output. The control device 15 includes a data output section 16 that outputs the control data D1 to the latch circuit 14, and a timer 17 that determines the output timing of the control data.
第2図は本実施例の動作を説明するフローチャトであり
、第3図は前述した制御データDi (i=1.2.・
、n)を説明する図である。本実施例では、電源回路
13は1つの蓄電池BTを充電する能力しか有していな
いため、電源回路13が接続される蓄電池BTI〜B
T nを時間順次的に切り換えて、各蓄電池BTI〜B
TJIを平行して充電する作用と等価な作用を実現する
ものである。FIG. 2 is a flowchart explaining the operation of this embodiment, and FIG. 3 is a flowchart illustrating the operation of the present embodiment, and FIG.
, n). In this embodiment, since the power supply circuit 13 has the ability to charge only one storage battery BT, the storage batteries BTI to B to which the power supply circuit 13 is connected
By switching Tn sequentially in time, each storage battery BTI~B
This realizes an effect equivalent to the effect of charging TJI in parallel.
第2図ステップa1では、制御装置15は第3図(1)
に示す制御データD1をデータ出力部16からラッチ回
路14に出力し、ステップa2でタイマ17が起動され
る。制御データDIはトランジスタQ12に対応するビ
ットB1のみが「1」で残余のビットB2〜Bnはr□
、である、この制御データD1がラッチ回路14がら出
力されると、ステップa3で制御データD1に基づいて
トランジスタQ12のベースはハイレベルとなり、残余
のトランジスタQ22〜Qn2のベースはローレベルに
設定される。これによりトランジスタQ12のみが導通
し、トランジスタQllのベースはハイしベルからロー
しベルに切り換えられる。In step a1 of FIG. 2, the control device 15
The control data D1 shown in is outputted from the data output section 16 to the latch circuit 14, and the timer 17 is activated in step a2. In the control data DI, only the bit B1 corresponding to the transistor Q12 is "1" and the remaining bits B2 to Bn are r□
, when this control data D1 is output from the latch circuit 14, the base of the transistor Q12 becomes high level based on the control data D1 in step a3, and the bases of the remaining transistors Q22 to Qn2 are set to low level. Ru. As a result, only transistor Q12 becomes conductive, and the base of transistor Qll is switched from a high level to a low level.
したがってトランジスタQllは導通し、電源回路13
によって蓄電池BTIが充電される。残余のトランジス
タQ21〜Qnlのベースはハイレベルであり、対応す
る蓄電池BT2〜BTnの充電は行われていない。Therefore, transistor Qll becomes conductive, and power supply circuit 13
The storage battery BTI is charged. The bases of the remaining transistors Q21-Qnl are at a high level, and the corresponding storage batteries BT2-BTn are not being charged.
第2図ステップa4て制御装置15は、予め定める時間
T1が経過した否かを判断し、経過していなければステ
ップa3に戻り、トランジスタQ12、Q22.−、Q
n2のoN、tlXおよびOFF状態を継続する。すな
わち前記時間T1の間、蓄電池BTIは充電される。タ
イマ17が時間T1を計時し、ステップa4の判断が肯
定になるとステップa5に移り、タイマ17がオフされ
、ステップa6では変数iが+1インクリメントされ、
ステップa1に戻る。In step a4 of FIG. 2, the control device 15 determines whether or not a predetermined time T1 has elapsed. If it has not elapsed, the control device 15 returns to step a3, and the transistors Q12, Q22. -,Q
Continue the oN, tlX and OFF states of n2. That is, during the time T1, the storage battery BTI is charged. The timer 17 measures time T1, and when the judgment in step a4 becomes affirmative, the process moves to step a5, the timer 17 is turned off, and in step a6, the variable i is incremented by +1.
Return to step a1.
このときステップa1では、第3図(2)に示す制御デ
ータD2が、データ出力部16からラッチ回路】4に出
力される。制御データD2ては、トランジスタQ22に
対応するビットB2のみが「1」であり、残余のビット
Bl、B3. ・・、Bnは「0」である。したがっ
てこの制御データD2がラッチ回路14から出力される
と、ステップa3てトランジスタQ22のみか導通し、
したかつてトランジスタQ21のみが導通する。これに
より蓄電池B T 2のみが電源回路13によって充電
される。この充電期間は前述したように、タイマ17が
計時する時間T1である。At this time, in step a1, control data D2 shown in FIG. 3(2) is outputted from the data output section 16 to the latch circuit 4. In the control data D2, only the bit B2 corresponding to the transistor Q22 is "1", and the remaining bits B1, B3 . ..., Bn is "0". Therefore, when this control data D2 is output from the latch circuit 14, only the transistor Q22 becomes conductive in step a3.
Only transistor Q21 becomes conductive. As a result, only the storage battery B T 2 is charged by the power supply circuit 13 . As described above, this charging period is the time T1 measured by the timer 17.
以下、同様にして処理が繰り返され、蓄電池BTnを充
電する場合には制御装置15は、第3図(3)に示され
る制御データDnを出力する。制御データDnは、トラ
ンジスタQn2に対応するビットBnのみが「1」であ
り、残余のビットは全て「0」である。Thereafter, the process is repeated in the same way, and when charging the storage battery BTn, the control device 15 outputs the control data Dn shown in FIG. 3(3). In the control data Dn, only the bit Bn corresponding to the transistor Qn2 is "1", and the remaining bits are all "0".
このようにして、1つの蓄電池BTを充電する能力の電
源回路13を用いて、見かけ上n個の蓄電池BTI〜B
Tnに平行して充電を行うことができる。In this way, by using the power supply circuit 13 capable of charging one storage battery BT, n storage batteries BTI to B can be charged.
Charging can be performed in parallel to Tn.
以上のような実施例によれば、電源回路13は1つの蓄
電池BTを充電する能力があればよく、従来例と比較し
て電源回路の構成や能力を抑制することができ、構成の
小型化やコストの削減を実現することができる。According to the embodiment described above, the power supply circuit 13 only needs to have the ability to charge one storage battery BT, and the configuration and capacity of the power supply circuit can be suppressed compared to the conventional example, and the configuration can be made smaller. and cost reduction.
前述の実施例ては、電源回路13は1つの蓄電池BTの
みを充電する能力を有する設定としたが、他の実施例と
して、電源回路13は接続されるn個の蓄電池BT1〜
BTnより少ない数のm個の蓄電池BTを平行して充電
できる能力を有する設定であってもよい。この場合、制
御装置15から出力される制御データは、蓄電池BTI
〜BTnのうち、任意のm個の蓄電池BTを適宜選択す
るデータとなる。このような実施例では、電源回路13
の能力は、前記実施例の電源回路13の能力よりは大き
いが、前記第4図に示した従来例の電源回路2の能力よ
りは小さく、やはり構成の小型化とコストの削減とを併
せて図ることができるものである。またこのようないず
れの実施例であっても、電源回路13は1つの蓄電池B
Tのみを充電するようにしてもよい。In the embodiment described above, the power supply circuit 13 was set to have the ability to charge only one storage battery BT, but as another embodiment, the power supply circuit 13 was set to have the ability to charge only one storage battery BT.
The setting may be such that it has the ability to charge m storage batteries BT in parallel, which is a smaller number than BTn. In this case, the control data output from the control device 15 is
This is data for appropriately selecting m arbitrary storage batteries BT from among ~BTn. In such an embodiment, the power supply circuit 13
Although the capacity of the power supply circuit 13 of the embodiment described above is larger than that of the power supply circuit 2 of the conventional example shown in FIG. It is something that can be achieved. Also, in any of these embodiments, the power supply circuit 13 is connected to one storage battery B.
Alternatively, only T may be charged.
前記第1図示の実施例の構成において、各蓄電池BTI
〜B T nを時間順次的に選択して充電を行わせる構
成は、制御装置15、ラッチ回路14に限らず、トラン
ジスタQ12.Q22.・・、Qn2を順次的に導通/
′遮断させる構成であればよく、たとえば時定数回路を
含むシーケンス制御を行う手段でトランジスタQ12〜
Qn2を順次的に導通/遮断するようにしてもよい。In the configuration of the embodiment shown in the first diagram, each storage battery BTI
The configuration for sequentially selecting and charging BT n is not limited to the control device 15 and the latch circuit 14, but also includes the transistors Q12. Q22. ..., sequentially conducts Qn2/
' Any configuration is sufficient as long as the transistors Q12 to Q12 are cut off.
Qn2 may be turned on/off sequentially.
発明の効果
以上のように本発明に従えば、充電手段は、瞬間的には
前記能力に対応する充電負荷に接続されてこれを充電す
るとともに、前記能力に対応する数の充電負荷が時間順
次的に全充電負荷に亘って選ばれるので、全ての充電負
荷を平行して充電することができる。すなわち充電手段
の構成の小型化と、コストの削除とを併せて図ることが
できる。Effects of the Invention As described above, according to the present invention, the charging means is momentarily connected to and charges a charging load corresponding to the above-mentioned capacity, and at the same time, a number of charging loads corresponding to the above-mentioned capacity are sequentially connected to the charging load corresponding to the above-mentioned capacity. Since the charging load is chosen over all charging loads, all charging loads can be charged in parallel. In other words, it is possible to reduce the size of the charging means and reduce costs.
第1図は本発明の一実施例の充電装置11の楕成を示す
ブロック図、第2図は本実施例の動作を説明するフロー
チャート、第3図は制御データD1を説明する図、第4
図は第1の従来例のプロ・ツク図、第5図は第2の従来
例のプロ・ツク図である。
11・・・充電装置、12・・・電子機器、13・・・
電源回路、14−ラッチ回路、15・・制御装置、17
・・・タイマ、BTI〜BTn−蓄電池代理人 弁理
士 画数 圭一部
第
図
第
図FIG. 1 is a block diagram showing the structure of a charging device 11 according to an embodiment of the present invention, FIG. 2 is a flowchart explaining the operation of this embodiment, FIG. 3 is a diagram explaining control data D1, and FIG.
This figure is a process diagram of the first conventional example, and FIG. 5 is a process diagram of the second conventional example. 11...Charging device, 12...Electronic device, 13...
Power supply circuit, 14-latch circuit, 15...control device, 17
...Timer, BTI~BTn-Storage battery agent Patent attorney Number of strokes Keiichi Figure Figure
Claims (1)
する能力を有する充電手段と、 充電手段と各充電負荷とに接続され、各充電負荷のうち
充電手段の能力に対応する数の充電負荷を選択して充電
手段と時間順次的に導通する選択手段とを含むことを特
徴とする充電装置。[Claims] One or more charging loads to be charged; a charging means having the ability to charge a number of charging loads smaller than the number of the plurality of charging loads; and a connection between the charging means and each charging load. What is claimed is: 1. A charging device comprising: a selection means that selects a number of charging loads corresponding to the capacity of the charging means from among the charging loads and sequentially connects them to the charging means over time.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223370A JPH04105521A (en) | 1990-08-24 | 1990-08-24 | charging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223370A JPH04105521A (en) | 1990-08-24 | 1990-08-24 | charging device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04105521A true JPH04105521A (en) | 1992-04-07 |
Family
ID=16797081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2223370A Pending JPH04105521A (en) | 1990-08-24 | 1990-08-24 | charging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04105521A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009094134A1 (en) * | 2008-01-22 | 2009-07-30 | Alcatel-Lucent Usa Inc. | Time division multiplexing a dc-to-dc voltage converter |
| JP2012147555A (en) * | 2011-01-11 | 2012-08-02 | Full Time System:Kk | Electric vehicle charging device |
| CN109004828A (en) * | 2017-06-06 | 2018-12-14 | 纬创资通股份有限公司 | Voltage stabilizer and control method |
| US11114878B2 (en) | 2018-03-26 | 2021-09-07 | Milwaukee Electric Tool Corporation | High-power battery-powered portable power source |
| USD933010S1 (en) | 2019-05-29 | 2021-10-12 | Milwaukee Electric Tool Corporation | Portable power source |
| US11271415B2 (en) | 2018-05-18 | 2022-03-08 | Milwaukee Electric Tool Corporation | Portable power source |
-
1990
- 1990-08-24 JP JP2223370A patent/JPH04105521A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009094134A1 (en) * | 2008-01-22 | 2009-07-30 | Alcatel-Lucent Usa Inc. | Time division multiplexing a dc-to-dc voltage converter |
| CN101926081A (en) * | 2008-01-22 | 2010-12-22 | 阿尔卡特朗讯美国公司 | Time division multiplexing DC-to-DC voltage converter |
| JP2012147555A (en) * | 2011-01-11 | 2012-08-02 | Full Time System:Kk | Electric vehicle charging device |
| CN109004828A (en) * | 2017-06-06 | 2018-12-14 | 纬创资通股份有限公司 | Voltage stabilizer and control method |
| US11114878B2 (en) | 2018-03-26 | 2021-09-07 | Milwaukee Electric Tool Corporation | High-power battery-powered portable power source |
| US11996526B2 (en) | 2018-03-26 | 2024-05-28 | Milwaukee Electric Tool Corporation | High-power battery-powered portable power source |
| US11271415B2 (en) | 2018-05-18 | 2022-03-08 | Milwaukee Electric Tool Corporation | Portable power source |
| US11742771B2 (en) | 2018-05-18 | 2023-08-29 | Milwaukee Electric Tool Corporation | Portable power source |
| US12445061B2 (en) | 2018-05-18 | 2025-10-14 | Milwaukee Electric Tool Corporation | Portable power source |
| USD933010S1 (en) | 2019-05-29 | 2021-10-12 | Milwaukee Electric Tool Corporation | Portable power source |
| USD955334S1 (en) | 2019-05-29 | 2022-06-21 | Milwaukee Electric Tool Corporation | Portable power source |
| USD1083828S1 (en) | 2019-05-29 | 2025-07-15 | Milwaukee Electric Tool Corporation | Portable power source |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI480734B (en) | Method and recognition apparatus for use in a plurality of memory devices in a serial interconnection configuration and system comprising serially interconnected devices | |
| US5463542A (en) | DC/DC converter and RS-232 interface circuit using the same | |
| US7080266B2 (en) | Single wire network for sending data in predetermined periods and next register address immediately thereafter and storing data in register identified in last cycle | |
| JP2535670B2 (en) | Boundary scan cancel for bidirectional input / output terminals | |
| JPH04105521A (en) | charging device | |
| EP0086634B1 (en) | Memory circuitry for use in a digital time division switching system | |
| GB2184268A (en) | Fault tolerant memory system | |
| JP3480721B2 (en) | Power on / off sequence controller | |
| US6266049B1 (en) | One-chip microcomputer system | |
| US20040221078A1 (en) | Programmable state machine interface | |
| US7394729B2 (en) | Time constant based fixed parameter assignment | |
| JPH0944467A (en) | Microcomputer | |
| JP2002202829A (en) | Microcomputer | |
| US5644259A (en) | Reset circuit and integrated circuit including the same | |
| CN212322285U (en) | USB flash disk capable of switching partitions | |
| US20070162663A1 (en) | Single-chip multiple-microcontroller package structure | |
| US6667634B2 (en) | Multi-option setting device for a peripheral control chipset | |
| US20050273180A1 (en) | System and method for starting up plural electronic devices in an orderly manner | |
| JPS5836132A (en) | Rush current preventing circuit | |
| CN219918421U (en) | Electronic equipment | |
| US20050253627A1 (en) | Multi level fixed parameter assignment | |
| EP1925976B1 (en) | Image recording apparatus varying clock frequency dependent upon the power supply | |
| CN116974354A (en) | computing equipment | |
| CA1277769C (en) | Cellular automaton for generating random data | |
| US20070205804A1 (en) | Multi-bit configuration pins |