JPH04102332A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04102332A JPH04102332A JP22049790A JP22049790A JPH04102332A JP H04102332 A JPH04102332 A JP H04102332A JP 22049790 A JP22049790 A JP 22049790A JP 22049790 A JP22049790 A JP 22049790A JP H04102332 A JPH04102332 A JP H04102332A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicide
- thickness
- grains
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関するものである。
高速及び高密度化を目指した半導体装置に、近年シリサ
イドを配線材料として使用する様になった。シリサイド
を堆積する場合、二酸化シリコン膜（以後ＳｉＯオ膜と
略す、）等の絶縁膜上とシリサイドの密着性が悪いため
、シリサイド膜を堆積する前に、多結晶シリコン膜（以
後、ｐｏｌｙｓｉ膜と略す。）又はアモルファスシリコ
ン膜（以後ａＳｉと略す、）を堆積する。シリサイド膜
を堆積する前に、ｐ０１ｙＳｉ膜又はａ −５ｉ膜上の
自然酸化膜を除去するために、フッ酸を含んだ洗浄液で
半導体シリコンウェハを洗浄する。ＰｏＡｙＳｉ又はａ
−５ｉの厚みが薄いと、グレインの境界に沿って、Ｐ。
イドを配線材料として使用する様になった。シリサイド
を堆積する場合、二酸化シリコン膜（以後ＳｉＯオ膜と
略す、）等の絶縁膜上とシリサイドの密着性が悪いため
、シリサイド膜を堆積する前に、多結晶シリコン膜（以
後、ｐｏｌｙｓｉ膜と略す。）又はアモルファスシリコ
ン膜（以後ａＳｉと略す、）を堆積する。シリサイド膜
を堆積する前に、ｐ０１ｙＳｉ膜又はａ −５ｉ膜上の
自然酸化膜を除去するために、フッ酸を含んだ洗浄液で
半導体シリコンウェハを洗浄する。ＰｏＡｙＳｉ又はａ
−５ｉの厚みが薄いと、グレインの境界に沿って、Ｐ。
１’ｙＳｉ又はａ −Ｓｉの厚み全体に渡って自然酸化
され、洗浄時にこの酸化膜が除去され、この酸化膜に囲
まれていたＰｏｉ’ｙＳｉ又はａ−５ｉのグレインまで
もが除去される。この現象が半導体シリコンウェハ上の
至る所で起こるとシリサイドのＰｏｊ！ｙＳｉ又はａ−
５ｉとの密着性が悪くなり、シリサイドがはがれる現象
が起き易くなる。そこで本発明は、ｐｏｌｙｓｉ又はａ
−５ｉの厚みを５００オングストローム以上にすること
により、前記した洗浄時にＰｏｊ！ｙＳｉ又はａ−５ｉ
のグレインがそれらの厚み全体に渡って除去されない様
にして、シリサイドの密着性を確保した。
され、洗浄時にこの酸化膜が除去され、この酸化膜に囲
まれていたＰｏｉ’ｙＳｉ又はａ−５ｉのグレインまで
もが除去される。この現象が半導体シリコンウェハ上の
至る所で起こるとシリサイドのＰｏｊ！ｙＳｉ又はａ−
５ｉとの密着性が悪くなり、シリサイドがはがれる現象
が起き易くなる。そこで本発明は、ｐｏｌｙｓｉ又はａ
−５ｉの厚みを５００オングストローム以上にすること
により、前記した洗浄時にＰｏｊ！ｙＳｉ又はａ−５ｉ
のグレインがそれらの厚み全体に渡って除去されない様
にして、シリサイドの密着性を確保した。
第２図１ａｌ〜Ｉｃ）の工程順断面図を参照して従来の
技術を説明する。
技術を説明する。
第２図１ａｌにおいて２１は半導体シリコン基板、２２
は厚み数千オングストロームの厚いＳｉＯ□膜、２３は
堆積された厚み約３００オングストロームの薄いｐｏ！
ｙｓｉ膜、２４はｐ６１ｙｓｉ中の柱状結晶であるグレ
インをそれぞれ示している。Ｐｏｆｆ１ｙ Ｓｉ２３を
堆積した後、シリコン半導体ウェハを空気中に放置して
いると、Ｐｏｊ！ｙＳｉ表面は勿論、グレイン２４の境
界に沿ってもＳｉＯ□膜が形成される。２５は形成され
たＳｉＯ□膜を示している。このＰｏ＃ｙＳｉ膜厚が約
３００オングストロームと薄いため、Ｐｏ１ｙＳｉ膜の
厚み方向全体に渡ってグレインの境界が酸化される。
は厚み数千オングストロームの厚いＳｉＯ□膜、２３は
堆積された厚み約３００オングストロームの薄いｐｏ！
ｙｓｉ膜、２４はｐ６１ｙｓｉ中の柱状結晶であるグレ
インをそれぞれ示している。Ｐｏｆｆ１ｙ Ｓｉ２３を
堆積した後、シリコン半導体ウェハを空気中に放置して
いると、Ｐｏｊ！ｙＳｉ表面は勿論、グレイン２４の境
界に沿ってもＳｉＯ□膜が形成される。２５は形成され
たＳｉＯ□膜を示している。このＰｏ＃ｙＳｉ膜厚が約
３００オングストロームと薄いため、Ｐｏ１ｙＳｉ膜の
厚み方向全体に渡ってグレインの境界が酸化される。
特にＰｏ１ｙＳｌ膜２３を堆積した後、不純物のイオン
注入を行う工程があり、その不純物がｐ□ｊ！ｙＳｉ膜
２３中に多量に含まれる場合、この酸化現象は著しく強
く起こる。
注入を行う工程があり、その不純物がｐ□ｊ！ｙＳｉ膜
２３中に多量に含まれる場合、この酸化現象は著しく強
く起こる。
シリサイド例えばタングステンシリサイド（以後、にＳ
ｉｘと略す。）をＰｏ ｌ ｙ Ｓｉ２３上に堆積する
場合、その堆積の前に、フッ酸を含んだ洗浄液又は洗浄
雰囲気で洗浄することにより、Ｐｏ１ｙＳｉｌ！Ｉ上に
形成された自然酸化膜２５を除去する。この時、グレイ
ン境界に沿って形成されたＳｉＯ□膜も除去されてしま
う、ｐｏｊ！ｙＳｉ膜が３００オングストロームと薄く
、かつＰｏ１ｙＳｉ膜の厚み方向全体に渡ってグレイン
が酸化されると、グレインに沿ったＳｉＯ□膜が除去さ
れると同時に、Ｐｏ１ｙＳｉのグレインも除去される。
ｉｘと略す。）をＰｏ ｌ ｙ Ｓｉ２３上に堆積する
場合、その堆積の前に、フッ酸を含んだ洗浄液又は洗浄
雰囲気で洗浄することにより、Ｐｏ１ｙＳｉｌ！Ｉ上に
形成された自然酸化膜２５を除去する。この時、グレイ
ン境界に沿って形成されたＳｉＯ□膜も除去されてしま
う、ｐｏｊ！ｙＳｉ膜が３００オングストロームと薄く
、かつＰｏ１ｙＳｉ膜の厚み方向全体に渡ってグレイン
が酸化されると、グレインに沿ったＳｉＯ□膜が除去さ
れると同時に、Ｐｏ１ｙＳｉのグレインも除去される。
その結果、洗浄液又は洗浄雰囲気に含まれるフン酸によ
り、下地のＳｉＯ□膜２２の一部もエツチングされ、第
２図（ｂｌに示す様に、Ｓ ｉ ０２ ｇ！２２中にま
で穴が形成される様になる。
り、下地のＳｉＯ□膜２２の一部もエツチングされ、第
２図（ｂｌに示す様に、Ｓ ｉ ０２ ｇ！２２中にま
で穴が形成される様になる。
ｐ□ｊ！ｙＳｉ膜２３の多数のグレインが除去され、か
つ下地ＳｉＯ□膜２２中２２中の穴が形成された状態で
、ＷＳｉｘ１ｌｉ２６を堆積した場合、Ｐｏ ｌ ｙ
５１ｗ１．２３と下地Ｓ１０を膜の密着強度が悪くなる
ことにより、ＷＳｉｘ膜２６がｐＯｊ！ｙＳｉ膜２３と
共に下２３ｉＯ□膜２２からはがれ易くなる。
つ下地ＳｉＯ□膜２２中２２中の穴が形成された状態で
、ＷＳｉｘ１ｌｉ２６を堆積した場合、Ｐｏ ｌ ｙ
５１ｗ１．２３と下地Ｓ１０を膜の密着強度が悪くなる
ことにより、ＷＳｉｘ膜２６がｐＯｊ！ｙＳｉ膜２３と
共に下２３ｉＯ□膜２２からはがれ易くなる。
本発明は−Ｓｉｘ膜をＰｏ７！ｙＳｉ膜上又はａ Ｓ
ｉｐ上に堆積する場合、それらの膜の下地絶縁膜との十
分な密着強度を持つ構造を実現することを目的としたも
のである。
ｉｐ上に堆積する場合、それらの膜の下地絶縁膜との十
分な密着強度を持つ構造を実現することを目的としたも
のである。
〔課題を解決するための手段］
堆積するＰｏｆｙＳｉ膜又はａ −５ｉ膜の厚みを５０
０オングストローム以上にする。
０オングストローム以上にする。
Ｐｏ１ｙＳｉ膜の厚みを５００オングストローム以上に
すると、Ｐｏ１ｙＳｉ膜を堆積した後、厚み方向の全体
に渡ってグレインの境界に沿う酸化は起こりにくくなる
。その結果、フン酸を含む洗浄液又は雰囲気により、Ｐ
ｏ１ｙＳｉ膜上の５ｉＯ１膜を除去する時、Ｐｏ１ｙＳ
ｉ膜のグレインに沿ったＳｉＯ□膜をＰｏ１ｙＳｉ膜の
厚み全体に渡って除去することはない。
すると、Ｐｏ１ｙＳｉ膜を堆積した後、厚み方向の全体
に渡ってグレインの境界に沿う酸化は起こりにくくなる
。その結果、フン酸を含む洗浄液又は雰囲気により、Ｐ
ｏ１ｙＳｉ膜上の５ｉＯ１膜を除去する時、Ｐｏ１ｙＳ
ｉ膜のグレインに沿ったＳｉＯ□膜をＰｏ１ｙＳｉ膜の
厚み全体に渡って除去することはない。
このためＰｏ１ｙＳｉ膜と下地ＳｉＯ□膜の密着強度は
保たれ、その結果とじて−Ｓｉｘ膜がｐＯｆｆｉｙｓｉ
膜と一緒に下地ＳｉＯ□膜からはがれることは起こらな
（なる。
保たれ、その結果とじて−Ｓｉｘ膜がｐＯｆｆｉｙｓｉ
膜と一緒に下地ＳｉＯ□膜からはがれることは起こらな
（なる。
第１図（ａｔ〜（Ｃ１の工程断面図を参照し、本発明の
詳細な説明する。
詳細な説明する。
第２図１ａｌにおいて、１１は半導体シリコン基板、１
２は厚み数千オングストロームのＳｉＯ□膜、１３は厚
み約７００オングストロームのＰｏｆｙＳｉ膜、１４は
ＰＯｊ！ｙＳｉｔＩＩ中のグレイン、１５はＰｏｊ！ｙ
ｓｉ膜上及びグレイン境界の一部に形成された自然酸化
膜ＳｉＯ□をそれぞれ示す。Ｐｏ６ｙＳｉ［の厚みが５
００オングストローム以上になると、ｐｏ１ｙｓｌ膜の
厚み全体に渡って、グレインに沿った５ｉＯｚ膜は形成
されなくなる。
２は厚み数千オングストロームのＳｉＯ□膜、１３は厚
み約７００オングストロームのＰｏｆｙＳｉ膜、１４は
ＰＯｊ！ｙＳｉｔＩＩ中のグレイン、１５はＰｏｊ！ｙ
ｓｉ膜上及びグレイン境界の一部に形成された自然酸化
膜ＳｉＯ□をそれぞれ示す。Ｐｏ６ｙＳｉ［の厚みが５
００オングストローム以上になると、ｐｏ１ｙｓｌ膜の
厚み全体に渡って、グレインに沿った５ｉＯｚ膜は形成
されなくなる。
ＷＳｉｘ膜を堆積する前に、フッ酸を含んだ洗浄液又は
雰囲気でｐ０１ｙＳｉ上に形成された自然酸化膜を除去
する場合、本発明の構造では、第１図（ｂｌに示す様に
、Ｐｏ１ｙＳｉ中のグレインの境界の上部−部に形成さ
れた５１０２膜が除去されるだけであり、Ｐｏ１ｙＳｉ
の表面の一部１６が凹凸になるだけである。
雰囲気でｐ０１ｙＳｉ上に形成された自然酸化膜を除去
する場合、本発明の構造では、第１図（ｂｌに示す様に
、Ｐｏ１ｙＳｉ中のグレインの境界の上部−部に形成さ
れた５１０２膜が除去されるだけであり、Ｐｏ１ｙＳｉ
の表面の一部１６が凹凸になるだけである。
このため、第１図＋ｃ＋に示す様に、ＷＳｉｘ膜１７を
堆積しても、Ｐａ １ ｙ ５ｉｌｌｊ！１３が下地５
ｉｆｔ膜としっかり密着しているため、ｐｏｊ！ｙＳｉ
膜１３と共に−Ｓｉｘ膜１７が下地Ｓｉ０ｇ膜１２から
はがれることはない。
堆積しても、Ｐａ １ ｙ ５ｉｌｌｊ！１３が下地５
ｉｆｔ膜としっかり密着しているため、ｐｏｊ！ｙＳｉ
膜１３と共に−Ｓｉｘ膜１７が下地Ｓｉ０ｇ膜１２から
はがれることはない。
以上詳細に説明した様に、本発明の構造を持つ半導体装
置では、Ｐｏ１ｙＳｉ膜又はａ −５ｉｌｌＷと下地Ｓ
ｉＯ□膜の密着強度が高いため、Ｐｏ１ｙｓｉ膜又はａ
−５ｉ膜上に堆積したシリサイド膜が、それらＰｏ１ｙ
ＳｉＩｌ！又はａ −５ｉ膜と共に下地絶縁膜からはが
れることはなく、信転性上安定したシリサイド膜を形成
できる大きな利点を持っている。
置では、Ｐｏ１ｙＳｉ膜又はａ −５ｉｌｌＷと下地Ｓ
ｉＯ□膜の密着強度が高いため、Ｐｏ１ｙｓｉ膜又はａ
−５ｉ膜上に堆積したシリサイド膜が、それらＰｏ１ｙ
ＳｉＩｌ！又はａ −５ｉ膜と共に下地絶縁膜からはが
れることはなく、信転性上安定したシリサイド膜を形成
できる大きな利点を持っている。
上記の説明において、シリサイド膜としてタングステン
シリサイド膜を例にとって説明したが、他のシリサイド
膜に置き換えても本発明の効果が保持されることは勿論
のことである。
シリサイド膜を例にとって説明したが、他のシリサイド
膜に置き換えても本発明の効果が保持されることは勿論
のことである。
１５・
・・自然シリコン酸化膜
・・タングステンシリサイド膜
出願人 セイコー電子工業株式会社
代理人 弁理士 林 敬 之 助
第１図（ａｌ〜ｆｃｌは本発明の半導体装置の構造を示
す工程断面図、第２図（ａｌ〜（Ｃ１は従来技術の半導
体装置の構造を示す工程断面図である。 半導体シリコン基板 ・厚い５ｉＯｚｔｆ！ ・多結晶シリコン膜 ・グレイン 一−２ 半導づ本ソリコノ基板 −ｔ１１４−ＲｉＶｒｘＨ’ｍｒｌｆｎＪｌｎ図第１図 第２図
す工程断面図、第２図（ａｌ〜（Ｃ１は従来技術の半導
体装置の構造を示す工程断面図である。 半導体シリコン基板 ・厚い５ｉＯｚｔｆ！ ・多結晶シリコン膜 ・グレイン 一−２ 半導づ本ソリコノ基板 −ｔ１１４−ＲｉＶｒｘＨ’ｍｒｌｆｎＪｌｎ図第１図 第２図
Claims (1)
- 少なくとも絶縁膜上にシリサイドを堆積してある半導体
装置において、シリサイドと絶縁膜の間に厚み５００オ
ングストローム以上の多結晶シリコン又はアモルファス
シリコン層があることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22049790A JPH04102332A (ja) | 1990-08-22 | 1990-08-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22049790A JPH04102332A (ja) | 1990-08-22 | 1990-08-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04102332A true JPH04102332A (ja) | 1992-04-03 |
Family
ID=16751977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22049790A Pending JPH04102332A (ja) | 1990-08-22 | 1990-08-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04102332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410953B2 (en) | 2000-03-29 | 2002-06-25 | Nec Corporation | Integrated circuit device with MIM capacitance circuit |
-
1990
- 1990-08-22 JP JP22049790A patent/JPH04102332A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410953B2 (en) | 2000-03-29 | 2002-06-25 | Nec Corporation | Integrated circuit device with MIM capacitance circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4650696A (en) | Process using tungsten for multilevel metallization | |
| JPS62502438A (ja) | エピタキシヤル層のオ−トド−ピング防止方法 | |
| JP3431454B2 (ja) | 半導体装置の製造方法 | |
| JP3071284B2 (ja) | 半導体素子の製造方法 | |
| JPH04102332A (ja) | 半導体装置 | |
| JP2834928B2 (ja) | 半導体素子 | |
| JPH04354118A (ja) | 半導体装置の製造方法 | |
| JP2592281B2 (ja) | 半導体装置の製造方法 | |
| JPS62216343A (ja) | 半導体装置の製造方法 | |
| JPH04326521A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH09283467A (ja) | 半導体装置の製造方法 | |
| JPH0249466A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0682641B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPH0433129B2 (ja) | ||
| JP2001185549A (ja) | 半導体装置の製造方法 | |
| JPH06302537A (ja) | 半導体装置の電極層形成法 | |
| JPS62293646A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04111310A (ja) | 半導体装置及びその製法 | |
| JPS58171852A (ja) | 半導体装置の製造方法 | |
| JP2001267263A (ja) | 半導体シリコン基板の不純物拡散方法 | |
| JPH0541379A (ja) | 成膜装置 | |
| JPH08255827A (ja) | 半導体装置の製造方法 | |
| JPH0499031A (ja) | 半導体集積回路装置の製造方法 |