JPH0397332A - プロセッサ間通信方法 - Google Patents
プロセッサ間通信方法Info
- Publication number
- JPH0397332A JPH0397332A JP1232782A JP23278289A JPH0397332A JP H0397332 A JPH0397332 A JP H0397332A JP 1232782 A JP1232782 A JP 1232782A JP 23278289 A JP23278289 A JP 23278289A JP H0397332 A JPH0397332 A JP H0397332A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- inter
- information
- cell
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 49
- 238000000034 method Methods 0.000 title claims description 7
- 210000004027 cell Anatomy 0.000 description 37
- 239000000872 buffer Substances 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 210000003850 cellular structure Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000032823 cell division Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、分散制御形ＡＴＭ交換機における分散された
プロセッサ間の通信方法に関する．〔従来の技術〕 従来のプロセッサ間通信方法は，ディジタル交換方式（
社団法人電子通信学会１３４，１３５頁）に記載のよう
に、マルチプロセッサバスによる通信方法であり，Ｍ合
整理回路により、複数プロセッサからの同時通信を調停
する方法、すなわち、競合処理によるバスの使用権をプ
ロセッサに与え、同時にｌ通信しかできなかった。
プロセッサ間の通信方法に関する．〔従来の技術〕 従来のプロセッサ間通信方法は，ディジタル交換方式（
社団法人電子通信学会１３４，１３５頁）に記載のよう
に、マルチプロセッサバスによる通信方法であり，Ｍ合
整理回路により、複数プロセッサからの同時通信を調停
する方法、すなわち、競合処理によるバスの使用権をプ
ロセッサに与え、同時にｌ通信しかできなかった。
上記従来技術では、プロセッサ間通信容量が小さく、交
換機容量を支配する要素の１つとなり、交換機の大容量
化を阻害していた。
換機容量を支配する要素の１つとなり、交換機の大容量
化を阻害していた。
本発明の目的は、複数プロセッサ間通信の同時通信を可
能とし，プロセッサ間通信容量の拡大、さらには、交換
機の大容量化を実現することにある。
能とし，プロセッサ間通信容量の拡大、さらには、交換
機の大容量化を実現することにある。
上記目的は、分散制御形ＡＴＭ交換機におけるＡＴＭ通
話路をプロセッサ間通信バスとして使用し，送信プロセ
ッサに通信情報をセルに分割し、受信プロセッサへ該セ
ルを送信するセル分解装置を，受信プロセッサに受信し
たセルを組立て通信情報を生成するセル組立装置及び、
受信バッファをプロセッサ台数分持たせ、プロセッサ間
同時複数通信を可能とし、最大プロセッサ通信容量の拡
大を実現する。
話路をプロセッサ間通信バスとして使用し，送信プロセ
ッサに通信情報をセルに分割し、受信プロセッサへ該セ
ルを送信するセル分解装置を，受信プロセッサに受信し
たセルを組立て通信情報を生成するセル組立装置及び、
受信バッファをプロセッサ台数分持たせ、プロセッサ間
同時複数通信を可能とし、最大プロセッサ通信容量の拡
大を実現する。
送信プロセッサのセル分解装置は、通信情報をセルｌこ
分割し，受信プロセッサへＡＴＭｉ話路を介して送信す
る．受信プロセッサのセル組立装置は、受信したセルを
組立て、通信情報を生成するが、この時、セル組立装置
，及び、受信バッファをプロセッサ台数分設置し，複数
プロセッサからの同時受信を可能とし，最大プロセッサ
間通信容量の拡大を可能とする。
分割し，受信プロセッサへＡＴＭｉ話路を介して送信す
る．受信プロセッサのセル組立装置は、受信したセルを
組立て、通信情報を生成するが、この時、セル組立装置
，及び、受信バッファをプロセッサ台数分設置し，複数
プロセッサからの同時受信を可能とし，最大プロセッサ
間通信容量の拡大を可能とする。
以下、本発明の実施例を第１図，第２図，第３図を使っ
て説明する。第１図は、ＡＴＭ交換機のシステム構成を
示している．第ｌ図において、ＡＴＶ交換機は、加入者
モジュール２０，中継モジューノレ５０，自己ノレーテ
ィングスイッチ４ｏから構或される。加入者８０は、加
入者線１０を介して加入者モジュール２０に接続され、
中継モジュール５０は，他局との間を中継線６０で接続
されている．加入者モジュール２０及び中継モジュール
５０は、ＡＴＭハイウェイ３０で自己ノレーテイングス
イッチ４０に接続されている。加入者モジュール２０，
中継モジュール５０は、呼制御及び信珍処理を行うプロ
セッサ７０．７１とＡＴＭ情報を運ぶ通話路から構成さ
れる。一方、これらのモジュールを結合する自己ルーテ
ィングスイッチ４０は、全ての情報を画一的なフォーマ
ット（ヘツダ＋情報）のセル単位として交換する自己ル
ーティング通話路である。（その技術は日経エレクトロ
ニクス１９８８．１．１１の１３２〜１３６真で公示さ
れている）第２図に示すようにＡＴＭハイウェイ３０上
には、一定の時間幅（図内で１２５μｓ）を持ったフレ
ームの概念があり、フレーム内には、ヘッダ部と情報部
からなる画一的フォーマットの複数個の固定長のセルを
収容する。セルは、ヘッダと情報からなり、ヘッダは、
送信モジュール番号，受信モジュール番号，情報属性表
示から構成される。情報属性表示は、該当セルが空か空
でない場合、呼設定後のエンドーエンド転送情報もしく
は、プロセッサ間通信情報かを識別するための表示で、
この表示が、呼設定後のエンドーエンド転送情報の時、
セル構成要素の情報は，呼設定後のエンドーエンド転送
情報であることを示す。また、情報属性表示が、プロセ
ッサ間通信情報である時、セル構成要素の情報は、プロ
セッサ間通信情報であることを示す。
て説明する。第１図は、ＡＴＭ交換機のシステム構成を
示している．第ｌ図において、ＡＴＶ交換機は、加入者
モジュール２０，中継モジューノレ５０，自己ノレーテ
ィングスイッチ４ｏから構或される。加入者８０は、加
入者線１０を介して加入者モジュール２０に接続され、
中継モジュール５０は，他局との間を中継線６０で接続
されている．加入者モジュール２０及び中継モジュール
５０は、ＡＴＭハイウェイ３０で自己ノレーテイングス
イッチ４０に接続されている。加入者モジュール２０，
中継モジュール５０は、呼制御及び信珍処理を行うプロ
セッサ７０．７１とＡＴＭ情報を運ぶ通話路から構成さ
れる。一方、これらのモジュールを結合する自己ルーテ
ィングスイッチ４０は、全ての情報を画一的なフォーマ
ット（ヘツダ＋情報）のセル単位として交換する自己ル
ーティング通話路である。（その技術は日経エレクトロ
ニクス１９８８．１．１１の１３２〜１３６真で公示さ
れている）第２図に示すようにＡＴＭハイウェイ３０上
には、一定の時間幅（図内で１２５μｓ）を持ったフレ
ームの概念があり、フレーム内には、ヘッダ部と情報部
からなる画一的フォーマットの複数個の固定長のセルを
収容する。セルは、ヘッダと情報からなり、ヘッダは、
送信モジュール番号，受信モジュール番号，情報属性表
示から構成される。情報属性表示は、該当セルが空か空
でない場合、呼設定後のエンドーエンド転送情報もしく
は、プロセッサ間通信情報かを識別するための表示で、
この表示が、呼設定後のエンドーエンド転送情報の時、
セル構成要素の情報は，呼設定後のエンドーエンド転送
情報であることを示す。また、情報属性表示が、プロセ
ッサ間通信情報である時、セル構成要素の情報は、プロ
セッサ間通信情報であることを示す。
第３図にＡＴＭ交換機におけるプロセッサ間通信をセル
組立装置及び受信バッファを複数台持つことにより実現
するハードウエア構成を示す。第３図において、送信モ
ジュール１００，受信モジュール３００は、第１図の加
入者モジュール２０もしくは、中継モジュール５０に相
当する．送信モジュール１００内のプロセッサ１１０が
受信モジュール３００内のプロセッサ３１０ヘプロセッ
サ間通信を行う時の動作を第３図を使って説明する。
組立装置及び受信バッファを複数台持つことにより実現
するハードウエア構成を示す。第３図において、送信モ
ジュール１００，受信モジュール３００は、第１図の加
入者モジュール２０もしくは、中継モジュール５０に相
当する．送信モジュール１００内のプロセッサ１１０が
受信モジュール３００内のプロセッサ３１０ヘプロセッ
サ間通信を行う時の動作を第３図を使って説明する。
送信モジュール１００は、プロセッサ１１０，メモリ１
２０，セル分割装ｊＪ１５０，メッセージレジスタ１３
０，バンファレジスタ１４０，メッセージインサータ１
８０により構成され、受信モジュールは、プロセッサ３
１０，メモリ３２０，メッセージレジスタ３３０，バク
ファレジスタ３４０，セル組立装置３７０〜３ｎＯによ
り構成される。
２０，セル分割装ｊＪ１５０，メッセージレジスタ１３
０，バンファレジスタ１４０，メッセージインサータ１
８０により構成され、受信モジュールは、プロセッサ３
１０，メモリ３２０，メッセージレジスタ３３０，バク
ファレジスタ３４０，セル組立装置３７０〜３ｎＯによ
り構成される。
プロセッサ１１０は、通信したい情報をメモリ１２０に
書込んでおく．次にプロセッサ１１０は、その通信情報
の先頭アドレスをセル分解装置内のメモリ読出回路１５
４に、転送語数をワードカウンタ１５１に、ヘッダ（送
信モジュール番診，受信モジュール番珍，情報属性表示
（プロセッサ間通信情報：２）をヘッダレジスタ１５３
に書込む。
書込んでおく．次にプロセッサ１１０は、その通信情報
の先頭アドレスをセル分解装置内のメモリ読出回路１５
４に、転送語数をワードカウンタ１５１に、ヘッダ（送
信モジュール番診，受信モジュール番珍，情報属性表示
（プロセッサ間通信情報：２）をヘッダレジスタ１５３
に書込む。
メモリ読出し回路１５４は、指定されたアドレスから特
定詔数分（セルフォーマット上のプロセッサ間通信情報
の語数）をメモリ１２０から読上げ、メッセージレジス
タ１３０へ転送する６ヘッダは、ヘソダレジスタ１５３
からメッセージレジスタ１３０へ送られる。セルが完或
するとメッセージレジスタ１３０は，バッファレジスタ
１４０ （エンドーエンド情報の受信，送信を行う回路
）と同期をとり、空いているタイムスロットへメッセー
ジインサータ１８０を通して完威したセルを送出する。
定詔数分（セルフォーマット上のプロセッサ間通信情報
の語数）をメモリ１２０から読上げ、メッセージレジス
タ１３０へ転送する６ヘッダは、ヘソダレジスタ１５３
からメッセージレジスタ１３０へ送られる。セルが完或
するとメッセージレジスタ１３０は，バッファレジスタ
１４０ （エンドーエンド情報の受信，送信を行う回路
）と同期をとり、空いているタイムスロットへメッセー
ジインサータ１８０を通して完威したセルを送出する。
セノレは、自己ノレーティングスイッチ２００へ送られ
、自己ノレーテイングスイッチ２００では、ヘッダ内の
受信モジュール番号を解析し、受信モジュール３００へ
送信する。受信モジュール３００では、バッファレジス
タ３３０で該セルを受信し、ヘッダ内の情報属性表示を
デコーダ３６０，３６１へ送る。情報属性表示が、エン
ドーエンド転送情報の時は、デコーダ３６０が動作し，
バッファレジスタ３４０に蓄えられたエンドーエンド転
送情報が他局へ転送される。情報属性表示が、プロセッ
サ間通信情報の時は、デコーダ３６１が動作し、デコー
ダ３６２が起動される。
、自己ノレーテイングスイッチ２００では、ヘッダ内の
受信モジュール番号を解析し、受信モジュール３００へ
送信する。受信モジュール３００では、バッファレジス
タ３３０で該セルを受信し、ヘッダ内の情報属性表示を
デコーダ３６０，３６１へ送る。情報属性表示が、エン
ドーエンド転送情報の時は、デコーダ３６０が動作し，
バッファレジスタ３４０に蓄えられたエンドーエンド転
送情報が他局へ転送される。情報属性表示が、プロセッ
サ間通信情報の時は、デコーダ３６１が動作し、デコー
ダ３６２が起動される。
デコーダ３６２は、メッセージレジスタ３３０から送信
モジュール番号を受けとり、該モジュール番号に対応す
るセル組立装置（仮に３７０とする）を選択し、アンド
回路３７４を起動し、メッセージレジスタ３３０からプ
ロセッサ間通信情報をメモリ書込レジスタ３７６へ送る
．一方、メモリ書込レジスタ３７６には、プロセッサ３
１０が、前もってメモリ３２０上の受信バッファアドレ
スを書込んでおく。メモリ書込レジスタ３７６は，該受
信バッファアドレスに従ってプロセッサ間通信情報をメ
モリ３２０へ書込み、複数送信モジュールからの同時プ
ロセッサ間通信を実現する。メモリ書込レジスタ３７６
は、プロセッサ間通信情報の書込みが終わると，加算回
路３７１を起動し、特定語数分（セルフォーマット上の
プロセッサ間通信情報の語数）加算し、次セルの格納ア
ドレスをメモリ書込レジスタ３７６上に設定しておく。
モジュール番号を受けとり、該モジュール番号に対応す
るセル組立装置（仮に３７０とする）を選択し、アンド
回路３７４を起動し、メッセージレジスタ３３０からプ
ロセッサ間通信情報をメモリ書込レジスタ３７６へ送る
．一方、メモリ書込レジスタ３７６には、プロセッサ３
１０が、前もってメモリ３２０上の受信バッファアドレ
スを書込んでおく。メモリ書込レジスタ３７６は，該受
信バッファアドレスに従ってプロセッサ間通信情報をメ
モリ３２０へ書込み、複数送信モジュールからの同時プ
ロセッサ間通信を実現する。メモリ書込レジスタ３７６
は、プロセッサ間通信情報の書込みが終わると，加算回
路３７１を起動し、特定語数分（セルフォーマット上の
プロセッサ間通信情報の語数）加算し、次セルの格納ア
ドレスをメモリ書込レジスタ３７６上に設定しておく。
一方、送信モジュールエＯＯでは、セルの送信を終えた
メッセージレジスタ１３０は、減算回路１５５を起動し
、ワードカウンタ１５１内の転送語数を特定語数分（セ
ルフォーマット上のプロセッサ間通信情報の語数）減算
し，マイナスにならなければ、加算回路１５６を起動し
、メモリ読出回路１５４内の通信情報アドレスを特定語
数分（セルフォーマット上のプロセッサ間通信情報の語
数）加算する。メモリ読出し回路１５４は、加算された
通信情報アドレスに従い、メモリ１２０からプロセッサ
間通信情報を読取り、メッセージレジスタ１３０へ送る
。以下、前述と同様な動作により、プロセッサ間通信情
報が、ワードカウンタ１５１内の転送語数がマイナスに
なるまで送り続けられ、プロセッサ間通信が実現される
。
メッセージレジスタ１３０は、減算回路１５５を起動し
、ワードカウンタ１５１内の転送語数を特定語数分（セ
ルフォーマット上のプロセッサ間通信情報の語数）減算
し，マイナスにならなければ、加算回路１５６を起動し
、メモリ読出回路１５４内の通信情報アドレスを特定語
数分（セルフォーマット上のプロセッサ間通信情報の語
数）加算する。メモリ読出し回路１５４は、加算された
通信情報アドレスに従い、メモリ１２０からプロセッサ
間通信情報を読取り、メッセージレジスタ１３０へ送る
。以下、前述と同様な動作により、プロセッサ間通信情
報が、ワードカウンタ１５１内の転送語数がマイナスに
なるまで送り続けられ、プロセッサ間通信が実現される
。
本発明によれば、分散制御形ＡＴＭ交換機のＡＴＭ通話
路をプロセッサ間通信バスとして使用し、送｛＝プロセ
ッサに通信情報をセルに分割し、受信プロセッサへ該セ
ルを送信するセル分解装置を、受信プロセッサに受信し
たセルを組立て、通信情報を生或するセル組立装置もし
くは、受信バッファをプロセッサ台数分持たせ、プロセ
ッサ間同時複数通信を可能とし、最大プロセッサ通信容
量の拡大を図る。
路をプロセッサ間通信バスとして使用し、送｛＝プロセ
ッサに通信情報をセルに分割し、受信プロセッサへ該セ
ルを送信するセル分解装置を、受信プロセッサに受信し
たセルを組立て、通信情報を生或するセル組立装置もし
くは、受信バッファをプロセッサ台数分持たせ、プロセ
ッサ間同時複数通信を可能とし、最大プロセッサ通信容
量の拡大を図る。
第ｌ図は本発明の一実施例のＡＴＭ交換機のシステム構
或図、第２図は、ＡＴＭハイウェイ上のフレーム構或図
、第３図は、ＡＴＭプロセッサ間通信をセル組立装置を
複数台持つことにより実現するハードウェア構成図であ
る。 １０・・・加入者線， ２０・・・加入者モジュール， ３０・・・ＡＴＭハイウェイ， ４０・・・自己ノレーティング， ５０・・・中継モジュール， ６０・・・中継線， ７０．７１・・・プロセッサ， ８０・・・加入者， １００・・・送信モジュール， ２００・・・自己ノレーティングスイッチ，３００・・
・受信モジュール， １１０，３１０・・・プロセッサ， １２０，３２０・・・メモリ， １５０・・・セル分解装置， １４０，３４０・・・パッファレジスタ，１３０，３３
０・・・メッセージレジスタ，１８０・・・メッセージ
インサータ， １５４・・・メモリ読出回路， １５１・・・ワードカウンタ， １５３・・ヘソダレジスタ， １５５・・・減算回路， １５６，３７１・・・加算回路， ３６０，３６１，３６２・・・デコーダ，３７６・・・
メモリ書込レジスタ， ３７４，３７５・・・アンド回路。
或図、第２図は、ＡＴＭハイウェイ上のフレーム構或図
、第３図は、ＡＴＭプロセッサ間通信をセル組立装置を
複数台持つことにより実現するハードウェア構成図であ
る。 １０・・・加入者線， ２０・・・加入者モジュール， ３０・・・ＡＴＭハイウェイ， ４０・・・自己ノレーティング， ５０・・・中継モジュール， ６０・・・中継線， ７０．７１・・・プロセッサ， ８０・・・加入者， １００・・・送信モジュール， ２００・・・自己ノレーティングスイッチ，３００・・
・受信モジュール， １１０，３１０・・・プロセッサ， １２０，３２０・・・メモリ， １５０・・・セル分解装置， １４０，３４０・・・パッファレジスタ，１３０，３３
０・・・メッセージレジスタ，１８０・・・メッセージ
インサータ， １５４・・・メモリ読出回路， １５１・・・ワードカウンタ， １５３・・ヘソダレジスタ， １５５・・・減算回路， １５６，３７１・・・加算回路， ３６０，３６１，３６２・・・デコーダ，３７６・・・
メモリ書込レジスタ， ３７４，３７５・・・アンド回路。
Claims (1)
- １、分散制御形ＡＴＭ（ＡｓｙｎｃｈｒｏｎｏｕｓＴｒ
ａｎｓｆｅｒＭｏｄｅ）交換機におけるＡＴＭ通話路内
を運ばれる固定長パケットを使って、分散された複数の
プロセッサからのプロセッサ間通信情報を１プロセッサ
が同時に受信することを特徴とするプロセッサ間通信方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1232782A JPH0397332A (ja) | 1989-09-11 | 1989-09-11 | プロセッサ間通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1232782A JPH0397332A (ja) | 1989-09-11 | 1989-09-11 | プロセッサ間通信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0397332A true JPH0397332A (ja) | 1991-04-23 |
Family
ID=16944657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1232782A Pending JPH0397332A (ja) | 1989-09-11 | 1989-09-11 | プロセッサ間通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0397332A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818568A (ja) * | 1994-07-01 | 1996-01-19 | Nec Corp | 交換機制御情報通信方法 |
| US8044761B2 (en) | 2007-12-20 | 2011-10-25 | Tdk Corporation | Varistor |
-
1989
- 1989-09-11 JP JP1232782A patent/JPH0397332A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818568A (ja) * | 1994-07-01 | 1996-01-19 | Nec Corp | 交換機制御情報通信方法 |
| US8044761B2 (en) | 2007-12-20 | 2011-10-25 | Tdk Corporation | Varistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4549292A (en) | Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network | |
| US5805590A (en) | Switching device for digital data networks and asynchronous transfer mode | |
| JPH07262154A (ja) | プロセッサ間通信制御方式 | |
| ZA902482B (en) | An apparatus for processing signalling messages in an asynchronous time division telecommunications network | |
| RU2142646C1 (ru) | Система для мультиплексирования/демультиплексирования данных межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи | |
| USRE39026E1 (en) | Bus protocol | |
| JPH0397332A (ja) | プロセッサ間通信方法 | |
| JPS5856889B2 (ja) | バツファ切替方式 | |
| JP3500511B2 (ja) | 空間分割交換マトリクスの入力へ接続するための入力待ち行列システム | |
| CA2110864A1 (en) | Line Accommodation Circuit Capable of Switching from an Active System to a Standby System Without a Loss of a Communication Information Signal | |
| JPH02186741A (ja) | プロセッサ間高速通信方法 | |
| JP3459518B2 (ja) | トラヒックシェーピング装置 | |
| SU446061A1 (ru) | Устройство дл приоритетного обслуживани сообщений | |
| JP2937750B2 (ja) | ポインタ挿入装置 | |
| JPS6332300B2 (ja) | ||
| JP3343460B2 (ja) | Ｈｄｌｃフレーム処理装置 | |
| JP3296480B2 (ja) | シーケンス制御装置 | |
| JPH03268539A (ja) | Ａｔｍ通話路におけるｖｃｉ変換方式 | |
| SU1048482A1 (ru) | Адаптивное устройство обработки информации | |
| RU1810890C (ru) | Устройство дл передачи информации между процессорами в многопроцессорной вычислительной системе | |
| JP2679712B2 (ja) | データ転送装置 | |
| JPS62266946A (ja) | 多チヤンネルパケツト受信方式 | |
| JPS614393A (ja) | 時間スイツチ回路 | |
| JPH07143133A (ja) | メモリ共用多層プロトコル処理装置 | |
| JPH0310971B2 (ja) |