JPH0391969A - 半導体受光素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体受光素子に関するもので、特にｐ型基板
にｎ型層を形成したホトダイオードを有するものに関す
る。

〔従来の技術〕

ホトダイオードの光検出感度の向上において、暗電流の
低減は重要である。また、複数のホトダイオードを集積
化したアレイにおいては、個々のホトダイオードの空乏
層が短絡しないようにすることが重要である。ところで
、例えばシリコン基板に不純物をイオン注入して形成す
る場合には、スルー注入用の保護膜として、あるいは注
入マスクとして基板表面に８１０２の酸化膜が形成され
る。

〔発明が解決しようとする課題〕

上記のようなホトダイオードにおいて、基板をｐ型とし
てその中にｎ型層を形成した場合には、酸化膜にプラス
の電荷が蓄積されて下記のような不具合が生じていた。

これを第３図により説明する。

第３図はシリコンホトダイオードの断面図である。ｐ型
シリコンからなる基板１の表面側には酸化シリコン（Ｓ
１０２）からなる透明無機材料膜２が形成され、基板１
の受光部領域にはｎ型層５１が形成されている。上記の
酸化膜２には、ナトリウム（Ｎａ　）汚染、プラズマ工
程におけるダメージ、あるいはイオン注入工程の際に照
射される不純物イオンにより、プラスの電荷が蓄積され
やすい。

このプラス電荷が第３図（ａ）に示す如くｎ型層５１の
端部に蓄積されると、ｎ型基板１の表面近傍にマイナス
電荷が発生し、ｐｎ接合における空乏層が図中の点線の
如くになる。このように空乏層の状態が不安定になるた
め、暗電流が増加して感度が低下しやすかった。また、
プラス電荷が第３図（ｂ）の如く、複数のホトダイオー
ドの間の素子分離領域で酸化膜２中に蓄積されると、こ
の領域でｎ型基板１の表面近傍にマイナス電荷が生ずる
。すると、これがチャネルとなって隣接するホトダイオ
ードが短絡してしまう欠点があった。

本発明は上記の欠点を解決することを課題としている。

〔課題を解決するための手段〕

本発明の半導体受光素子は、少なくとも表面側がｐ型に
されたシリコンの如き半導体基板と、この半導体基板の
表面側に形成された熱酸化膜の如き透明無機材料膜と、
この透明無機材料膜上に形威されてホトダイオード・の
受光部に開口を有するポリシリコン、アルミニウムの如
き導電材料膜と、この導電材料膜をマスクとして透明無
機材料膜を介して砒素の如きｎ型イオンをスルー注入し
て形威されたｎ型領域とを備え、導電材料膜の電位が半
導体基板のｐ型領域と同一電位にされていることを特徴
とする。

ここで、導電材料膜の下側の透明無機材料膜に開口を形
成し、この開口を介して半導体基板と導電材料膜を電気
的に接続してもよい。

〔作用〕

本発明によれば、プラス電荷が蓄積しやすい透明無機材
料膜上には導電材料膜が形成され、これは半導体基板と
同一電位にされているので、透明無機材料膜中にプラス
電荷があっても電位は一定に保たれて、下側の半導体基
板にマイナス電荷が生じることはない。

〔実施例〕

以下、添付図面を参照して本発明の実施例を説明する。

第１図は実施例に係る半導体受光素子の断面図である。

図示の通り、例えばシリコンからなるｐ型基板１の表面
には透明無機材料膜としての酸化膜２が形成され、その
上には導電材料膜３が形威されている。導電材料膜３は
ホトダイオードの受光部で開口を有し、この開口部の基
板１の中にｎ型層５１が形成されている。ここで、導電
材料膜３はポリシリコン、アルミニウム等の材料からな
り、また、第１図（ａ）のように導電材料膜３は接地さ
れている。第１図（ｂ）のように酸化膜２にスルーホー
ルを形成しておいて、導電材料膜３を基板１に接続して
もよい。

上記実施例の半導体受光素子によれば、分離領域９酸化
膜２にプラス電荷が蓄積されるときでも、導電材料膜３
によって一定電位（アースレベル）に保たれる。このた
め、分離領域のｐ型基板１にマイナス電荷が誘起されて
隣接するホトダイオードが短絡したり、あるいはｐｎ接
合領域のマイナス電荷の誘起で暗電流が増加したりする
ことがない。

次に、第２図を参照して実施例に係るホトダイオードア
レイの製造工程を説明する。

まず、比抵抗が１〜５０Ω印のｐ型シリコン基板１１を
用意し、その（１　０　０）面を鏡面に仕上げる。なお
、シリコン基板上にｐ型エビタキシャル層を形或したも
のをｐ型シリコン基板１１としてもよい。次に、このｐ
型シリコン基板１１上に熱酸化膜１２を形成し、その上
にポリシリコン膜を形成する。そして、フォトリソグラ
フィによりポリシリコン膜をパターンニングし、受光部
に開口を有するポリシリコンマスク１３を形或する（第
４図（ａ）図示）。ここで、熱酸化膜はｐ型シリコン基
板１１を９００〜１０５０℃の酸素中で熱処理すること
で形戊される。なお、上記のポリシリコン膜２３は同一
の基板１１上に集積されるＭＯＳトランジスタ等のゲー
ト電極（図示せずと共用してもよい。

次に、ポリシリコンマスク１３をエッチング用マスクと
して、熱酸化膜１２のみをエッチングして薄くする。こ
れにより、熱酸化膜１２の厚さをｎ型イオンのスルー注
入に適した値とする。次にポリシリコンマスクを注入用
のマスクとして、薄い熱酸化膜１２を介して砒素イオン
をスルー注入する。この注入エネルギーの制御により、
受光部のｐ型シリコン基板１１中に形成されるｎ型注入
層１４は所望の深さに設定される（第４図（ｂ）図示）
。

次に、上記のｐ型シリコン基板１１を熱処理炉にセット
し、酸素雰囲気で熱酸化膜１２を追加成長させる。この
ようにすると、ポリシリコンマスク１３の下側では熱酸
化は進行しないので、受光部においてのみ熱酸化が進行
する。次に、アニールを行なう。すなわち、ｐ型シリコ
ン基板１１を熱処理炉にセットし、不活性ガスもしくは
真空中で１０２５℃で３０〜６０分間の熱処理を行なう
。

なお、この熱処理は９５０℃程度で行なってもよいが、
逆方向リーク電流を低減するためにはより高温（一例と
して１０２５℃程度）がより望ましい。これにより、ｎ
型注入層１４は活性化によってｎ型層５１に変えられ、
第４図（Ｃ）のものが得られる。

次に、ポリシリコンマスク１３上の熱酸化膜１２の一部
を選択的に除去することでスルーホールを形成し、リフ
トオフ法でここにオーミック電極１６を形或する。そし
て、この電極１６を接地すると、第２図（ｄ）のような
本実施例のホトダイオードアレイが得られる。

〔発明の効果〕

以上、詳細に説明した通り本発明では、プラス電荷が蓄
積しやすい透明無機材料膜上には導電材料膜が形或され
、この電位は基板と同一にされているので、ここでの電
位はプラス電荷に拘わりなく一定に保たれて下側の半導
体基板にマイナス電荷が生じることはない。このため、
暗電流を低減して感度を上昇させることが可能になる。

また、隣接するホトダイオード間で空乏層が短絡するこ
ともないので、例えばホトダイオードアレイを形戊した
ときの画素間の信号分離を正しく行なうことができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る半導体受光素子の断面図
、第２図は実施例に係るシリコンホトダイオードアレイ
の製造工程を示す断面図、第３図はプラス電荷の影響を
示す断面図である。 １・・・ｐ型基板、２・・・透明無機材料膜（酸化膜）
、３・・・導電材料膜。

Claims (1)

1. 【特許請求の範囲】 １、少なくとも表面側がｐ型にされた半導体基板と、こ
   の半導体基板の表面側に形成された透明無機材料膜と、
   この透明無機材料膜上に形成されてホトダイオードの受
   光部に開口を有する導電材料膜と、この導電材料膜をマ
   スクとして前記透明無機材料膜を介してｎ型イオンをス
   ルー注入して形成されたｎ型領域とを備え、前記導電材
   料膜の電位が前記半導体基板のｐ型領域と同一電位にさ
   れていることを特徴とする半導体受光素子。 ２、前記導電材料膜の下側の前記透明無機材料膜には開
   口が形成され、この開口を介して前記半導体基板と前記
   導電材料膜は電気的に接続されていることを特徴とする
   請求項１記載の半導体受光素子。