JPH0385966A - 原稿読取装置の画信号補正方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、ラインイメージセンサで読み取って得た画信
号の白レベルのばらつきを補正する原稿読取装置の画信
号補正方法に関する。

［従来の技術］ 例えば、ファクシミリ装置のスキャナなどに用いられて
いる原稿読取装置では、一般に、その先学系の特性によ
り、ラインイメージセンサで得た画信号の白レベルビー
ク値が、ラインの両端部で小さくなる。

そこで、従来、原稿画像読み取りに先立って基準の白色
画像を読み込んでその読取画信号を基準の白波形画信号
として記憶し、その白波形画信号に基づいて原稿画像読
取時の画信号レベルのばらつきを画素単位に補正する画
信号補正処理が行われていた。

このような画信号補正処理を行うと、画信号の自レベル
ビーク値が一定値となるため、画信号レベルのダイナミ
ックレンジが各画素で等しくなり、読取画像の画質を良
好にすることができる。

［発明が解決しようとする課題］ しかしながら、このような従来装置では１次のような不
都合を生じていた。

すなわち、８４幅の原稿を読み取り可能な原稿読取装置
では、主走査方向の解像度を８画素／問とすると、ライ
ンイメージセンサの有効画素数は２０４８個となり、し
たがって、画信号レベルの補正のための白波形画信号の
数も２０４８＠になる。

ここで、おのおのの白波形画信号のビット数を４ビツト
とすると、白波形画信号を記憶するために必要な記憶素
子の容量は８１９２ビツトとなり、この画信号補正処理
のために必要なコストが高くなるという不都合を生じて
いた。

本発明は、このような従来装置の不都合を解消し、装置
コストを低減できるＩＪＫ稿読取装置の画信号補正方法
を提供することを目的としている。

［課題を解決するための手段］ 本発明は、基準の白色画像を読み込むときに所定のサン
プル画素間隔で白波形信号をサンプリングして記憶し、
原稿画像読取時には、その記憶した白波形信号に基づい
て、白波形信号のサンプル画素およびサンプル間画素に
対応した白波形信号を演算して形成し、その演算結果を
基準の白波形画信号として用いるようにしたものである
。

［作用］ したがって、白波形信号のサンプル数が減少するため、
白波形信号を記憶する記憶素子に必要な記憶容量も減少
し、それによΩて、装置コストを低減することができる
。

［実施例］ 以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

第１図は、本発明の一実施例にかかる原稿読取装置の光
学系を示している。

同図において、搬送ローラ対１．２は、読取原稿３を搬
送するものであり、コンタクトガラス４は、読取位置で
読取原稿３と密着して読取面を平面に保持するためのも
のであり、圧板５は、読取原稿５をコンタクトガラス４
に押圧するものである。

光源６は、読取位置で読取原稿３の原稿面を照明するも
のであり、圧板５または読取原稿３の原稿面からの反射
光は、コンタクトガラス４を透過し、＠７により反射さ
れてレンズ８に入射し、レンズ８によってラインイメー
ジセンサ９に集束される。

ラインイメージセンサ９は、その読み取り有効ビット数
が２０４８に設定されており、したがって、この場合、
　８４幅の原稿を解像度が８画素／ａｍで読み取ること
ができる。

さて、本実施例では、次のようにして、ラインイメージ
センサ９で読み取って得た画信号のレベルを補正する。

すなわち、ラインイメージセンサ９で基準の白画像を読
み取ったときに得られる画信号を、所定画素間隔でサン
プリングし、基準の白波形サンプル信号として記憶する
（第２図（ａ）参照）。

そして、実際に読取原稿３の画像を読み取るヒきには、
その記憶している基準の白波形サンプル信号に基づいて
サンプルした画素間の白波形信号を補間演算して形成し
く第３図参照）、その白波形信号に基づいて、読み取っ
て得た画信号のレベルを補正するようにしている。

ただし、おのおのの画素に関する基準の白波形信号は、
少なくともその画素の画信号が出力されるまでの間に算
出する必要があるので、第２図（ｂ）に示すように、サ
ンプリングした白波形信号の出力タイミングを１サンプ
リング期間だけ先行させ、それによって、おのおのの画
素の基準の白波形信号を適切なタイミングで得ることが
できるようにしている。

第４図は、本発明の一実施例にかかる原稿読取装置の制
御系を示している。この実施例では、１６画画素化基準
の白波形信号をサンプリングしており、この場合、ｌラ
インの有効画素数が２０４８なので、白波形信号のサン
プル数は１２８になる。

同図において、ラインイメージセンサ９から出力される
アナログ画信号ＡＶは、反転増幅回路１０により反転増
幅されたのちに、エミッタフォロ回路１１によって電流
増幅され、カップリングコンデンサ１２を介してその直
流成分が遮断された状態で、直流再生増幅回路１３に加
えられる。

直流再生増幅回路１３は、入力信号が０ボルトを中心と
して変化するように、直流再生してレベルシフトするも
のであり、その出力信号は、可変利得増幅回路１４を介
してピークホールド回路１５およびアナログ／デジタル
変換器１６に加えられる。

ピークホールド回路１５は、ライン単位に入力信号のピ
ーク値を検出ｌ保持するものであり、そのピークホール
ド信号ＰＨは、アナログ／デジタル変換器１６の基準レ
ベル入力端に加えられている。

アナログ／デジタル変換器１６は、基準レベル入力端に
加えられているピークホールド信号ＰＨのレベルを基準
レベルとして、そのときの入力信号を対応する４ビツト
のデジタル信号に変換するものであり、そのデジタル信
号は、デジタル画信号ＤＶとして外部に出力されるとと
もに、ラッチ回路１７に加えられている。

このラッチ回路１７の記憶信号は、トライステートバッ
ファ１８を介し、デジタル画信号ＤＤとしてラッチ回路
１９に加えられるとともに、基準の白波形信号を記憶す
るためのＲＡＭ（ランダム・アクセス・メモリ）２０の
データ入出力端に加えられる。

ラッチ回路１９の記憶信号は、ラッチ回路２１および演
算回路２２に加えられ、また、ラッチ回路２１の記憶信
号は演算回路２２に加えられている。

演算回路２２は、ラッチ回路２１から入力した信号、お
よび、ラッチ回路１９から入力した信号に基づいて、基
準の白波形信号を補間演算するものであり、その演算に
より得られた補正基準信号ＥＶは、可変利得増幅回路１
４の利得データ入力端に加えられている。

モード信号ＭＯは、ＲＡＭ２０に白波形信号を記憶する
白波形サンプリングモード、または、読取原稿３の両像
を読み取る原稿読取モードのいずれかの動作モードを指
定するためのものであり、トライステートバッファ１８
．演算回路２２、主走査カウンタ２３およびタイミング
発生回路２４に加えられている。

ライン同期信号ＬＳは、ラインイメージセンサ９の１ラ
イン動作の基準を与えるものであり、主走査カウンタ２
３およびタイミング発生回路２４に加えられている。

画素クロックＥＣは、ラインイメージセンサ９の画素転
送タイミングを与えるためのものであり、演算回路２２
、主走査カウンタ２３、および、タイミング発生回路２
４に加えられている。

これらのモード信号ＭＤ、ライン同期信号ＬＳおよび画
素クロックＥＣは、この原稿読取装置を制御する制御部
（図示略）より出力される。

主走査カウンタ２３は、ライン同期信号ＬＳが加えられ
ると、所定値をロードして画素クロックＥＣの計数を開
始するものであり、その桁数は、ラインイメージセンサ
９の有効画素数である２０４８を計数できるように、１
１ビツトに設定されている。その計数データのうち、上
位７桁のデータＡ４〜ＡＩＯは、アドレスデータＡＯと
してＲＡＭ２０のアドレス入力端に加えられている。

また、モード信号問によって白波形サンプリングモード
に設定されているときには、ライン同期信号ＬＳが加え
られたタイミングで、ラインイメージセンサ９の先頭部
のダミービット数に対応した値をロードし、モード信号
ＭＯによって原稿読取モードが設定されているときには
、ライン同期信号ＬＳが加えられたタイミングで、ダミ
ービット数よりも白波形サンプル間のビット数だけ小さ
い値をロードする。

ＲＡＭ２０は、４ビツトのワードデータを１２８ワード
を記録できる容量を備えており、書込モードに設定され
ているときには、アドレスデータＡｎで指定されたアド
レスのワード領域に、データ入出力端に加えられている
デジタルＨ信号ＤＤを記憶し、続出モードに設定されて
いるときには、アドレスデータ＾Ｄで指定されたアドレ
スのワード領域に記憶しているデジタル画信号ＤＤを、
データ入出力端より出力する。

タイミング発生回路２４は、ライン同期信号ＬＳの入力
タイミングをその動作の基準εし、画素りロックＥＣを
入力してラインイメージセンサ９の動作に必要な各種の
タイミング信号ＳＳを形成するとともに、白波形信号の
サンプルタイミングおよび再生タイミングに対応したラ
ッチ信号ＬＴを形成するものであり、タイミング信号Ｓ
Ｓはセンサ駆動回路２５に加えられ、また、ラッチ信号
ＬＴはラッチ回路１７．１９．２１および演算回路２２
に加えられている。

また、タイミング発生回路２４は、ＲＡＭ２０の読み出
し／書き込みモードを規定する制御信号ＲＶを形成して
、ＲＡＭ２０に出力している。

センサ駆動回路２５は、タイミング信号ＳＳをラインイ
メージセンサ９が入力可能なレベルに変換するものであ
り、その出力信号は駆動タイミング信号ＤＣとしてライ
ンイメージセンサ９に加えられている。

また、直流再生増幅回路１３、可変利得増幅回路１４、
ピークホールド回路１５、アナログ／デジタル変換器１
６、ラッチ回路１７，１９，２１．　トライステートバ
ッフ７１８、演算回＄２２、主走査カウンタ２３．およ
び、タイミング発生回路２４は、１つの集積回路装［ｔ
ＳＩａに組み込まれ、１つの部品として取り扱われる。

以上の構成で、読取原稿３の原稿画像を読み取るヒき、
まず、読取Ｗ稿３が読取位置に達する前に、圧板５に形
成されている基準の白画像を読み込んで、基準の白波形
信号をサンプリングする。

このとき、制御部により、可変利得増幅回路１４の利得
が１に固定されるとともに、モード信号量は、白波形サ
ンプリングモードをあられす論理Ｈレベルに設定される
。

これにより、トライステートバッファ１８は、出力イネ
ーブル状態に設定され、また、タイミング発生回路２４
は、制御信号ＲＷによってＲＡＭ２０を書込モードに設
定する。

この状態で、ライン同期信号ＬＳが出力されると、画素
クロックＥＣに同期してタイミング発生回路２４からタ
イミング信号ＳＳが出力され、センサ駆動回路２５から
ラインイメージセンサ９の駆動タイミング信号ＤＣが出
力されて、ラインイメージセンサ９の１ライン分のアナ
ログ画信号ＡＶの読出動作が開始される。

ラインイメージセンサ９は、先頭部のダミービットの転
送動作を終了するヒ、有効なアナログ画信号ＡＶを順次
出力する。

このアナログ画信号ＡＶは、反転増幅回路１０を介して
反転されたのち、エミッタフォロワ回路１１により直流
増幅され、カップリングコンデンサ１２を介して直流成
分が除去された状態で、直流再生増幅回路１３に加えら
れる。

そして、アナログ画信号ＡＶは、直流再生増幅回路１３
でそのレベルが調整されて、可変利得増幅回路１４に入
力される。

この場合、可変利得増幅回路１４の利得が１に設定され
ているので、アナログ画信号ＡＶは、そのままのレベル
でピークホールド回路１５に入力されるとともに、アナ
ログ／デジタル変換器１６に加えられる。

ピークホールド回路１５は、アナログ画信号ＡＶのピー
ク値を検出して保持し、そのピークホールド信号ＰＨは
、アナログ／デジタル変換器１６に加えられる。

これにより、アナログ／デジタル変換器１６は。

アナログ画信号ＡＶに対応した４ビツトのデジモル画償
号口Ｖを出力する。

このデジタル画信号ＤＶは、白波形信号のサンプリング
タイミングでタイミング発生回路２４より出力されるラ
ッチ信号ＬＴ＋ニーよりラッチ回路１７に一旦記憶され
、トライステートバッファ１８を介し、デジタル画信号
ＤＤとしてＲＡＭ２０のデータ入出力端に加えられる。

このときには、ＲＡＭ２０が書込モードに設定されてい
るので、ＲＡＭ２０は、アドレスデータ＾Ｄが確定した
タイミングでデータ入出力端に加えられているデジタル
画信号ＤＤをそのアドレスにおけるデータとして入力し
、そのアドレスデータＡｎに対応したワード領域に、そ
のときに入力したデジタル画信号ＤＤの内容を記憶する
。

この場合、主走査カウンタ２３は、ライン同期信号ＬＳ
が出力されたタイミングで、負のダミービット数に対応
した値をロードして１画素クロックＥＣの計数動作を開
始するので、ダミービット数を計数終了した時点でその
計数値が０になり、それ以降は、有効なアナログ画信号
ＡＶが出力されるタイミングに同期して、計数値が増え
る。

それにより、アドレスデータＡＤは、アナログ画信号Ａ
Ｖの出力が開始されたタイミングで０になり、それ以降
は、画素クロックＥＣが１６個出力される度に１つずつ
増えるように変化する。

一方で、デジタル画信号ＤＤは、画素クロックＥＣが出
力される度に後続の画素に対応した値に変化するから、
ＲＡＭ２０には、圧板５の基準の白画像を読み取って得
た白波形信号を、１６個毎にサンプリングして得た１２
８個の白波形信号が記憶される。

このようにして、ｌライン分の読み取り動作が終了する
と、ＲＡＭ２０には、画信号レベルを補正する基準とな
る白波形信号が記憶される。

次に、読取原稿３の画像を読み取るときには、制御部に
より、モード信号ＭＤが原稿読取モードに対応した論理
Ｌレベルに変化される。

これにより、トライステートバッファ１８がハイインピ
ーダンス状態に設定されるとともに、タイミング発生回
路２４は、制御信号ＲＩＩｌによりＲＡＭ２０を読み出
しモードに設定する。

これにより、ＲＡＭ２０からは、そのときに主走査カウ
ンタ２３から出力されているアドレスデータＡＤに対応
したワード領域に記憶されている４ビツトの白波形信号
が読み出され、その読み出された白波形信号は、ラッチ
回路１９に加えられる。

さて、この状態で、ライン同期信号ＬＳが出力されると
、上述と同様にして、タイミング発生回路２４からタイ
ミング信号ＳＳが出力され、センサ關動回路２５からラ
インイメージセンサ９の駆動タイミング信号ＤＣが出力
され、これによって、ラインイメージセンサ９の１ライ
ン分のアナログ画信号ＡＶの読み出し動作が開始される
。

また、主走査カウンタ２３は、二のときには、ライン同
期信号ＬＳを入力すると、ダミービット数よりも１６だ
け小さい負の値をロードし、画素クロックＥＣの計数動
作を開始する。

したがって、主走査カウンタ２３の計数値は、ラインイ
メージセンサ９からアナログ画信号ＡＶが出力されるタ
イミングよりも画素クロックＥＣの１６周期前のタイミ
ングで０になり、それによって、主走査カウンタ２３の
計数値は、アナログ画信号ＡＶの画素に対応したアドレ
スよりも常に１６大きいアドレスになる。

その結果、アドレスデータＡＯは、アナログ画信号ＡＶ
のアドレスよりも、１白波形サンプリング間隔だけ先行
したタイミングで変化する。

また、タイミング発生回路２４は、アドレスデータＡＤ
が変化するタイミングで、ラッチ信号ＬＴを出力する。

これにより、アナログ画信号ＡＶの出力が開始されるタ
イミングよりも画素クロックＥＣの１６周期前のタイミ
ングで、ＲＡＭ２０から１番目の白波形信号が出力され
るとともに、その１番目の白波形信号はラッチ回路１９
にラッチされ、アナログ画信号ＡＶの出力が開始される
タイミングでは、ＲＡＭ２０から２番目の白波形信号が
出力されるとともに、１番目の白波形信号がラッチ回路
２１にラッチされて２番目の白波形信号がラッチ回路１
９にラッチされる。

したがって、演算回路２２は、アナログ画信号ＡＶの出
力が開始されるタイミングで、１番目の白波形信号を補
正基準信号ＥＶとして可変利得増幅回路１４に出力し、
それ以降は、１番目の白波形信号と２番目の白波形信号
に基づいて補間演算した結果得られた白波形信号の値を
、画素クロックＥＣに同期し、補正基準信号ＥＶとして
可変利得増幅回路１４に順次出力する。

これにより、１番目の白波形サンプリングタイミングか
ら２番目の白波形サンプリングタイミングまでの間に対
応した画素について、白波形信号が得られ、その白波形
信号の値に対応した補正基準信号ＥＶにより、可変利得
増幅回路１４の利得が変化するので、アナログ画信号Ａ
Ｖのレベルが自画像を基準値としたレベルに変換され、
アナログ画信号ＡＶのレベルが補正される。

このようにして、レベルが補正されたアナログ画信号Ａ
Ｖは、アナログ／デジタル変換器１６により対応するデ
ジタル画償１ｏｖに変換され、外部装置に出力される。

また、２番目の白波形サンプリングタイミング以降も、
上述と同様の動作が行われて、■ライン分のアナログ画
信号ＡＶのレベル補正動作が行われ、レベル補正後のア
ナログ画信号ＡＶに対応したデジタル画信号ＤＶが出力
される。

このようにして、読取原稿３の画像を読み取って得られ
た画信号が補正されて、デジタル画信号ＤＶとして出力
される。

ところで、上述した実施例では、１２８個の白波形信号
をサンプリングしているが、このサンプル個数を大幅に
低減することで、白波形信号を記憶する回路も１つの集
積回路装置に集積することができる。

第５図は、かかる場合の本発明の他の実施例を示してい
る。なお、同図において、第４図と同一部分および相当
する部分には、同一符号を付している。

この実施例では、２０４８個の画素のうち、１２８画素
間隔で１６個の白波形信号をサンプリングしている。

同図において、多段ラッチ回路３０は、１６個の白波形
信号を記憶するものであり、アナログ／デジタル変換器
１６から出力されるデジタル画信号Ｄｖを入力するとと
もに、その出力信号は、白波形信号ＯＬとしてラッチ回
路２１および演算回路２２に加えられている。

デコード回路３１は、主走査カウンタ２３の計数値の上
位４ビツトのデータ＾７−ＡＩＯを入力して、１６個の
選択信号ＳＬを形成するものであり、その選択信号ＳＬ
は、多段ラッチ回路３０に加えられている。

第６図は、多段ラッチ回路３０の一例を示している。

同図において、入力回路ＩＮは、デジタル画信号ＤＶを
入力シテ１６個のラッチ回路ＬＬ、　、　ＬＬ、　、−
、Ｌｌ、１Ｇに並列に加えるものであり、そのイネーブ
ル入力端ＥＮには、モード信号ＭＯが加えられている。

ラッチ回路ＬＬ、　、　ＬＬ、　、・・・、ＬＬ、、の
イネーブル入力端ＥＮには、それぞれ選択信号ＳＬ１．
　Ｓｌ、、　、・・・、　ＳＬｉ！が加えられており、
そのラッチ信号入力端りには、ラッチ信号り丁ヒモード
信号ＨＤがその２つの入力端に加えられているアンド回
路ＡＮの出力償３が加えられている。また、これらのラ
ッチ回路ＬＬ４．　Ｌｌ２゜・・・、ＬＬ、、の出力信
号は、出力回路ＯＰに加えられている。

出力回路ｏｐは、いずれかのラッチ回ｌｌ！ｊＬＬ□、
Ｌｉ、、。

・・・、　ＬＬｉ、の出力信号を、白波形信号ＤＬとし
て出力するものであり、そのイネーブル入力端ＥＮには
、モード信号ＭＤがインバータＴｖで反転された信号が
加えられている。

したがって、白波形サンプリングモードが設定されてい
て、モード信号ＭＯが論理Ｈレベルになっているときに
は、入力回路ＩＭがイネーブル状態になるとともに、出
力回路ＯＰがディセーブル状態になるので、デジタル画
信号ＤＶが入力回路神を介してラッチ回路ＬＬ、　、　
ＬＬ、　、・・・、　ＬＬ、　、に加えられるとともに
、ラッチ回路ＬＬ１．ＬＬ、　、・・・、　ＬＬｌ、の
記憶データは、出力回路ＯＰを介して出力されない。

また、アンド回路ＡＮが動作可能な状態になるので、ラ
ッチ信号ＬＴがアンド回路ＡＮを介してラッチ回路ＬＬ
、　、　Ｌｌ、、　、・・・、ＬＬｌ、に加えられる。

したがって、例えば、選択信号Ｓ　１．．１が論理１ル
ベルに立ち上げられて、ラッチ回路１４Ｌ１がイネーブ
ル状態になっている状態で、ラッチ信号ＬＴが出力され
ると、そのときに入力回路ＩＮを介して人力されている
デジタル画信号ＤＶがラッチ回路１、Ｌｌに記憶される
。

また、原稿読取モードが設定されていて、モード信号Ｍ
Ｄが論理Ｌレベルになっているときには、入力回路ＩＮ
がディセーブル状態になるとともに、出力回路ＯＰがイ
ネーブル状態になるので、デジタル画信号口Ｖがラッチ
回路ＬＬ、　、　ＬＬ、　、・・・、ＬＬ、、に加えら
れないとともに、イネーブル状態になっているラッチ回
路ＬＬ、　、　ＬＬ、　、・・・、ＬＬｉ、の記憶デー
タが出力回路ＯＰを介して白波形信号ＤＬとして出力さ
れる。

また、アンド回＠ＡＮが不動作状態になるので、ラッチ
信号ＬＴはラッチ回路ＬＬ１．ＬＬ、　、・・・、　Ｌ
Ｌ、　、に加えられない。

したがって、例えば、選択信号ＳＬ工が論理Ｈレベルに
立ち上げられて、ラッチ回路ＬＬ工がイネーブル状態に
なると、ラッチ回路ＬＬＬからその記憶データが出力回
路ＯＰに出力され、それによって、ラッチ−路ＬＬ、の
記憶データが白波形信号ＯＬとして出力される。

以上の構成で、基準の白波形信号をサンプリングする場
合、制御部により、可変利得増幅回路１４の利得が１に
固定されるとともに、モード信号ＭＤは、白波形サンプ
リングモードをあられす論理Ｈレベルに設定され、これ
により、多段ラッチ回路３０がデータ記憶状態となる。

この状態で、ライン同期信号ＬＳが出力されると。

上述と同様にして、ラインイメージセンサ９の１ライン
分のアナログ画信号ＡＶの読出動作が開始されて、アナ
ログ／デジタル変換器１６から、アナログ画信号ＡＶに
対応した４ビツトのデジタル画信号ＤＶが順次出力され
る。

また、この場合、上述と同様にして、主走査カウンタ２
３の計数値は、有効なアナログ画信号ＡＶが出力される
タイミングに同期して、０から１＠次大きな値に変化す
る。

それにより、デコード回路３１は、有効なアナログ画信
号ＡＶが出力されるタイミングに同期して、選択信号Ｓ
Ｌ１を論理Ｈレベルに立ち上げ、それ以降は、画素クロ
ックＥＣが１２８個出力される度に、選択信号ＳＬ、−
５Ｌ□、を順次論理Ｈレベルに立ち上げる。

なお、デコード回路３１は、同時に１つの選択信号ＳＬ
よ〜ＳＬ、、のみを論理Ｈレベルに立ち上げる。

一方で、デジタル画信号ＤＤは１画素クロックＥＣが出
力される度に後続の画素に対応した値に変化するから、
多段ラッチ回路３０には、圧板５の基準の白画像を読み
取って得た白波形信号を、１２８個毎にサンプリングし
て得た１６個の白波形信号が記憶される。

このようにして、１ライン分の読み取り動作が終了する
と、多段ラッチ回路３０には、画信号レベルを補正する
基準となる白波形信号が記憶される。

次に、読取原稿３の画像を読み取るときには。

制御部により、モード信号ＭＤが原稿読取モードに対応
した論理Ｌレベルに設定され、これにより、多段ラッチ
回路３０がデータ読み出し状態となる。

これにより、多段ラッチ回路３０からは、そのときにデ
コード回路３１から出力されている選択信号ＳＬ　（Ｓ
Ｌ、〜ＳＬよ、）に対応したラッチ回路ＬＬ１〜ＬＬ１
．に記憶されている４ビツトの白波形信号が読み出され
、その読み出された白波形信号は、ラッチ回路２１およ
び演算回路２２に加えられる。

さて、この状態で、ライン同期信号しＳが出力されると
、上述と同様にして、タイミング発生回路２４からタイ
ミング信号ＳＳが出力され、センサ駆動回路２５からラ
インイメージセンサ９の駆動タイミング信号ＤＣが出力
され、これによって、ラインイメージセンサ９の１ライ
ン分のアナログ画信号ＡＶの読み出し動作が開始される
。

また、主走査カウンタ２３は、このときには、ライン同
期信号ＬＳを入力すると、ダミービット数よりも１６だ
け小さい負の値をロードし、画素クロックＥＣの計数動
作を開始する。

したがって、主走査カウンタ２３の計数値は、ラインイ
メージセンサ９からアナログ画信号ＡＶが出力されるタ
イミングよりも画素クロックＥＣの１６周期前のタイミ
ングで０になり、それによって、主走査カウンタ２３の
計数値は、アナログ画信号ＡＶの画素に対応したアドレ
スよりも常に１６大きいアドレスになる。

その結果、デコード回路３Ｉは、アナログ画信号ＡＶの
アドレスよりも、１白波形サンプリング間隔だけ先行し
たタイミングで、選択信号ＳＬ工〜ＳＬ１．を順次論理
Ｈレベルに立ち上げる。

また、タイミング発生回路２４は、アドレスデータＡＤ
が変化するタイミングで、ラッチ信号ＬＴを出力する。

これにより、アナログ画信号ＡＶの出力が開始されるタ
イミングよりも画素クロックＥＣの１６周期前のタイミ
ングで、多段ラッチ回Ｎ３０から１番目の白波形信号が
出力され、アナログ画信号ＡＶの出力が開始されるタイ
ミングでは、多段ラッチ回路３０から２番目の白波形信
号が出力されるとともに、１番目の白波形信号がラッチ
回路２１にラッチされる。

したがって、演算回路２２は、上述と同様にして。

各画素の白波形信号を補間演算し、アナログ画信号ＡＶ
の各画素が出力されるタイミングに同期して、補正基準
信号ＥＶとして可変利得増幅回路１４に順次出力する。

これにより、１番目の白波形サンプリングタイミングか
ら２番目の白波形サンプリングタイミングまでの間に対
応した画素について、白波形信号が得られ、その白波形
信号の値に対応した補正基準信号Ｅｖにより、可変利得
増幅回Ｎ１４の利得が変化するので、アナログ画信号Ａ
Ｖのレベルが白画像を基準値としたレベルに変換され、
アナログ画信号ＡＶのレベルが補正される。

このようにして、レベルが補正されたアナログ画信号Ａ
Ｖは、アナログ／デジタル変換器１６により対応するデ
ジタル画信号ＤＶに変換され２外部装置に出力される。

以下同様にして、２番目の白波形サンプリングタイミン
グ以降の区間における白波形信号が補間演算され、おの
おのの画素に対応した補正基準信号ＥＶが可変利得増幅
回路１４に出力されて、■ライン分のアナログ画信号Ａ
Ｖのレベル補正が行われる。

このようにして１本実施例では１回路の構成要素の数が
格段に少ない多段ラッチ回路３０を用いて白波形信号の
サンプル値を記憶しているので、この多段ラッチ回路３
０を含んだ回路要素を１つの集積回路装置ＬＳＩｂに集
積することができ、その結果、装置構成要素の数を大幅
に削減することができる。

ところで、上述した各実施例では、ｌラインの画素のう
ち、白波形信号をサンプルする点を等間隔に設定してい
るが１通常、光源６の光量分布は、主走査方向の両端部
における変化が大きいので、例えば、第７図（ａ）に示
すように、この変化の大きい端部はどサンプル点の間隔
を小さくすることにより、白波形信号を補間演算したと
きの誤差をより小さくすることができる（第８図参照）
。

また、上述した実施例と同様に、レベル補正処理する区
間のアナログ画信号ＡＶが出力されるまでの間に、白波
形信号の補間演算を終了する必要があるため、第７図（
ｂ）に示すように、サンプリングタイミングを１つシフ
トする態様で、サンプリングした白波形信号を読み出し
て、補間演算する。

第９図は、白波形信号を非等間隔でサンプリングする、
本発明の他の実施例を示す。なお、同図において、第４
図と同一部分および相当する部分には、同一符号を付し
ている。

同図において、タイミング発生回路３２は、主走査カウ
ンタ２３の全ビット計数値ＡＤｃを入力し、モード信号
ＨＤの値に応じて、所定のサンプルタイミングに達する
度に変化する７ビツトのアドレスデータＡＤを形成して
、ＲＡＭ２０に出力するものである。

また、直流再生増幅回路１３、可変利得増幅＠路１５、
ピークホールド回路１５、アナログ／デジタル変換器１
６．ラッチ回路１．７，１９，２１．　　トライステー
トバッファ１８．演算回路２２、主走査カウンタ２３、
および、タイミング発生回路２４．３２は、集積されて
、１つの集積回路装置ＬＳＩｃとして構成される。

以上の構成で、白波形信号をサンプリングするとき、上
述と同様にして、制御部により、可変利得増幅回路１４
の利得が１に固定されるとともに、トライステートバッ
ファ１８は、出力イネーブル状態に設定され、また、タ
イミング発生回路２４は、制御信号ＲＷによってＲＡＭ
２０を書込モードに設定する。

この状態で、ライン同期信号しＳが出力されると。

上述と同様にして、画素クロックＥＣに同期したライン
イメージセンサ９のｌライン分のアナログ画信号ＡＶの
読出動作が開始され、アナログ／デジタル変換器１６か
らは、アナログ画信号ＡＶに対応した４ビツトのデジタ
ル画信号ＤＶが順次出力される。

このデジタル画信号Ｄνは、白波形信号のサンプリング
タイミングでタイミング発生回路２４より出力されるラ
ッチ信号ＬＴによりラッチ回路１７に一旦記憶され、ト
ライステートバッファ１８を介し、デジタル画信号ＤＤ
としてＲＡＭ２０のデータ入出力端に加えられる。

一方、上述と同様に、主走査カウンタ２３は、アナログ
画信号ＡＶの出力が開始されたタイミングで０になり、
それ以降は、画素クロックＥＣが出力される度に１つず
つ増えるように変化する。

したがって、タイミング発生回路３２から出力されるア
ドレスデータＡＤは、アナログ画信号Ａ−Ｖの出力が開
始されたタイミングでＯになり、それ以降は、白波形サ
ンプリングタイミングで、順次１つづつ大きくなるよう
に、その値が変化する。

その結果、ＲＡＭ２０には、圧板５の基準の白画像を読
み取って得た白波形信号を、第７図（ａ）に示したよう
なサンプリングタイミングでサンプリングして得た１２
８個の白波形信号が記憶される。

このようにして、ｌライン分の読み取り動作が終了する
と、ＲＡＭ２０には、画信号レベルを補正する基準とな
る白波形信号が記憶される。

次に、読取原稿３の画像を読み取るときには。

制御部により、モード信号量が原稿読取モードに対応し
た論理Ｌレベルに変化される。

これにより、上述と同様にして、トライステートバッフ
ァ１８がハイインピーダンス状態に設定されるとともに
、タイミング発生回路２４は、制御信号Ｒ１ｊによりＲ
ＡＭ２０を読み出しモードに設定する。

この状態で、ライン同期信号ＬＳが出力されると、上述
と同様にして、タイミング発生回路２４からタイミング
信号ＳＳが出力され、センサ駆動回路２５からラインイ
メージセンサ９の駆動タイミング信号ＤＣが出力され、
これによって、ラインイメージセンサ９の１ライン分の
アナログ画信号ＡＶの読み出し動作が開始される。

また、上述と同様にして、主走査カウンタ２３は、この
ときには、ライン同期信号ＬＳを入力すると。

ダミービット数よりも所定のオフセット値だけ小さい負
の値をロードし、画素クロックＥＣの計数動作を開始す
る。

したがって、主走査カウンタ２３の計数値は、ラインイ
メージセンサ９からアナログ画信号ＡＶが出力されるタ
イミングよりも上記オフセット部分の周期前のタイミン
グで０になり、それによって、主走査カウンタ２３の計
数値は、アナログ画信号ＡＶの画素に対応したアドレス
よりもオフセット値だけ常に大きい値になる。

それにより、タイミング発生回路３２は、アナログ画信
号ＡＶの出力が開始されるタイミングよりも画素クロッ
クＥＣのオフセット部分の周期だけ前のタイミングでア
ドレスデータＡＤを０に設定し、それ以降は、白波形演
算タイミングに同期して、アドレスデータＡＤの値を順
次１つづつ増やしていく。

また、タイミング発生回路２４は、アドレスデータＡＤ
が変化するタイミングで、ラッチ信号ＬＴを出力する。

これにより、第７図（ｂ）に示したようなタイミングで
、ＲＡＭ２０から白波形信号が順次出力され。

演算回路２２が必要とする２つの白波形信号のうち。

演算区間の最初の白波形信号はラッチ回路２１に。

また、演算区間の最後の白波形信号がラッチ回路１９に
順次ラッチされ、演算回路２２により、演算区の各画素
に対応した白波形信号が補間演算されて、補正基準信号
ＥＶとして順次可変利得増幅回路１４に出力される。

その結果、その補正基準信号ＥＶにより、可変利得増幅
回路１４の利得が変化するので、アナログ画信号ＡＶの
レベルが補正され、アナログ／デジタル変換器１６によ
り対応するデジタル画信号ＤＶ、に変換され、外部装置
に出力される。

また、２番目の白波形サンプリングタイミング以降も、
上述と同様の動作が行われて、１ライン分のアナログ画
信号ＡＶのレベル補正動作が行われ、レベル補正後のア
ナログ画信号ＡＶに対応したデジタル画信号ＤＶが出力
される。

第１０図は本発明のさらに他の実施例にかかる装置を示
している。なお、同図において、第５図と同一部分およ
び相当する部分には同一符号を付している。

この実施例では、第９図に示した装置のＲＡＭ２Ｏに代
えて、多段ラッチ回路３０を用いることで、第９図に示
した装置の機能をより安価に実現している。　同図にお
いて、タイミング発生回路３３は、主走査カウンタ２３
のアドレスデータＡＤｂを入力し、モード信号ＭＤに応
じて、所定のサンプルタイミングあるいは演算タイミン
グに達する度に変化する選択信号ＳＬを形成し、多段ラ
ッチ回路３０に出力するものである。

したがって、この実施例では、白波形サンプル時には、
上述と同様にして、白波形サンプルタイミングになる度
に、多段ラッチ回路３０にラッチ回路ＬＬ□〜Ｌしいに
、白波形信号のデジタル画信号ＤＶが順次記憶される。

また５原稿読取時には、上述と同様にして、演算回路２
２の演算タイミングになる度に、多段ラッチ回１１１３
０のラッチ回路ＬＬよ−ＬＬ１．より白波形信号が順次
出力され、それにより、演算回路２２により、演算区間
における各画素の白波形信号が補間演算されて、補正基
準信号ＥＶが可変利得増幅回路１４に出力され、その結
果、アナログ画信号ＡＶのレベルが補正される。

この実施例でも、白波形信号を記憶する要素まで１つの
集積回路装置ＬＳＩｄに集積することができるので、原
稿読取装置の構成を非常に小さくすることができる。

ところで、上述した各実施例では、主走査線上の画素数
が２０４８個の場合について説明しているが。

主走査線上の画素数がそれ以外の場合にも１本発明を同
様にして適用することができる。また、第１図以外の光
学系を備えた装置にも、本発明を同様にして適用するこ
とができる。

また、白波形信号のサンプリングタイミングは、上述し
た実施例のものに限ることはない。

また、多段ラッチ回路の構成は、上述したものに限るこ
とはない。

［発明の効果］ 以上説明したように、本発明によれば、基準の白色画像
を読み込むヒきに所定のサンプル画素間隔で白波形信号
をサンプリングして記憶し、原稿画像読取時には、その
記憶した白波形信号に基づいて、白波形信号のサンプル
画素およびサンプル間画素に対応した白波形信号を演算
して形威し、その演算結果を基準の白波形画信号として
用いているので、白波形信号のサンプル数が減少するた
め、白波形信号を記憶する記憶素子に必要な記憶容量も
減少し、それによって、装置コストを低減するこヒがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例にかかる原稿読取装置の光学
系を示す概略構成図、第２図は白波形信号のサンプリン
グ態様の一例を示す概略図、第３図は補間演算の一例を
示す概略図、第４図は本発明の一実施例にかかる原稿読
取装置の処理系を示すブロック図、第５図は本発明の他
の実施例にかかる原稿読取装置の処理系を示すブロック
図、第６図は多段ラッチ回路の一例を示すブロック図。 第７図は白波形信号のサンプリング態様の他の例を示す
概略図、第８図は補間演算の他の例を示す概略図、第９
図は本発明のさらに他の実施例にかかる原稿読取装置の
処理系を示すブロック図、第１０図は本発明の別な実施
例にかかる原稿読取装置の処理系を示すブロック図であ
る。 １７、１９．２１・・・ラッチ回路、１８・・・トライ
ステートバッファ、２０・・・ＲＡＭ（ランダム・アク
セス・メモリ）。 ２２・・・演算回路、２３・・・主走査カウンタ。 ２４．３２，３３・・・タイミング発生回路、３０・・
・多段ラッチ回路、３１・・・デコード回路。 第 １ 図 第２図 第３図 ｎ ｈ円 第４図 第 図 第６ 図 第 ７ 図 第 図 ｍ ｂｍ＋１ ｂｍ＋２ ｂｒｎ＋３ 第９図

Claims (2)

【特許請求の範囲】
1. （１）原稿画像読み取りに先立って基準の白色画像を読
   み込んでその読取画信号を基準の白波形画信号として記
   憶し、その白波形画信号に基づいて原稿画像読取時の画
   信号レベルのばらつきを画素単位に補正する原稿読取装
   置の画信号補正方法において、基準の白色画像を読み込
   むときに一定サンプル画素間隔で白波形信号をサンプリ
   ングして記憶し、原稿画像読取時には、その記憶した白
   波形信号に基づいて、白波形信号のサンプル画素および
   サンプル間画素に対応した白波形信号を演算して形成し
   、その演算結果を基準の白波形画信号として用いること
   を特徴とする原稿読取装置の画信号補正方法。
2. （２）原稿画像読み取りに先立って基準の白色画像を読
   み込んでその読取画信号を基準の白波形画信号として記
   憶し、その白波形画信号に基づいて原稿画像読取時の画
   信号レベルのばらつきを画素単位に補正する原稿読取装
   置の画信号補正方法において、基準の白色画像を読み込
   むときに、読み取りラインの両端のサンプル間隔を狭く
   、かつ、読み取りラインの中央のサンプル間隔を広くし
   た態様で、白波形信号をサンプリングして記憶し、原稿
   画像読取時には、その記憶した白波形信号に基づいて、
   白波形信号のサンプル画素およびサンプル間画素に対応
   した白波形信号を演算して形成し、その演算結果を基準
   の白波形画信号として用いることを特徴とする原稿読取
   装置の画信号補正方法。