JPH0377522B2 - - Google Patents
Info
- Publication number
- JPH0377522B2 JPH0377522B2 JP56191935A JP19193581A JPH0377522B2 JP H0377522 B2 JPH0377522 B2 JP H0377522B2 JP 56191935 A JP56191935 A JP 56191935A JP 19193581 A JP19193581 A JP 19193581A JP H0377522 B2 JPH0377522 B2 JP H0377522B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- data
- byte
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 30
- 238000012545 processing Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 6
- 230000003936 working memory Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- 230000004397 blinking Effects 0.000 description 3
- 102100039990 Hairy/enhancer-of-split related with YRPW motif protein 2 Human genes 0.000 description 1
- 101100170590 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DMA1 gene Proteins 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 101150061866 hey2 gene Proteins 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001343 mnemonic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1159—Image table, memory
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14089—Display of control states on cards, by leds
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14098—Displaying instructions for monitoring state of machine
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Debugging And Monitoring (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
この発明はプログラマブル・コントローラに関
し、特に動作チエツクに便利な入出力データのモ
ニタ表示技術に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a programmable controller, and particularly to a technique for monitoring and displaying input/output data convenient for checking operation.
周知のように、一般の多くのプログラマブル・
コントローラでは外部入出力機器を接続する入出
力装置の端子盤面に、各端子に表示ランプを1対
1に対応させた入出力状態表示器が設けられてお
り、実際の使用状態において、各端子に入力また
は出力される入出力信号の論理状態がそれぞれ対
応した表示ランプの点滅によつて表示されるよう
になつている。これで、使用者はプログラマブ
ル・コントローラの運転状態にて時々刻々変化す
る入出力信号状態を上記表示器から一応目視確認
できるようになつている。 As is well known, many general programmable
In the controller, an input/output status indicator is provided on the terminal board of the input/output device that connects external input/output devices, with indicator lamps corresponding to each terminal on a one-to-one basis. The logical states of the input and output signals that are input or output are displayed by blinking the corresponding display lamps. This allows the user to visually check the input/output signal status, which changes moment by moment depending on the operating status of the programmable controller, from the display.
しかし上記入出力状態表示器は、例えば64点と
か128点という多数の入出力端子に対応する多数
の表示ランプをすべて端子盤面に集中して配設し
たものである関係上、次のような動作確認を目視
にて行なおうとする場合に極めて不便なものであ
つた。 However, the above-mentioned input/output status display has a large number of indicator lamps corresponding to a large number of input/output terminals, for example 64 or 128 points, all arranged centrally on the terminal board surface, so it operates as follows. This is extremely inconvenient when visually checking.
ユーザプログラムによつて密接に関係付けられ
た2〜3点の入出力信号について、そのオン、オ
フのタイミングの相互関係を上記入出力状態表示
器から確認しようとするとき、それら数点の入出
力信号の表示ランプが表示器中で互いに隣合うも
のである場合はそれ程問題はない。しかし、目視
確認しようとする数点の表示ランプが表示器中の
多数のランプの中に散在していて、互いに離れた
位置にある場合、他の多数のランプの点滅に影響
をされずに、目的とする数点の表示ランプの点滅
状態を目視確認するというのは甚だ困難なことで
あつた。 When trying to check the interrelationship of on and off timings of two or three input/output signals that are closely related by the user program from the input/output status display, the input/output signals of those several points There is no problem if the signal indicator lamps are adjacent to each other in the display. However, if the several indicator lamps you want to visually check are scattered among many lamps in the display and are located far from each other, the display will not be affected by the flashing of many other lamps. It is extremely difficult to visually check the blinking states of several target indicator lamps.
また、最近のプログラマブル・コントローラに
おいては1ビツトの入出力データの論理演算だけ
でなく、タイマ命令やカウンタ命令等で代表され
るように、入出力データとして数値データを取扱
い、ビツト入出力データと数値データとの関連演
算や、数値データ同士の演算、数値データの大小
比較等による外部機器制御をユーザプログラム中
に盛り込めるようになつている。この種の数値デ
ータを取扱うプログラマブル・コントローラで
は、入出力メモリ中のデータはビツト入出力デー
タと数値を表すバイト入出力データとに分かれ
る。そして、上述したような動作確認のためのモ
ニタは、ビツト入出力データが対象になるだけで
はなく、当然バイト入出力データもモニタの対象
となる。特に、単に1つのバイト入出力データの
変化をモニタするだけでなくそのバイト入出力デ
ータと係わり合う他の入出力データとともにその
相互関係が分るようにモニタできれば実使用上極
めて便利なものである。例えば、カウンタ命令に
おけるカウント値であるバイト入出力データと、
そのカウンタ命令の入力信号となるビツト入力デ
ータと、そのカウンタ命令のカウントアツプ出力
信号となるビツト入出力データ等を一纒めにして
モニタ表示できれば好都合である。 In addition, recent programmable controllers do not only handle logical operations on 1-bit input/output data, but also handle numeric data as input/output data, as typified by timer instructions and counter instructions. It has become possible to incorporate external device control into a user program by performing calculations related to data, calculations between numerical data, and comparing the magnitude of numerical data. In a programmable controller that handles this type of numerical data, the data in the input/output memory is divided into bit input/output data and byte input/output data representing numerical values. The monitor for checking the operation as described above not only monitors bit input/output data, but also byte input/output data. In particular, it would be extremely convenient in practical use if it could not only monitor changes in one byte input/output data, but also monitor other input/output data that are related to that byte input/output data, as well as their mutual relationships. . For example, byte input/output data, which is the count value in a counter instruction,
It would be convenient if the bit input data that becomes the input signal of the counter instruction and the bit input/output data that becomes the count-up output signal of the counter instruction can be displayed together on the monitor.
上述の如き数値データを含んだ複数の入出力デ
ータを集中的にモニタ表示することは(これを多
点モニタと称す)、ユーザプログラムをシーケン
ス制御回路図の形でCRT画面等にモニタ表示で
きるようにしたいわゆるCRTプログラミングパ
ネル付きのプログラマブル・コントローラでは従
来から行なえる。しかし、シーケンス制御回路図
の形でモニタ表示が行なえる装置は極めて複雑で
高度なものであり、非常に高価な装置である。従
つて中規模以下のプログラマブル・コントローラ
にはこのようなプログラミングパネルはついてお
らず、その場合は上記の多点モニタは行なえなか
つた。 Centrally displaying multiple input/output data including numerical data as described above on a monitor (this is called a multi-point monitor) makes it possible to display a user program on a CRT screen, etc. in the form of a sequence control circuit diagram. This can be done conventionally with a programmable controller equipped with a so-called CRT programming panel. However, a device capable of displaying a monitor display in the form of a sequence control circuit diagram is extremely complex, sophisticated, and very expensive. Therefore, medium-sized and smaller programmable controllers do not have such programming panels, and in such cases, the above-mentioned multipoint monitoring cannot be performed.
この発明は上述した従来の問題点に鑑みなされ
たものであり、その目的は、ハードウエア、ソフ
トウエアともに簡単な構成で、任意に選択した複
数点の入出力データ(ビツトおよびバイトを含
む)の変化およびその関連性を容易に確認するこ
とができる多点モニタ表示機能を備えたプログラ
マブル・コントローラを提供することにある。上
記の目的を達成するために、この発明は、使用者
が任意に設定したシーケンス制御プログラムをユ
ーザプログラムメモリから順次読出し、各ユーザ
命令に従つて指定入出力アドレスの入出力データ
間のビツト演算およびバイトデータの演算処理を
し、かつその演算処理結果によつて指定のビツト
出力データおよびバイト出力データを更新するプ
ログラマブル・コントローラにおいて、
任意に複数個のビツト入出力アドレスおよびバ
イト入出力アドレスをモニタ対象アドレスとして
設定可能なモニタ入力手段と、
このモニタ入力手段にて設定された各入出力ア
ドレスのビツト入出力データまたはバイト入出力
データをユーザプログラムの実行サイクル毎に読
取るモニタデータ読取手段と、
このモニタデータ読取手段にて読取られた各入
出力データの論理状態を、1バイト分の表示素子
群毎に近接して整列配置してなる表示器の各1バ
イト分の表示素子群に、ビツト入出力データの表
示とバイト入出力データの表示を兼用して前記各
入出力アドレスに対応した表示素子にて表示する
表示制御手段と、
を備えたことを特徴とする。 This invention was made in view of the above-mentioned conventional problems, and its purpose is to provide a method for input/output data (including bits and bytes) at arbitrarily selected points using a simple configuration of both hardware and software. An object of the present invention is to provide a programmable controller equipped with a multi-point monitor display function that allows changes and their relationships to be easily confirmed. In order to achieve the above object, the present invention sequentially reads a sequence control program arbitrarily set by a user from a user program memory, and performs bit operations and operations between input and output data at specified input and output addresses in accordance with each user instruction. In a programmable controller that performs arithmetic processing on byte data and updates specified bit output data and byte output data based on the results of the arithmetic processing, any number of bit input/output addresses and byte input/output addresses can be monitored. monitor input means that can be set as an address; monitor data reading means that reads bit input/output data or byte input/output data of each input/output address set by the monitor input means for each execution cycle of the user program; The logic state of each input/output data read by the data reading means is input/output as a bit to each 1-byte display element group of the display device, which is arranged in close alignment for each 1-byte display element group. The present invention is characterized by comprising: display control means for displaying data and displaying byte input/output data on display elements corresponding to each of the input/output addresses.
以下、この発明の実施例を図面に基づいて詳細
に説明する。 Hereinafter, embodiments of the present invention will be described in detail based on the drawings.
第1図はこの発明を適用したプログラマブル・
コントローラの全体の概略構成を示すブロツク図
である。このプログラマブル・コントローラは、
全体の制御の中枢となるCPU1(中央処理ユニ
ツト)と、CPU1によつて実行されるシステム
プログラムを格納したシステムプログラムメモリ
(ROM)2と、CPU1によつて各種可変データ
の一時格納エリアとして使われるワーキングメモ
リ(RAM)3と、使用者が任意に設定したシー
ケンス制御プログラムが格納されるユーザプログ
ラムメモリ(RAM)4と、外部入力信号(ビツ
トデータおよびバイトデータを含む)が与えられ
る入力バツフアおよび外部出力信号(ビツトデー
タおよびバイトデータを含む)を送出する出力バ
ツフアを含んだ入出力装置5(入力装置と出力装
置の総称)と、入出力装置5に対応した入出力デ
ータ(ビツトデータおよびバイトデータを含む)
のバツフアメモリとなる入出力メモリ(RAM)
6と、CPU1に各種の動作指令を与えたり、ユ
ーザプログラムの作成入力やモニタ指令入力を行
なつたり、その入力時の表示やモニタ表示等がな
されるプログラムコンソール7とを備えている。 Figure 1 shows a programmable system to which this invention is applied.
FIG. 2 is a block diagram showing the overall schematic configuration of the controller. This programmable controller is
CPU1 (Central Processing Unit) serves as the center of overall control, system program memory (ROM) 2 stores system programs executed by CPU1, and is used by CPU1 as a temporary storage area for various variable data. A working memory (RAM) 3, a user program memory (RAM) 4 in which a sequence control program arbitrarily set by the user is stored, and an input buffer and external memory to which external input signals (including bit data and byte data) are applied. The input/output device 5 (general term for input device and output device) includes an output buffer that sends out output signals (including bit data and byte data), and the input/output data (bit data and byte data) corresponding to the input/output device 5. including)
Input/output memory (RAM), which serves as buffer memory for
6, and a program console 7 through which various operating commands are given to the CPU 1, user program creation input and monitor command input are performed, and displays at the time of input, monitor display, etc. are provided.
周知のように、この種のプログラマブル・コン
トローラにおけるユーザプログラムの実行動作
は、ユーザプログラムメモリ4からユーザ命令を
順次読出し、各ユーザ命令に従つて入出力メモリ
6に格納されている入出力データ間のビツト演算
およびバイトデータの演算処理をし、かつ、その
演算処理結果によつて指定のビツト出力データお
よびバイト出力データを更新することであり、ま
たこのユーザプラグラムの実行と同期して入出力
装置5に与えられる入力データを入出力メモリの
所定エリアに書込むとともに(入力更新)、入出
力メモリ6の所定エリアの出力データを入出力装
置5に転送する(出力更新)動作が行なわれ、こ
れにより入出力装置5に与えられる入力データと
入出力装置5から出力する出力データとの関係に
おいて、ユーザプログラムにて指定されたシーケ
ンス状態が作り出される訳である。なお、ユーザ
プログラムでの演算処理対象となるのは入出力装
置5の入出力データだけではなく、いわゆる内部
リレーや補助リレーと呼ばれるメモリ3あるいは
メモリ6に記憶するデータも含まれるのは周知の
とおりである。また、メモリ3またはメモリ6を
使用していわゆるタイマ命令やカウンタ命令を処
理するようになつているのも周知のとおりであ
る。 As is well known, the execution operation of a user program in this type of programmable controller involves sequentially reading out user instructions from the user program memory 4, and changing the input/output data stored in the input/output memory 6 according to each user instruction. It performs bit operations and byte data operations, and updates specified bit output data and byte output data based on the results of the operation processing, and also updates the input/output device 5 in synchronization with the execution of this user program. The input data given to the input/output memory 6 is written to a predetermined area of the input/output memory (input update), and the output data of the predetermined area of the input/output memory 6 is transferred to the input/output device 5 (output update). In the relationship between the input data given to the input/output device 5 and the output data outputted from the input/output device 5, a sequence state specified by the user program is created. As is well known, the subject of calculation processing in the user program is not only the input/output data of the input/output device 5, but also data stored in the memory 3 or memory 6, which is called an internal relay or auxiliary relay. It is. It is also well known that the memory 3 or the memory 6 is used to process so-called timer instructions and counter instructions.
上記入出力装置5は、制御対象機器に係わる外
部入出力機器が接続される端子盤5Aと、端子盤
5Aの各端子に1対1に対応した表示ランプを有
する入出力状態表示器5Bとを備えている。入出
力状態表示器5Bは、前述したように、端子盤5
Aの各端子に印加される入力信号(入力データ)
あるいは端子から送出される出力信号(出力デー
タ)の論理状態に応じて点灯あるいは消灯される
ように構成されている。 The input/output device 5 includes a terminal board 5A to which external input/output devices related to the controlled device are connected, and an input/output status indicator 5B having indicator lamps corresponding one-to-one to each terminal of the terminal board 5A. We are prepared. As mentioned above, the input/output status display 5B is connected to the terminal board 5.
Input signal (input data) applied to each terminal of A
Alternatively, the light is turned on or off depending on the logic state of the output signal (output data) sent from the terminal.
上記プログラムコンソール7は、テンキーや命
令コードキーやその他のフアンクシヨンキーを含
むキーボード7Aと、アドレス表示やデータ表示
がなされる数字表示器7Bと、各種のエラー状態
を表示するとともにユーザ命令の命令語を表示す
るドツト表示器7Cとを備えている。ドツト表示
器7Cは32個の表示ランプを1行8個で4行のマ
トリクス状に配設したもので、各表示ランプには
「AND」、「OR」、「NOT」、「OUT」……といつ
たユーザ命令の命令語(命令コード)の各ニーモ
ニツクが1対1に対応して表記されているととも
に、「パリテイーエラー」、「CPUエラー」、「I/
Oエラー」……といつた各種エラー状態の説明表
記が対応している。 The program console 7 includes a keyboard 7A that includes a numeric keypad, command code keys, and other function keys, a numeric display 7B that displays addresses and data, and a numeric display 7B that displays various error states and command words for user commands. It is equipped with a dot display 7C that displays . The dot display 7C has 32 display lamps arranged in a matrix of 4 lines with 8 lamps per line, and each display lamp has ``AND'', ``OR'', ``NOT'', ``OUT''... Each mnemonic of the instruction word (instruction code) of a user instruction such as ``parity error'', ``CPU error'', ``I/
The descriptions of various error states such as "O error" are supported.
周知のように、ユーザプログラムメモリ4に任
意のユーザ命令を書込む入力操作はプログラムコ
ンソール7によつて行なわれるようになつてお
り、その際に、入力中のユーザ命令の命令語はド
ツト表示器7Cに表示され、アドレスやデータは
数字表示器7Bに表示される。同様に、ユーザプ
ログラムメモリ4に設定されたユーザ命令を読出
して表示するユーザ命令のモニタ機能も通常備わ
つており、その場合のモニタ表示はドツト表示器
7Cと数字表示器7Bによつてなされる。これら
のプログラムコンソール7に係わる基本機能およ
びその制御動作は従来から良く知られている。 As is well known, an input operation for writing an arbitrary user command into the user program memory 4 is performed using the program console 7, and at this time, the command word of the user command being input is displayed on the dot display. 7C, and addresses and data are displayed on the numeric display 7B. Similarly, a monitor function for reading and displaying user commands set in the user program memory 4 is usually provided, and the monitor display in this case is performed by the dot display 7C and the numeric display 7B. . The basic functions and control operations related to these program consoles 7 are well known.
入出力状態のモニタ機能は、任意に複数個のビ
ツト入出力アドレスおよびバイト入出力アドレス
をモニタ対象アドレスとして設定すると、その設
定された各入出力アドレスのビツト入出力データ
またはバイト入出力データがユーザプログラムの
実行サイクル毎に読取られ、その読取られた各入
出力データの論理状態が、複数個の表示素子を近
接して整列配置してなる表示器の前記各入出力ア
ドレスに対応した表示素子に表示されるというも
のである。この場合の表示器は、この実施例にお
いては、上記プログラムコンソール7におけるド
ツト表示器7Cが兼用される。また、モニタ対象
アドレスを入力するための入力手段としては、プ
ログラムコンソール7のキーボード7Aが兼用さ
れ、これによりモニタ対象アドレスを入力する際
に数字表示器7Bにそのアドレスが表示されるよ
うになる。 The input/output status monitoring function allows you to arbitrarily set multiple bit input/output addresses and byte input/output addresses as monitor target addresses, and the bit input/output data or byte input/output data of each set input/output address is monitored by the user. The logical state of each read input/output data is read every execution cycle of the program, and the logical state of each read input/output data is displayed on the display element corresponding to each input/output address of the display device, which is formed by arranging a plurality of display elements in close alignment. It will be displayed. In this case, the dot display 7C in the program console 7 is also used as the display in this embodiment. Further, the keyboard 7A of the program console 7 is also used as an input means for inputting the monitor target address, so that when the monitor target address is input, the address is displayed on the numeric display 7B.
なお、一般のプログラマブル・コントローラで
は、プログラムコソール7からの入力をCPU1
の割込処理によつて受付けるようになつている。
この入力受付のための割込処理は従来からよく知
られているところである。 In general programmable controllers, input from the program console 7 is sent to the CPU 1.
It is now accepted through interrupt processing.
This interrupt processing for accepting input is well known.
また、ワーキングメモリ3には上述の入出力状
態のモニタ機能を実現するために、第2図に示す
ようにモニタ制御エリアが設定されている。この
実施例においては、モニタ対象として4個の入出
力アドレスを設定できるようにしており、第2図
のMA0,MA1,MA2,MA3はそれぞれモ
ニタ対象アドレスが格納されるエリアである。ま
た、各アドレスエリアMA0〜MA3に対応して
設定有フラグMF0〜MF3が設定されている。
これら設定有フラグMF0〜MF3は、それぞれ
対応するアドレスエリアMA0〜MA3にモニタ
対象アドレスが格納されたときにセツトされる。
また、設定有フラグMF0〜MF3のいずれか1
つでもセツトされたとき、多点モニタフラグMF
がセツトされる。 Further, a monitor control area is set in the working memory 3, as shown in FIG. 2, in order to realize the above-mentioned input/output state monitoring function. In this embodiment, four input/output addresses can be set as monitor targets, and MA0, MA1, MA2, and MA3 in FIG. 2 are areas in which monitor target addresses are stored, respectively. Further, setting flags MF0 to MF3 are set corresponding to each address area MA0 to MA3.
These set flags MF0 to MF3 are set when a monitor target address is stored in the corresponding address areas MA0 to MA3, respectively.
Also, any one of the setting flags MF0 to MF3
When set at any time, the multipoint monitor flag MF
is set.
更に、アドレスエリアMA0〜MA3に格納さ
れるモニタ対象アドレスがビツト入出力アドレス
がバイト入出力アドレス(一般にチヤンネルと称
されている)かを特定するために各アドレスエリ
アMA0〜MA3に対応してチヤンネルフラグ
CHF0〜CHF3が設定されており、アドレスエ
リアMA0〜MA3に格納するモニタ対象アドレ
スがバイト入出力アドレスである場合に対応する
チヤンネルフラグCHF0〜CHF3をセツトする。
なお、アドレスエリアMA0〜MA3(チヤンネ
ルフラグCHF0〜CHF3を含む)に任意にモニ
タ対象アドレスを格納する操作は前述したように
プログラムコンソール7のキーボード7Aを操作
することによつて行なわれる。また、アドレスエ
リアMA0〜MA3に一旦格納したモニタ対象ア
ドレスを消去する操作もキーボード7Aによつて
行なわれる。 Furthermore, in order to specify whether the monitored address stored in address areas MA0 to MA3 is a bit input/output address or a byte input/output address (generally called a channel), a channel is set corresponding to each address area MA0 to MA3. flag
CHF0 to CHF3 are set, and when the monitored address stored in the address areas MA0 to MA3 is a byte input/output address, the corresponding channel flags CHF0 to CHF3 are set.
Incidentally, the operation of arbitrarily storing a monitor target address in the address areas MA0 to MA3 (including channel flags CHF0 to CHF3) is performed by operating the keyboard 7A of the program console 7, as described above. Further, the keyboard 7A is also used to erase the monitor target address once stored in the address areas MA0 to MA3.
また、上記モニタ制御エリアのアドレスエリア
MA0は上記ドツト表示器7Cにおける最上行の
8個の表示ランプに対応付けられており、後述す
るように、エリアMA0に格納された入出力アド
レスがビツト入出力アドレスである場合、そのア
ドレスの1ビツトの信号の論理状態はドツト表示
器7Cの最上行の最上位桁の表示ランプ(左端の
表示ランプ)の点滅によつて表示されるととも
に、エリアMA0に格納された入出力アドレスが
バイト入出力アドレスである場合、そのアドレス
のバイトデータは最上行の8個の表示ランプにて
表示されるようになつている。以下同様にアドレ
スエリアMA1はドツト表示器7Cの2行目に対
応付けられ、アドレスエリアMA2は3行目に対
応付けられアドレスエリアMA3は4行目に対応
付けられている。このように極く近接して8個×
4行に配列された表示ランプによつてモニタ表示
がなされる。 In addition, the address area of the monitor control area above
MA0 is associated with the eight display lamps on the top row of the dot display 7C, and as described later, if the input/output address stored in area MA0 is a bit input/output address, one of the address The logical state of the bit signal is displayed by blinking the display lamp of the most significant digit on the top row of the dot display 7C (the leftmost display lamp), and the input/output address stored in area MA0 is indicated by the byte input/output. If it is an address, the byte data of that address is displayed on the eight display lamps on the top row. Similarly, address area MA1 is associated with the second line of the dot display 7C, address area MA2 is associated with the third line, and address area MA3 is associated with the fourth line. 8 pieces very close together like this
The monitor display is performed by display lamps arranged in four rows.
第3図はCPU1によつて実行されるシステム
プログラムの概要を表したフローチヤートであ
る。以下、このフローチヤートに従つて順次説明
する。最初のルーチン100はユーザプログラム
の実行ルーチンであり、ここにおいてユーザプロ
グラムメモリ4の各ユーザ命令を順次実行し、入
出力メモリ6の出力データを書換えていく。ユー
ザプログラムをEND命令まで実行し終わると、
次のルーチン101に進み、入出力装置5と入出
力メモリ6との間で入出力データの高速交換を行
なう前述した入出力更新処理を実行する。 FIG. 3 is a flowchart showing an overview of the system program executed by the CPU 1. The steps will be sequentially explained below according to this flowchart. The first routine 100 is a user program execution routine in which each user command in the user program memory 4 is executed in sequence and the output data in the input/output memory 6 is rewritten. When the user program finishes executing up to the END instruction,
Proceeding to the next routine 101, the above-described input/output update process for high-speed exchange of input/output data between the input/output device 5 and the input/output memory 6 is executed.
次のステツプ102以降がモニタの処理である。
まずステツプ102では、ワーキングメモリ3に設
定された上記多点モニタフラグMFがセツトされ
ているか否か、すなわちモニタの指定があるか否
かを判断する。モニタの指定がなければステツプ
103側の他の処理に進み、モニタ指定があるとき
ステツプ104側に進む。ステツプ104では、ワーキ
ングメモリ3に設定された上記設定有フラグMF
0がセツトされているか否か、すなわちアドレス
エリアMA0にモニタ対象アドレスが設定されて
いるか否かをチエツクする。設定有フラグMF0
がリセツトされている場合(モニタ対象アドレス
が設定されていない)ステツプ105に進み、上記
ドツト表示器7Cにおける1行目の8個の表示ラ
ンプを消灯する。 The next step 102 and subsequent steps are monitor processing.
First, in step 102, it is determined whether the multi-point monitor flag MF set in the working memory 3 is set, that is, whether a monitor is designated. Step if no monitor is specified
The process proceeds to other processing on the side of step 103, and when there is a monitor designation, the process proceeds to step 104. In step 104, the above setting flag MF set in working memory 3 is
It is checked whether 0 is set, that is, whether a monitor target address is set in address area MA0. Setting flag MF0
If the address has been reset (the monitored address has not been set), the process advances to step 105, and the eight display lamps in the first row of the dot display 7C are turned off.
また、設定有フラグMF0がセツトされている
場合はステツプ105に進み、チヤンネルフラグ
CHF0がセツトされているか否か、すなわちア
ドレスエリアMA0に設定されているモニタ対象
アドレスがビツト入出力アドレスかバイト入出力
アドレスかを判断する。CHF0=“0”でビツト
入出力アドレスがモニタ対象となつている場合は
ステツプ107に進み、アドレスエリアMA0に格
納されているビツト入出力アドレスの1ビツトの
入出力データを入出力メモリ6から読出し、次の
ステツプ108でその1ビツトのデータが“1”か
否かを判定し、“1”である場合にはドツト表示
器7Cにおける1行目左端の1個の表示ランプを
点灯する。 In addition, if the setting flag MF0 is set, the process advances to step 105 and the channel flag is set.
It is determined whether CHF0 is set, that is, whether the monitored address set in address area MA0 is a bit input/output address or a byte input/output address. If CHF0="0" and the bit input/output address is being monitored, proceed to step 107, and read the 1-bit input/output data of the bit input/output address stored in address area MA0 from the input/output memory 6. In the next step 108, it is determined whether the 1-bit data is "1" or not, and if it is "1", one display lamp at the left end of the first row of the dot display 7C is lit.
ステツプ106にてCHF0=“1”であつた場合は
ステツプ109に進み、アドレスエリアMA0に格
納されたバイト入出力アドレスの入出力データを
入出力メモリ6から読出し、次のステツプ110で
その読出した1バイトの入出力データをドツト表
示器7Cにおける1行目の8個の表示ランプでも
つて表示する。 If CHF0="1" in step 106, the process advances to step 109, where the input/output data at the byte input/output address stored in address area MA0 is read from the input/output memory 6, and in the next step 110, the data is read out. One byte of input/output data is displayed on the first row of eight display lamps in the dot display 7C.
上述のステツプ105または108または110の実行
後ステツプ111に進む。ステツプ111から117まで
の処理は設定有フラグMF1,チヤンネルフラグ
CHF1およびアドレスエリアMA1について上
記ステツプ104から110までと同様な処理を行なう
ものである。すなわち、アドレスエリアMA1に
ビツト入出力アドレスが設定されている場合、こ
のアドレスの1ビツトデータが入出力メモリ6か
ら読出され、そのデータの論理状態に応じてドツ
ト表示器7Cにおける2行目の左端の表示ランプ
が点灯または消灯され、またアドレスエリアMA
1にバイト入出力アドレスが設定されている場
合、そのアドレスの1バイトのデータが入出力メ
モリ6から読出され、そのデータがドツト表示器
7Cの2行目の8個の表示ランプでもつて表示さ
れる。続いてMF2,MF3についても同様な処
理を行ない、その後最初のユーザプログラム実行
ルーチン100戻る。 After executing step 105, 108, or 110 described above, the process proceeds to step 111. Processing from steps 111 to 117 is set flag MF1, channel flag
The same processing as in steps 104 to 110 above is performed for CHF1 and address area MA1. That is, when a bit input/output address is set in the address area MA1, 1-bit data of this address is read out from the input/output memory 6, and the left end of the second line on the dot display 7C is read out according to the logical state of the data. The display lamp of the address area MA is turned on or off, and the address area MA
When a byte input/output address is set to 1, 1 byte of data at that address is read from the input/output memory 6, and the data is displayed on the 8 display lamps on the second line of the dot display 7C. Ru. Subsequently, similar processing is performed for MF2 and MF3, and then the process returns to the first user program execution routine 100.
以上の処理動作を高速で繰り返し実行すること
によりユーザプログラムの実行動作(プログラマ
ブル・コントローラの運転中)において、時々
刻々と変化する多数の入出力データ(入出力信
号)の内、任意の4点までの入出力アドレスを所
定の設定入力操作によつてワーキングメモリ3の
アドレスエリアMA0〜MA3(CHF0〜CHF
3を含む)に書込めば、その各入出力アドレスの
ビツトデータおよびバイトデータの最新の状態が
読出されてドツト表示器7Cにおける8個×4行
のランプにて表示される。従つて、多数の入出力
データの必要な数点の信号変化タイミングおよび
数値データの変化の相互関係を、近接して配列さ
れた表示ランプから極めて容易に目視確認するこ
とができるようになる。 By repeatedly executing the above processing operations at high speed, up to four arbitrary points among a large number of input/output data (input/output signals) that change from moment to moment during user program execution operations (during programmable controller operation) The address areas MA0 to MA3 (CHF0 to CHF
3), the latest state of the bit data and byte data of each input/output address is read out and displayed on the 8×4 rows of lamps on the dot display 7C. Therefore, it becomes possible to visually check the interrelationships of signal change timings and numerical data changes at several necessary points of a large amount of input/output data very easily from the closely arranged display lamps.
ここでキー入力処理について一応説明する。プ
ログラマブル・コントローラには各種のモードが
あり、第4図は図示しないモード設定手段によつ
てプログラムモードに設定されているときにユー
ザプログラムの書込、挿入、削除、検索等の処理
を示すフローチヤートである。第5A,B図は第
3図に示すランモードの実行中にキー割込が有つ
た場合の処理を示すものである。第4図のフロー
チヤートに示されているように、プログラムを書
込む場合には、アドレス、シンボル、データの各
データをキー入力していく。上記データは補助メ
モリにストアされるとともに、それぞれ数字表示
器7B中のアドレス表示器にアドレスが、データ
表示器にデータが、またドツト表示器7C中の選
択されたシンボルランプが点灯表示される。そし
て、書込みキーが操作されたときに補助メモリの
シンボル、データが指定されたユーザプログラム
アドレスに書込まれる。そして、次々とアドレス
を指定(このときシンボルランプ消灯)、あるい
は↑キー、↓キーを使用してアドレスを−1、+
1させながら、プログラムを書込んで行くのであ
る。なお、挿入、削除はそれぞれシンボル、デー
タを指定してそのユーザプログラム中のアドレス
を検索させるものである。また、読出しはアドレ
スを指定してシンボルおよびデータを読出すもの
であり、各々の場合に対応するシンボルランプが
選択点灯される。 Here, key input processing will be briefly explained. The programmable controller has various modes, and FIG. 4 is a flowchart showing processing such as writing, inserting, deleting, searching, etc. of a user program when the program mode is set by a mode setting means (not shown). It is. 5A and 5B show processing when a key interrupt occurs during execution of the run mode shown in FIG. 3. As shown in the flowchart of FIG. 4, when writing a program, address, symbol, and data are input using keys. The above data is stored in the auxiliary memory, and the address is displayed on the address display in the numeric display 7B, the data is displayed on the data display, and the selected symbol lamp on the dot display 7C is lit. Then, when the write key is operated, the symbols and data in the auxiliary memory are written to the designated user program address. Then, specify addresses one after another (at this time, the symbol lamp turns off), or use the ↑ and ↓ keys to enter addresses by -1 and +.
1 while writing the program. Note that insertion and deletion are performed by specifying symbols and data, respectively, and searching for addresses in the user program. Further, readout is to read symbols and data by specifying an address, and in each case, the corresponding symbol lamp is selectively lit.
この実施例においては、クリアキーに引続いて
モニタキーが操作されたとき、多点モニタフラグ
を設定して多点モニタを実行するようにしてい
る。多点モニタの際のモニタ対象入出力アドレス
の登録は、クリアキー、モニターキーを連続操作
した後、MA0から順に数値キーでアドレスを入
力し、セツトキーを操作することにより、MA0
から順にアドレスがストアされるとともに対応す
るMFiフラグがセツトされる。なお、バイト入出
力アドレスの登録時にはアドレス入力とともにチ
ヤンネルキーを操作することにより、対応するチ
ヤンネルフラグCHiがセツトされる。削除につい
ても同様にリセツトキーを操作して対応するMFi
フラグをリセツトする。なお、8/セツト、9/
リセツトは多点モニタ以外に数値キー、およびモ
ニタ時の強制セツト、リセツトキーに共用されて
いる。強制セツト、リセツトキーはタイマ等を強
制的にセツト、リセツトするものである。 In this embodiment, when the monitor key is operated subsequent to the clear key, a multi-point monitor flag is set to execute multi-point monitor. To register the input/output address to be monitored during multi-point monitoring, press the clear key and monitor key consecutively, then enter the address using the numeric keys in order starting from MA0, and then press the set key.
The addresses are stored in order from 1 to 2, and the corresponding MFi flags are set. Note that when registering a byte input/output address, the corresponding channel flag CHi is set by operating the channel key while inputting the address. To delete the corresponding MFi, operate the reset key in the same way.
Reset the flag. In addition, 8/set, 9/
In addition to the multi-point monitor, the reset key is also used for numeric keys, and for forced set and reset keys during monitoring. The forced set and reset keys forcefully set and reset timers and the like.
なお、上記実施例においてはモニタ表示を命令
語およびエラー表示用のドツト表示器7C上に行
なうようにしたが、この発明はこれに限定される
ものではなく、別個にモニタ表示用のランプを設
けてもよい。また、以上の説明では、入出力装置
5の入出力データのみをモニタ表示するようにし
ていたが、この発明のモニタ表示は、いわゆる内
部リレーやタイマカウンタ素子の出力についても
適用することができる。 In the above embodiment, the monitor display is performed on the dot display 7C for command and error display, but the present invention is not limited to this, and a separate monitor display lamp may be provided. It's okay. Further, in the above description, only the input/output data of the input/output device 5 is displayed on the monitor, but the monitor display of the present invention can also be applied to the outputs of so-called internal relays and timer/counter elements.
以上詳細に説明したように、この発明では、任
意に複数個のビツト入出力アドレスおよびバイト
入出力アドレスをモニタ対象アドレスとして設定
可能なモニタ入力手段と、このモニタ入力手段に
て設定された各入出力アドレスのビツト入出力デ
ータまたはバイト入出力データをユーザプログラ
ムの実行サイクル毎に読取るモニタデータ読取手
段と、このモニタデータ読取手段にて読取られた
各入出力データの論理状態を、1バイト分の表示
素子群毎に近接して整列配置してなる表示器の各
1バイト分の表示素子群に、ビツト入出力データ
の表示とバイト入出力データの表示を兼用して、
いずれかの入出力データを前記各入出力アドレス
に対応した表示装置にて表示する表示制御手段
と、を設けたので、ユーザプログラムによつて密
接に関係付けられた数点の入出力の表示ランプが
入出力状態表示器の中の多数の表示ランプの中に
散在していて互いに離れた位置にある場合でも、
ビツトデータおよびバイトデータを含む任意に選
択した複数点の入出力データは表示素子を互いに
近接して整列配置した表示器の各入出力アドレス
に対応した表示素子にて表示され、各入出力デー
タの変化およびその関連性を容易に確認すること
ができることになる。 As described above in detail, the present invention includes a monitor input means that can optionally set a plurality of bit input/output addresses and byte input/output addresses as monitor target addresses, and each input/output address set by the monitor input means. A monitor data reading means reads the bit input/output data or byte input/output data of the output address every execution cycle of the user program, and the logical state of each input/output data read by this monitor data reading means is read for one byte. Each 1-byte display element group of a display device, which is arranged in close alignment with each display element group, is used to display bit input/output data and byte input/output data,
Display control means for displaying any of the input/output data on a display device corresponding to each of the input/output addresses is provided, so that several input/output display lamps are closely related by the user program. Even if the indicators are scattered among the many indicator lamps in the input/output status indicator and are located far from each other,
Input/output data at multiple arbitrarily selected points, including bit data and byte data, is displayed on display elements corresponding to each input/output address of a display device in which display elements are arranged close to each other. Changes and their relationships can be easily confirmed.
また、各表示素子は1バイト分の表示素子群毎
に整列配置され、この1群の表示素子でビツト入
出力データの表示とバイト入出力データの表示を
兼ねて表示できるので、装置を複雑化することな
く各データのモニタ表示ができることになる。し
かも、CRTプログラミングパネルのような極め
て高度な装置は不必要である。 In addition, each display element is arranged in alignment for each display element group for 1 byte, and this one group of display elements can display both bit input/output data and byte input/output data, making the device complicated. This means that each data can be displayed on the monitor without having to do so. Furthermore, extremely sophisticated equipment such as a CRT programming panel is not required.
第1図はこの発明の一実施例に係るプログラマ
ブル・コントローラの全体の構成を示すブロツク
図、第2図はワーキングメモリ中のモニタ制御エ
リアの構成を示す図、第3図、第4図、第5A
図、第5B図はCPUによつて実行されるシステ
ムプログラムの内容を表したフローチヤートであ
る。
1……CPU、3……ワーキングメモリ、4…
…ユーザプログラムメモリ、5……入出力装置、
5A……端子盤、5B……入出力状態表示器、6
……入出力メモリ、7……プログラムコンソー
ル、7A……キーボード、7C……ドツト表示
器。
FIG. 1 is a block diagram showing the overall configuration of a programmable controller according to an embodiment of the present invention, FIG. 2 is a diagram showing the configuration of a monitor control area in a working memory, and FIGS. 5A
FIG. 5B is a flowchart showing the contents of the system program executed by the CPU. 1...CPU, 3...Working memory, 4...
...user program memory, 5...input/output device,
5A...Terminal board, 5B...Input/output status indicator, 6
...Input/output memory, 7...Program console, 7A...Keyboard, 7C...Dot display.
Claims (1)
グラムをユーザプログラムメモリから順次読出
し、各ユーザ命令に従つて指定入出力アドレスの
入出力データ間のビツト演算およびバイトデータ
の演算処理をし、かつその演算処理結果によつて
指定のビツト出力データおよびバイト出力データ
を更新するプログラマブル・コントローラにおい
て、 任意に複数個のビツト入出力アドレスおよびバ
イト入出力アドレスをモニタ対象アドレスとして
設定可能なモニタ入力手段と、 このモニタ入力手段にて設定された各入出力ア
ドレスのビツト入出力データまたはバイト入出力
データをユーザプログラムの実行サイクル毎に読
取るモニタデータ読取手段と、 このモニタデータ読取手段にて読取られた各入
出力データの論理状態を、1バイト分の表示素子
群毎に近接して整列配置してなる表示器の各1バ
イト分の表示素子群に、ビツト入出力データの表
示とバイト入出力データの表示を兼用して前記各
入出力アドレスに対応した表示素子にて表示する
表示制御手段と、 を備えたことを特徴とするプログラマブル・コン
トローラ。 2 上記表示器は各表示素子にそれぞれ命令語シ
ンボルを対応させて表記した命令語表示器である
特許請求の範囲第1項に記載のプログラマブル・
コントローラ。[Claims] 1. Sequentially reads a sequence control program arbitrarily set by the user from the user program memory, and performs bit operations and byte data operations between input and output data at specified input and output addresses in accordance with each user command. A monitor that can arbitrarily set multiple bit input/output addresses and byte input/output addresses as monitored addresses in a programmable controller that updates designated bit output data and byte output data based on the results of arithmetic processing. an input means; a monitor data reading means for reading bit input/output data or byte input/output data of each input/output address set by the monitor input means for each execution cycle of the user program; and a monitor data reading means for reading by the monitor data reading means. The logical state of each bit input/output data is displayed on each 1-byte display element group of a display device, which is arranged in close alignment for each 1-byte display element group. A programmable controller comprising: display control means for displaying output data on a display element corresponding to each of the input/output addresses. 2. The programmable display device according to claim 1, wherein the display device is a command word display device in which each display element is associated with a command word symbol.
controller.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56191935A JPS5894011A (en) | 1981-11-30 | 1981-11-30 | Programmable controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56191935A JPS5894011A (en) | 1981-11-30 | 1981-11-30 | Programmable controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5894011A JPS5894011A (en) | 1983-06-04 |
JPH0377522B2 true JPH0377522B2 (en) | 1991-12-10 |
Family
ID=16282893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56191935A Granted JPS5894011A (en) | 1981-11-30 | 1981-11-30 | Programmable controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5894011A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6151202A (en) * | 1984-08-21 | 1986-03-13 | Omron Tateisi Electronics Co | Program controller |
JPS62163111A (en) * | 1986-01-13 | 1987-07-18 | Omron Tateisi Electronics Co | Group output setting device for controller |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5645906B2 (en) * | 1976-12-02 | 1981-10-29 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5645906U (en) * | 1979-09-17 | 1981-04-24 |
-
1981
- 1981-11-30 JP JP56191935A patent/JPS5894011A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5645906B2 (en) * | 1976-12-02 | 1981-10-29 |
Also Published As
Publication number | Publication date |
---|---|
JPS5894011A (en) | 1983-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4608628A (en) | Programmable controller | |
GB2140942A (en) | Sequence control method and apparatus | |
US4792918A (en) | Programmable controller monitoring system for simultaneous multiple line display of original and updated data program execution | |
JPH0377522B2 (en) | ||
JPS5952303A (en) | Programmable controller provided with forcible operating function of input and output data | |
JPS58105304A (en) | Monitor displaying system of programmable controller | |
JPS58132809A (en) | Programmable controller | |
JPS6112281B2 (en) | ||
JPH09292942A (en) | Screen definition device for console panel | |
JPS6146844B2 (en) | ||
JPS5856121B2 (en) | sequence programmer | |
JPH0443281B2 (en) | ||
JPS61279906A (en) | Programmable controller | |
JPH08286734A (en) | Programmable display device | |
JPS6295603A (en) | Programmable controller | |
JPS6236566B2 (en) | ||
JPH0334104B2 (en) | ||
JPH01292402A (en) | Signal referencing system for pc device | |
JPS61187007A (en) | Sequence controller | |
JPS63132305A (en) | Programming device for programmable controller | |
JPH0212503A (en) | Sequence program editing system | |
JPS6326889B2 (en) | ||
JPS6118206B2 (en) | ||
JPS62256101A (en) | Programmable controller | |
JPH0578059B2 (en) |