JPH0377475A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像読み取り装置に関するものである。

［従来の技術］ 従来の画像読み取り装置、例えば、イメージスキャナは
、光源の不均一性、センサの不均一性、いわゆるｃｏｓ
’θ効果の電気的な補正に必要とされるシェーディング
補正を、シェーディング補正用白色基板からの反射光を
光電センナで受け、光電変換して全白色信号を得るよう
になっていた。

しかし、白色基準板１ライン分のデータに基づき、シェ
ーディングを行なう場合は、読み取った１ラインにごみ
等が付着していて正確な全白信号が得られないることか
あるため、シェーディング補正が正確に行なえないとい
う問題点があった。

このような問題点を解決する方法として、より正確な全
白信号を得るため、白色基準板を複数ライン分だけ読み
取り、その平均値に基づきシェーディング補正を行なう
方法が提案されている。

この平均値を求める方法としては、複数う、イン分のデ
ータを一度に読み込む方法があるが、この方法によると
、処理速度は速いが、通常数ラインないし数１０ライン
分のシェーディング補正用ラインバッファが必要となり
、コストが高くなるという新たな問題点があった。

シェーディング補正用ラインバッファに起因するコスト
高を防止する方法としては、ラインバッファを２ライン
だけ設ける方法がある。

この方法は、２ライン分のバッファの第１ラインに、白
画像データを読み込み、次に、第２ラインに次の白画像
データを読み込み、この時点で、−旦、光学系を停止さ
せ、第１ラインおよび第２ラインの平均値を画素ごとに
求め、第２ラインに格納する。ついで、光学系を進めて
、次ラインの白画像データを′ｓ１ラインに読み込み、
再び、光学系を停止させ、第２ラインに格納されている
平均値と３４１ラインとの平均値を求め、第２ラインに
格納するものである。

［発明が解決しようとする課題］ しかしながら、この方法は、１ラインごとに平均値を算
出するようにしたので、切り捨て等の誤差が大きくなり
、平均値計算中は読み取りを中断することになるため、
処理速度が遅くなる。その上、光学系を駆動したり、駆
動を停止したりして複数ラインの処理を繰り返すため、
光学系駆動モータから不快な音が発生するという問題点
があった。

本発明の目的は、上記のような問題点を解決し、シェー
ディング補正用の基準板を読み取る際の光学系駆動モー
タの不快音を軽減することができる画像読み取り装置を
提供することにある。

［課題を解決するための手段］ このような目的を達成するため、本発明は、シェーディ
ング補正用の白色基準板を所定回数走査して読み取る固
体撮像手段と、該固体撮像手段により読み取られた走査
ごとの画素データの和を画素ごとに格納するとともに新
たに読み取られた画素データを画素ごとに格納する格納
手段と、該格納手段から走査ごとに読み出された画素デ
６−夕の和と前記固体撮像手段により新たに読み取られ
た画素データとを画素ごとに加算する加算手段と、該加
算手段により加算して得られる画素データを前記格納手
段に書き込む書き込み手段と、該書き込み手段により所
定走査回数だけ書き込まれた場合、前記格納手段に格納
されている画素データの和から画素ごとに全白データを
算出する算出手段とを備えたことを特徴とする。

［作　用］ 本発明では、シェーディング補正用の白色基準板を固体
撮像手段により所定回数走査して読み取り、格納手段に
より、固体撮像手段により読み取られた走査ごとの画素
データの和を画素ごとに格納するとともに新たに読み取
られた画素データを画素ごとに格納し、格納手段から走
査ごとに読み出された画素データの和と固体撮像手段に
より新たに読み取られた画素データとを加算手段により
画素ごとに加算し、加算手段により加算して得られる画
素データを格納手段に書き込み手段によりむ書き込み、
書き込み手段により所定走査回数だけ書き込まれた場合
、格納手段に格納されている画素データの和から算出手
段により画素ごとに全白データを算出する。

［実施例〕 以下、本発明の実施例を図面を参照して詳細（説明する
。

第１図ないし第３図は本発明の一実施例を示す。

（１）構成（第１図〜第３図） 図において、１は原稿画像読み取り装置（以下、リーダ
という）である、２はリーダ本体で、プラテンガラス２
７上の原！Ｒ（画像下向き）を原稿照明ユニット２４に
より照射し、反射ミラー２５を介して、レンズ２６によ
り主走査方向に配列された複数の受光素子からなる固体
撮像手段としての電荷結合デバイス（ＣＣＤ）　２２に
原稿像を結像させるように構成しである。原稿照明ユニ
ット２４およびミラー２５は、図示しない駆動系により
主走査方向と直交する副走査方向に移動可能である。３
は原稿自動送り装置（以下、ＡＤＦという）で、原稿載
置台３Ｉ上にシート状原稿（原稿は上向き）は、第１図
に破線で示す矢印の方向に搬送され、原稿排出台３２上
に排出されるようになっている。

２１は制御ユニット、２３はｃｃｔｙ　ドライバで、両
回路の構成を第３図に示す、２８はブックモード時基準
位置指標板、３３はシート（スルー）モード時基準位置
指標板である。

＾［ＩＦ　３の原稿搬送や、光学系走査の駆動に用いら
れるモータには、ステッピングモータが採用され、ステ
ッピングモータ駆動用パルスの周波数を変化させること
により、搬送や走査の速度を自由に変化させることがで
きるようになっている。

原稿の先端がリーダ１の原稿照明位置に到達したか否か
は、ＡＤＦ　３に配置された図示しない原稿先端検知セ
ンサにより検出されるようになっている。

（２）リーダ１の動作（第１図、第３図）リーダ１には
、綴じ込みのない一般用紙（シート）原稿を、ＡＤＦ　
３により副走査方向に搬送しながら画像を読み取るシー
ト（スルー）モードと、書ｎ（本〉のように綴じ込みの
ある原稿をプラテンガラス２７上に載置して原稿照明ユ
ニット２４およびミラー２５を副走査方向に移動させる
ことにより画像を読み取るブックモードを設定できるよ
う（なっている。

（ａ）シート（スルー）モードにおけるリーダ１の動作
の説明 八〇Ｆ　３の原稿載置台３１上Ｃ原稿（画像が上向き）
が載置された状態で、外部装置により各種モードの指示
が入力される。例えば、画素密度を４００ｄｐｉ、３０
０ｄｐｉ、２００ｄｐｉのいずれにするか、画像信号を
２値信号にするか、あるいは、多値信号にするか等であ
る。各種モードの指示が入力されると、ＣＰＵ　２０８
は、予め、タイミング信号発生回路２０９やセレクタ２
０６に制御信号を送出して画素密度や画像信号形態を設
定しておく、また、光学系の原稿照明ユニット２４が原
稿読み取り位置にあるか、あるいはＡＤＦ　３による原
８Ｉ読み取り位置・にあるか否かをシートモード時の基
準位置指標板３３により確認する。

確認した結果、原稿が八〇Ｆ　Ｊ）！精読み取り位置に
ない場合には、次の原稿読み取り開始指令によって読み
取りを開始する前に、原稿照明ユニット２４が移動され
る。他方、外部装置により原稿読み取り開始指令が入力
れされると、ＣＰｌ　２０８によりランプ！制御信号が
出力されて照明ユニット２４のランプが点灯され、八Ｄ
Ｆ　３に原稿移送開始指令が出力される。これにより、
ＡＤＦ　３の原稿載置台３１に載置された原稿が、第１
図に示す矢印Ｂ方向、すなわち、破線で示す経路に沿っ
て搬送される。

そして、原稿が原稿照明位置に到達するまでの間、ＣＣ
Ｄ　２２に結像された画像は、後述するように、ディジ
タル値に変換されて、インターフェース回路２０７に入
力されるが、これは本来の画像でないため、Ｃｒｔｌ　
２０８により画像信号が出力されないようＣ，インター
フェース回路２０７　に出力「不可」の制御信号が出力
される。

次に、原稿が原稿照明位置に到達すると、ｃｐ。

２０８によりインターフェース回路２０７に対して画像
信号出力「可」の制御信号が出力され、読み取られた画
像信号が順次外部装置に送出される。そして、原稿後端
が原稿照明位置を通過し終えたとき、原稿先端検知セン
サにより原稿後端が検知され、再度、インターフェース
回路２０７　に対して画像信号出力「付加」の制御信号
出力が指令され、インターフェース回路２０７により画
像信号の出力が停止される０画像信号出力停止と同時に
、原稿読み取り終了信号が外部装置に出力される。その
後、所定時間内に外部装置から原ｇ４読み取り指令が送
出されない場合は、ＣＰＩＩ　２０８により原稿照明ユ
ニット２４のランプが消灯され、一連の動作を終了する
。

（ｂ）ブックモードにおけるリーダ１の動作の説明この
モードの場合、原稿はプラテンガラス２７上に画像を下
向きにされ、第１図において右端が原稿の先端となるよ
うに載置される。また、光学系の原稿照明ユニット２４
は、第１図において、右端が初期位置となり、ブックモ
ード時基準位置指、標板２８により基準位置が確認され
る。

また、原ｇ４読み取り開始前の画素密度や画像信号の設
定、および、転送速度の設定は、シート（スルー）モー
ドの場合と同様である。

外部装置により原稿読み取り開始指令が入力されると、
ＣＰＯ２０８によりランプ！１ｉｌＪ御信号が出力され
て原稿照明ユニット２４のランプが点灯される。

しかし、直ちに、原稿走査が開始されることなく、ラン
プの光量が安定するまで、約３００ａ＋ｓ〜５００ｓｓ
の間待機する。この間、シート（スルー）モードの場合
と同様に、インターフェース回路２０７に画像信号が人
力されるが、ＣＰＯ２０８からの制御信号により外部装
置には画像信号が出力されない、外部装置により原稿読
み取り開始指令が入力されると、後述するシェーディン
グ補正を行なった後、直ちに、原稿照明ユニット２４が
第１図に示す矢印Ａの方向に移動され、走査が開始され
る。原稿照明ユニット２４の初期位置からプラテンガラ
ス２７上の原稿先端位置までの距離は、約２■ｘ３ｍｍ
あるから、この間に図示しないステッピングモータによ
る光学系の走査速度が安定するように制御される。そし
て、原稿照明ユニット２４が原稿先端位置まで来たとき
、ＣＰＩＩ　２０８によりインターフェース回路２０７
に画像信号出力「可」の制御信号が出力され、読み取ら
れた画像信号が順次外部装置に伝送される。

光学系の走査長は、ＣＰＩＩ　２０８によりステッピン
グモータが駆動されるパルス数によって一義的に決定さ
れるため、ＣＰＯ２０８から必要なパルス数をステッピ
ングモータに出力した時点で、原８！読み取り終了と判
断して、ランプオフおよびステッピングモータの反転制
御を行なうとともに、原８Ｉ読み取り終了信号を外部装
置に出力する。ＣＰＯ２０８によるステッピングモータ
の反転制御により、原稿照明ユニット２１４は第１図に
示す矢印Ｃ方向に進み、ブックモード時基準位置指標板
２８により、初期位置に到達したことが検出された時点
で停止する。この光学系戻りの期間に、外部装置から次
の原稿読み取り開始指令が来ない場合には、初期位置に
停止して一連の動作を終了する。

（３）回路動作（第３図、第６図） つぎＣ１第３図に示す回路の動作を第６図に示す各信号
タイミングチャートに基づいて説明する。

第１図示のＣＯＤ　ドライバ２３上のＣＣＤ２２は、制
御ユニット２１上のタイミング信号発生回路２０９　　
（Ｍ３図、２１０は発振器を示す）によって生成される
各タイミング信号φ１．φ２．φＲ１φｓＨ（第６図）
により、ＣＣＤ駆動回路２０３を通して駆動される。

ＣＣＤ　２２より出力される画像アナログ信号は、アン
プ２０１により増幅されて、アナログ／デジタル（＾／
Ｄ）コンバータ２０２（入力される。この＾／Ｄコンバ
ータ２０２においては、タイミング信号発生回路２０９
で生成されたタイよング信号φｌにより、画像信号がア
ナログ信号から８ビツトのデジタル信号に変換され、制
御ユニット２１に出力される。

制御ユニット２１では、人力したディジタル画像信号に
対し、照明ユニット２４の光量の不均一性、レンズ２６
の透過不均一性およびＣＣＤ　２２の感度不均一性に起
因する画像信号レベル不均一（シェーディングと呼ぶ）
をシェーディング補正回路２１１により除去する。そし
て、シェーディング補正されたディジタル画像信号を、
前述の２つのモード、すなわち、２値モードと多値モー
ドのいずれかで外部装置に出力し得る。この２モードの
どちらで出力するかは、外部装置からの指令に基づき、
セレクタ２０６により決定される。

リーダ１は２５６（８ビツト）の階調があるので、多値
モードの場合には、８ビツトの画像信号をセレクタ２０
６に人力し、これが選択され、インタフェース回路２０
７に人力される。インタフェース回路２０７出は、多値
モードの場合、１画素分を８ビツトとし、外部装置に出
力する。

また、２値モードの場合は、ＣＰＵ２０８から出力され
るスライスレベルにより、２値化回路２０５により８ビ
ツトの画像情報が１ビツトの画像情報に変換され、セレ
クタ２０６に人力される。このスライスレベルには、２
通りあり、１つは外部装置より指定された情報で、この
場合、この情報をそのままＣＰＵ２０８が２値化回路２
０５へ出力する。他、の１つは地肌濃度検出回路２０４
で画像主走査方向１ラインごとの最大濃度値（最も明る
い値）を検出し、これをＣＰＵ２０８が取り込み、数ラ
イン分を平均した結果をスライスレベルとして２値化回
路２０５に出力する。

このようにして２値化された画像信号は、セレクタ２０
６に入力され、２値モードの場合は、インタフェース回
路２０７より８画素分を圧縮して８ビツトとし、外部装
置Ｃ出力する。

（４）画素密度変換方法（第７図） つぎに、本実施例において行う画素密度変換方法を説明
する。

￥Ｓ７図（ａ）〜第７図（ｃ）に、それぞれ、リーダ１
の光学系副走査方向のイネーブル信号ＶＥとシステムク
ロック信号ＣＬＫ、ＶＥ信号１周期に相当するクロック
信号ＣＬＫの２つの拡大図を示す。

第７図（ａ）は、例えば、画素密度が４００ｄｐｊの場
合で、ＶＥ信号１周期が、光学系走査モータの１ライン
分となっており、また、クロック信号ＣＬＫの周期は、
ＣＣＤ２２　　（第１図、第３図）を駆動する各タイミ
ング信号φ、φ２等（第６図）と同一の周期になってい
る。

第７図（ｂ）は画素密度が２００ｄｐｉ、すなわち、第
７図（ａ）の場合の１７２の画素密度の場合で、信号Ｖ
Ｅおよびクロック信号ＣＬＫの周期は、第７図（ａ）に
示す場合の１／２になっている。

ＶＥ倍信号ＣＰＵ２０８により制御され、第７図（ａ）
の場合と同様に、光学系走渣モータが回転し、同一周期
で画像信号が得られるが、外部装置には、ＶＥ倍信号ア
クティブの場合にのみ出力されるようになっている。ま
た、ＣＬＫ信号はＣＰＵ２０８によりタイミング発生回
路２０９を制御することにより、第７図（ｂ）　に示す
ＣＬＫ信号を、地肌濃度検出回路２０４．２値化回路２
０５、インターフェース回路２０７に出力するため、２
画素に１回の割合で画像信号をインタフェース回路２０
７　に出力する。したがって、光学系の主走査および副
走査は、１／２の画素密度に対応する。

第７図（Ｃ）においては、画素密度が第７図（ａ）の場
合のｌ／４、すなわち１００ｄｐｉとなる。

（５）シェーディング補正方法（第４図）第４図は第３
図示シェーディング補正回路２１１の構成を示す。

図において、２１２は格納手段としての記憶装置で、Ｃ
ＣＤ　２２によりシェーディング補正用の白色基準板を
読み取って得た基準白色信号を２ライン分記憶するもの
である。容量はｎバイト×２バイト（２ライン分）ある
。これは８　ｂｉｔのデータを１０回加算した結果、す
なわち、最大２　ｂｙｔｅを格納できる容量である。シ
ェーディング補正用の白色基準板２１２の読み取りが開
始されるまで全てｒＯ。

にクリアされている。２１３は算出手段としての分割器
で、記憶装置２１２に記憶された基準白色信号により、
ＣＯＤ　ドライバ２３から送出される原稿画像情報を各
画素ごとに除算して画像情報のシェーディングを補正す
るものである。２１４は加算手段としての１６ビツト加
算器（Ａｄｒ）である。

なお、１画素は８ビツト（−１ｂｙｔｅ）であり、１ラ
インはｎ画素とし、白色基準板を読み取るライン数は、
１０ラインとする。

第８図はブックモード時のＣＰＩＩ　２０８によるシェ
ーディング補正手順を示すフローチャートである。

シェーディング補正用に実際使用されるのは、１ライン
目に格納されているデータとする。

ステップＳｌにて、１画素（８ビツト）の白画像データ
を＾ｄｒ　２１４に入力し、ステップＳ２にて、＾ｄｒ
　２１４によりセレクタ２１５を切り換え、記憶装置２
１２から相当する１画素分の白画像データの和（１６ビ
ツト、第９図（ａ）に示すように１ライン目は０ＯＯＯ
Ｈ）の上位８ビツトまたは下位８ビツトづつ読み出す、
そして、ステップＳ３にて、白画像データとの和を計算
し、ステップＳ４にて、再び、記憶装置２１２へ上位８
ビツトまたは下位８ビツトづつ書き込む。

従来、１画素を読み込んで記憶装置２１２に１バイト書
き込むだけの場合でも、通常１μｓｅｃ程度の時間を割
り当てである。本実施例のように、２バイトのデータを
記憶装置２１２から読み出し、読み出した２バイトのデ
ータを再び記憶装置２１２に書き込む処理、すなわち、
計４バイトの一連の処理も１バイトにつき１００　ｎ５
ｅｃ〜１８０　ｎ５ｅｃ程度で行なえるため、充分、同
一時間内に行なうことは可能である。

このような処理を１画素目からｎ画素目まで行ない、さ
らに、この処理を１０ライン分繰り返す。

記憶装置２１２に記憶した白色基板１ラインのデータの
一例を第９図（ｂ）に示し、記憶装置２１２に記憶した
白色基板１０ラインのデータを第９図（Ｃ）に示す、そ
の後、第５図に示す原稿読み取り開始位置へ原稿照明ユ
ニット２４を移動する間、各画素ごとに白データの和（
２バイトデータ）を読み出し、読み出した白データの和
を「１０」で割って商（１バイトデータ）を求め、求め
た商を記憶装置２１２に格納して全白信号を得る。記憶
装置２１２に記憶した全白データを第９図（ｄ）に示す
。

なお、本実施例では、１画素分の和を格納するエリアを
２バイト分確保する例を説明したが、２５６階調でｌＯ
ライン読み取る場合は、正確には１２ビツトのエリアが
あれば充分であるので、バッキングを行なって１画素に
ついて１２ビツトとすれば全体でｎ７４バイトだけ軽減
することができる。

（発明の効果） 以上説明したように、本発明によれば、上記のように構
成したので、シェーディング補正用の基準板を読み取る
際の光学系駆動モータの不快音を軽減することができる
という効果がある。

【図面の簡単な説明】

第１図は本発明一実施例の構造を示すブロック図、 ′ｓ２図は本発明一実施例の外観を示す図、第３図は本
発明一実施例のＣＣＤ　ドライバ／制御ユニット回路を
示すブロック図、 第４図は第３図示シェーディング補正回路の構成を示す
ブロック図、 第５図は白色基準板の位置を示す図、 第６図は第３図示各部のタイミングの一例を示すタイミ
ングチャート、 第７図は画素密度変換方法を説明する説明図、第８図は
第３図示ＣＰＵ　２０８によるシェーディング補正手順
を示すフローチャート、 第９図は第４図示記憶装置２１２の記憶データの一例を
示す図である。 １・・・画像読み取り装置、 ２１・・・制御ユニット、 ２２・・・ＣＯＤ　。 ２３・・・ＣＣＤ　ドライバ、 ２０８・・・ＣＰＩＪ　。 ２１１・・・シェーディング補正回路、２１２・・・記
憶装置、 ２１３・・・分割器、 ２１４・・・加算器。 未発ｅ月−尖１ｆ１１のタトをＵ示オ図第２図 第５図 置 〉 （ト 〉 第３図示ＣＰＵ２０Ｂ　　によるシエーテパイング゛禎
゛正手）頃を示すフロー千ｒ＝’ｒ− 第８図

Claims (1)

1. 【特許請求の範囲】 １）シェーディング補正用の白色基準板を所定回数走査
   して読み取る固体撮像手段と、 該固体撮像手段により読み取られた走査ごとの画素デー
   タの和を画素ごとに格納するとともに新たに読み取られ
   た画素データを画素ごとに格納する格納手段と、 該格納手段から走査ごとに読み出された画素データの和
   と前記固体撮像手段により新たに読み取られた画素デー
   タとを画素ごとに加算する加算手段と、 該加算手段により加算して得られる画素データを前記格
   納手段に書き込む書き込み手段と、該書き込み手段によ
   り所定走査回数だけ書き込まれた場合、前記格納手段に
   格納されている画素データの和から画素ごとに全白デー
   タを算出する算出手段と を備えたことを特徴とする画像読取装置。 ２）請求項１において、前記格納手段は画素データの所
   定走査回数分に相当する容量を１単位として番地付けし
   たことを特徴とする画像読取装置。 ３）請求項１において、算出手段は、書き込み手段によ
   り所定走査回数だけ書き込まれた場合、格納手段に格納
   されている画素データの和を全走査数で除算するように
   したことを特徴とする画像読取装置。