JPH0371495A - 紫外線消去型不揮発性メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は紫外線消去型不揮発性メモリ装置に関し、特に
センスアンプにカレントミラー回路を用いた紫外線消去
型不揮発性メモリ装置に関する。

〔発明の概要〕

本発明は、比較セルとメモリセルがカレントミラー回路
にそれぞれ接続され、そのメモリセル側ノードの電位を
増幅するセンスアンプを有した紫外線消去型不揮発性メ
モリ装置において、比較セルの実効的なコントロールゲ
ー；・電圧をメモリセルのそれよりも所定電圧低くする
ことや、ノードに定を流源を接続させることにより、プ
ロセスのばらつきに強い構造としたり、書き込みレベル
の設定の自由度を大きくするものである。

〔従来の技術〕

不揮発性メモリ装置は、紫外線の照射により或いは霊気
的にメモリセルに記憶される情報を消去することができ
る。

ところで、そのメモリセルに記憶された情報を読みだす
ためには、−Ｓにセンスアンプが使用されている。この
センスアンプとしては、種々の構造のものが知られてお
り、例えば、ビット線の電位を検出してインバーターに
より増幅して読みだすものや、比較セルのビット線とメ
モリセルのピント線を差動アンプに人力して、その両者
の電圧の比較から出力を得るもの等があり、さらに、力
Ｌ／ントミラー回路を使用するセンスアンプが知られて
いる。そのカレントミラー回路を使用するセンスアンプ
に関する技術としては、ｒ　１９８９．　ＩＥＥＥ。

ｌ５ｓｃｃ（Ｉｎｔｅｒｎａｔｉｏｎａｌ　５ｏｌｉｄ
−５ｔａｔｅ　Ｃ１ｒｃｕｉｔｓ　Ｃｏｎｆｅｒｅｎｃ
ｅ）、Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａ
ｐｅｒｓ、１３８〜ｉ３９　頁、　　ｆＮＯＮＶＯＬＡ
ＴＩＬＥ　ＭＥ？ｌ０ＲＩＥＳ／　Ａ　ＩＭｂ　Ｆ＋、
ＡＳＨ［ｉＥＰＲＯＭ　Ｊ　Ｊに記載されるものが知ら
れる。

第５図は、そのカレントミラー回路を用いたセンスアン
プを示している。このカレン（ミラー回路は、一対のｐ
ＭＯＳトランジスタ７１．７２からなり、各ソースには
電源電圧Ｖｃｃが供給されている。ｐＭｏｓ＋ランジス
タフ１のトレイン７８は、各ｐＭＯ３ｌ−ランジスタフ
１．７２の各ゲートに共通に接続される。ｐＭｏｓｔ＝
ランジスタフ２のトレインは、センシングノード７３と
され、インバーター７４．７４等により増幅されて出力
される。このセンシングノード７３には、インバーター
８１によりリミンターとして機能する閾イ直電圧Ｖいの
低いｎＭＯ３）ランジスタフ５２列選沢トランジスタ７
６をそれぞれ介して、情報が記憶されるメモリセル７７
が接続される。また、ｐＭＯＳトランジスタ７１のドレ
イン７８は、同様にインバーター８２によりリミノター
として機能する閾値電圧Ｖいの低いｎＭＯ３トランジス
タ７９を介して、比較セル８０に接続される。メモリセ
ル７７、比較セル８０は、それぞれ絶縁膜を介しながら
フローティングゲート、コン１−ロールデー１−を積層
させた構造を有する。比較セルのコントロールゲートに
はｔ源電圧Ｖｃｃが供給される。

メモリセル７７のコントロールゲートはワード線である
。

このような構成のセンスアンプは、センシングノード７
３の電位が、比較セル８０の電流駆動能力とメモリセル
７７の電流駆動能力の差によって上下し、その電位差が
増幅されて読み出しが行われる。

〔発明が解決しようとする課題〕

ところが、このようなカレントミラー回路構成のセンス
アンプは、メモリセル７７が電気的に消去されるタイプ
のものであるが故に有効に作動し、メモリセルの情報を
紫外線で消去する不揮発性メモリ装置には適用すること
ができない。

すなわち、第５図の構造の不揮発性メモリ装置では、比
較セル８０は紫外線により消去されているが、メモリセ
ル７７は電気的に消去されており、そのメモリセル７７
の電気的な消去動作（オーバーイレーズ動作）によって
、フローティングゲートがプラスに帯電する傾向がある
。すると、第６図に示すように、比較セルにかかる紫外
線消去のセルのＮ流特性は、プログラムされたセルの電
流特性トオーハーイレーズされたメモリセルの電流特性
の中間的な特性となり、メモリセル７７が消去されてい
る時と書き込まれている時の両方で電位差が生し、読み
出しが行われる。なお、第６図において縦軸は′１Ｅ流
、横軸はコントロールゲート電圧である。

しかし、メモリセルを電気的に消去するタイプではなく
、紫外線によって消去するタイプの不揮発性メモリ装置
では、消去されたメモリセルの電流特性が、比較セルの
紫外線消去にかかる電流特性と一致する。このため製造
上のばらつき等により、極端な場合には消去されている
にも拘わらず書き込まれているものとセンスアンプが判
定してしまう。

このような誤動作の対策として、第５図のカレントミラ
ー回路を構成するｐＭＯＳトランジスタ７２のチャンネ
ル幅をｐＭＯＳ）ランジスクツ１の半分に抑える方法も
考えられるが、セルの電流特性と異なる電流特性を示し
、書き込みレヘルに伏在して読み出しの感度が大きく変
化してｊ２まうことになる。

そこで、本発明は上述の技術的な課題に鑑み、製造上の
ばらつきに強く、且つ書き込みレヘル等が変化した場合
でも安定した読み出しが可能なセンスアンプを有する紫
外線消去型不揮発性メモリ装置の提供を目的とする。

〔課題を解決するための手段〕

上述の目的を達成するために、本発明の紫外線消去型不
揮発性メモリ装置は、比較セルとメモリセルがカレント
ミラー回路にそれぞれ接続され、そのメモリセル側のノ
ードの電位を増幅して出力すゐセンスアンプを有するも
のであって、上記比較セルの実効的なコントロールゲー
ト電圧を上記メモリセルのコントロールゲート電圧より
も所定電圧低くしたことや、上記ノードに定電流源が接
続されることを特徴とする。

ここで、上記センスアンプのカレントミラー回路は、例
えば負荷として機能する一対のＭＯＳトランジスタ等に
より構成でき、カレン１−条う−回路と比較セル又はメ
モリセルの間には、所要のスイッチやリミ、夕へ等を配
することができる。メモリセル側のノードには、インバ
ーター等の増幅器を接続させることができ、その場合に
容量を介することもできる。メモリセルは、コントロー
ルゲート１　フローティングゲートを有する構造であり
、その消去は比較セルと同様に紫外線によって行われる
。このメモリセルは例えば７１ヘリクス状に配列され、
ワード線１列選Ｖ？、１−ランジスタ等により選択され
る。比較セルはメモリセルと同様の構造を有し、同一の
プロセスで製造される。

また、比較セルの実効的なコントロールゲー［電圧をメ
モリセルのコントロールゲート電圧よりも所定電圧低く
する手段としては、コントロールゲート電圧自体を低く
する手段や、比較セルの閾（ｌ！！電圧を高くさせる手
段等が挙げられる。所定電圧とは、比較セルの電流特性
が消去したセルと書き込まれたセルの中間的な特性とな
るような電圧であり、回路、プロセス等により適宜選択
できるものである。

また、上記定電流源は、メモリセルと並列に接続される
ものであり、−例としてデイプリージョン型のＭＯＳト
ランジスタが挙げられ、ゲート電圧が固定されても良く
、信号やパルスで駆動されるものでも良い。

このようなセンスアンプは、チップ上、１カ所のみなら
ず複数箇所に配設することができ、特にメモリセルアレ
イ領域内に配設できる。

〔作用〕

比較セルの実効的なコントロールゲート電圧を」二足メ
モリセルのコントロールゲート電圧よりも所定電圧低く
することで、比較セルの電流駆動能力が低くなり、メモ
リセルの紫外線で消去した状態の電流駆動能力と書き込
みを行った状態の電流駆動能力の中間的な電流駆動能力
を示すようになる。しかも、その比較セルの電流駆動能
力の低下は、特性曲線の傾きをあまり変化させない傾向
で行われ、その結果、製造上のばらつきや書き込みレヘ
ルの変動に強い構造となる。

また、ノードに定電流源を接続さセる構造とすることで
、本来、カレントミラー回路により比較セル側の電流を
反映するメモリセル側の電流が一定の電流分だけ差し引
かれることになり、同様に、電流駆動能力の特性曲線の
傾きをあまり変化さゼずに読み出しが行われる。

（実施例〕 本発明の好適な実施例を図面を参照しながら説明する。

第１の実施例 本実施例は、第１図に示すように、比較セルのコントロ
ールゲート電圧を低下させたセンスアンプを有するＥＰ
ＲＯＭの例である。

その回路構成は、第１図に示すように、一対のｐＭＯＳ
トランジスタ１４．１５からなるカレントミラー回路を
有している。一対のｐＭＯ３）ランジメタ１４．１５の
ソースは、それぞれ電源電圧Ｖｃｃが供給されている。

一対のｐＭＯ３ｌ−ランジスタ１４，１５のゲートは、
共通に接続されてｐＭＯ５）ランジスタ１４のドレイン
に接続される。

ｐＭＯ５）ランジスタ１５のドレインは、センシングノ
ード１６とされ、そのセンシングノード１６の電位を増
幅することで読み出し動作が行われる。このセンシング
ノード１６には、直列に接続されたインバーター１７．
１８が接続され、これらインバーター１７．１８により
電圧の増幅が行われる。

そのセンシングノード１６には、リミンターとして機能
する低閾値電圧のｎＭＯＳトランジスタ２２のソース・
ドレインの一方が接続され、そのｎＭＯＳ）ランジスタ
２２の他方のソース・ドレインはピント線に接続される
。ｎＭＯｓ）ランジスタ２２のゲートには、インバータ
ー２３によってビット線の電圧が反転して供給される。

さらにピント線には、列選択線Ｙにより選択される列選
択トランジスタ１９を介してメモリセル１０のソース・
ドレインの一方が接続される。そのソース・ドレインの
他方は接地電圧ＧＮＤが供給される。メモリセルｌＯは
、図示を省略しているが、複数個マトリクス状に配列さ
れ、その列の数に応じて列選択トランジスタ１９も配列
される。

メモリセルｌＯは、それぞれ絶縁膜を介してフローティ
ングゲートとコントロールゲートが積層される構造を有
しており、コントロールゲートは行選択のためのワード
線Ｗしに接続される。メモリセル１０は、そのフローテ
ィングゲートに電子が注入されて情報が書き込まれ、紫
外線により消去され得る。

上記ｐＭＯＳトランジスタ１４のドレインは、低閾値電
圧のｎＭＯＳ）ランジメタ２０のソース・ドレインの一
方に接続され、そのｎＭＯＳ）ランジメタ２０の他方の
ソース・ドレインは比較セル１１に接続される。ｎＭＯ
Ｓ　）ランジメタ２０のゲートには、インバーター２１
の出力端子が接続され、インバーター２１の入力端子は
ｎＭＯＳトランジスタ２０のソース・ドレインの他方に
接続される。これらｎＭＯＳトランジスタ２０、インバ
ーター２１は、それぞれ上記ｎＭＯＳ）ランジスタ２２
．上記インバーター２３と同様に動作する。

比較セル１１は、カレントミラー回路によりセンジグノ
ード１６へ伝達される電流駆動能力を具えた素子であり
、それぞれ絶縁膜を介して積層されたフローティングゲ
ート、コントロールゲートを有している。この比較セル
１１は、メモリセル１０と同一のプロセスを以て形成さ
れ、従って、プロセス上のばらつきが生した場合でも、
比較セル１１とメモリセル１０は同一の傾向を持つこと
になる。この比較セル１１のｎＭＯＳ　トランジスタに
接続する側と反対側のソース・ドレインは接地電圧ＧＮ
Ｄが供給される。そして、この比較セル１１のコントロ
ールゲートには、ｐＭＯ５）ランジスタ１２により電源
電圧Ｖｃｃより閾値電圧Ｖ０５分下げられた電圧が供給
される。すなわち、電ａ電圧Ｖｃｃと接地電圧ＧＮＤ間
にｎＭＯＳ　）ランジスタ１２とｐＭＯｓトランジスタ
１３が直列接続されており、ｎＭＯＳ）ランジスタ１２
はドレイン、ゲートが１を源電圧Ｖｃｅとされ、ｐＭＯ
３ｌ−ランジスタ１３はドレイン、ゲートが接地電圧Ｇ
ＮＤとされている。これらｎＭＯＳ　トランジスタ！２
．ｐＭＯＳトランジスタ１３は、それぞれダイオード接
続されており、ソースの電位はＶｃｃ−■いとされる。

この電圧が比較セル１１のコントロールゲートに供給さ
れる。ここで、電源電圧■ＣＣを約５■とすると、閾値
電圧Ｖｔｈは約１■であり、比較セル１１のゲートに供
給される電圧は約４ｖ程度のものとなる。

このような回路構成を有するＥＦＲＯＭは、次のように
作動する。

まず、比較セル１１は、紫外線で消去されているために
電流駆動能力は大きくなるが、ｎＭＯＳトランジスタ１
２等により、そのコントロールゲートに供給される電圧
は闇値電圧Ｖい分だけ下げられており、比較セル１１の
電流駆動能力はその分だけ小さくされる。比較セル１１
を流れる電流はカレントミラー回路を構成するＰＭＯＳ
トランジスタ１４を流れ、従って、ｐＭＯ３）ランジス
タ１５を流れる電流は比較セル１１の電流駆動能力に依
存する。このようにｐＭＯ３）ランジスタ１５を流れる
電流は、闇値電圧Ｖい分だけ電流駆動能力が小さくされ
た比較セル１１の電流駆動能力に依存しながら、センシ
ングノード１６に流入する。このセンシングノード１６
には、メモリセル１０が列選択トランジスタ１９等を介
して接続される。メモリセル１０が書き込まれている場
合、メモリセル１０の電流駆動能力は低いことから、セ
ンシングノード１６の電位は高いものにされる。

また、メモリセル１０が紫外線により消去されている場
合、メモリセル１０の電流駆動能力は高くなるが、比較
セル１１を反映した９ＭＯｓトランジスタ１５を流れる
電流が闇値電圧■、の低下分だけ抑えられており、その
分だけ差が生じて、センシングノード１６の電位は低い
ものにされる。

従って、メモリセル１０に情報が書き込まれているか、
或いは消去されているかが感知されることになる。

このようなＩ’７ＰＲＯＭでは、比較セル１１がメモリ
セル１０と同一プロセスで形成されるため、メモリセル
１０の特性が変動するような場合でも、比較セル１１も
同一の傾向を以て変動する。よって、センシングはプロ
セスのばらつきの影響を受けないことになる。また、書
き込みレベルが変動した時では、一般に、センシングの
動作点が変化するが、第３図を参照して後述するように
、比較セル１１はメモリセル１０と同じ特性曲線を有す
るために、書き込みの有無を問わずに安定した読み出し
が可能となる。

また、ベリファイ時にコントロール電圧を少し低下させ
たり、センシングノード１６から流す電流を大きくする
手段を設けることで、追加書き込みパルスを不要にする
ことも可能である。

第２の実施例 本実施例のＥｒ’ＲＯＭは、センシングノードに定電流
源を設けたものである。

その回路構成は、第４図に示すように、一対のｐＭＯ３
）ランジスタ３４，３５からなるカレントミラー回路を
有している。一対の９ＭＯｓトランジスタ３４．３５の
ソースは、それぞれｔ源電圧ＶＣＣが供給されている。

一対のｐＭＯ３）ランジスタ３４，３５のゲートは、共
通に９ＭＯｓトランジスタ３４のドレインに接続される
。

ｐＭＯ３）ランジスタコ５のドレインは、センシングノ
ード３６とされ、そのセンシングノード３６の電位を増
幅することで読み出し動作が行われる。このセンシング
ノード３６には、インバーター３７が接続され、このイ
ンバーター３７により電圧の増幅が行われる。そして、
本実施例のＥＦＲＯＭでは、さらにセンシングノード３
６に定電流源３２が接続される。定電流源３２のセンシ
ングノード３６の反対側のノードは接地電圧ＧＮＤが供
給される。この定電流源３２は、ｐＭＯｓトランジスタ
３５を流れる電流をメモリセル３０とは異なる経路で流
すためのものであり、見かけ上、比較セル３１の電流駆
動能力を低下させるように機能する。

上記センシングノード３６には、第１の実施例のＥＰＲ
ＯＭと同様に、リミッタ−として機能する低閾（！電圧
のｎＭＯ３）ランジスタ４２のソース・ドレインの一方
が接続され、そのｎＭＯ３）ランジスク４２の他方のソ
ース・ドレインはピント線に接続される。ｎＭＯ３）ラ
ンジスタ４２のゲートには、インバーター４３によって
ピント線の電圧が反転して供給される。

さらにヒ゛ノド線には、列選択線Ｙにより選択される列
選択トランジスタ３９を介してメモリセル３０のソース
・ドレインの一方が接続される。そのソース・ドレイン
の他方は接地電圧ＧＮＤが供給される。メモリセル３０
は、図示を省略しているが、複数個マトリクス状に配列
され、その列の数に応じて列選択トランジスタ３９も配
列される。

メモリセル３０は、それぞれ絶縁膜を介してフローティ
ングゲートとコントロールゲートが積層される構造を有
しており、コントロールゲートは行選択のためのワード
線ＷＬに接続される。メモリセル３０は、そのフローテ
ィングゲートに電子が注入されて情報が書き込まれ一１
紫外線により消去され得る。

上記９ＭＯ３）ランジスタ３４のドレインは、低閾値電
圧のｎＭＯｓ）ランラスタ４０のソース・ドレインの一
方に接続され、そのｎＭＯｓ）ランラスタ４０の他方の
ソース・ドレインは比較セル３１に接続される。ｎＭＯ
ｓ）ランラスタ４０のゲートには、インバーター４１の
出力端子が接続され、インバーター４１の入力端子はｎ
ＭＯｓトランジスタ４０のソース・ドレインの他方に接
続される。

比較セル３１は、カレントミラー回路によりセンジグノ
ー１３６へ伝達される電流駆動能力を具えた素子であり
、それぞれ絶縁膜を介して積層されたフローティングゲ
ート、コントロールゲートをＨしている。この比較セル
３１は、メモリセル３０と同一のプロセスを以て形成さ
れ、従って、プロセス上のばらつきが生じた場合でも、
比較セル３１とメモリセル３０は同一の傾向を持つこと
になる。この比較セル３１のｎＭＯｓ　トランジスタに
接続する側と反対側のソース・トレインは接地電圧Ｇ　
Ｎ　ｌ）が供給される。そして、この比較セル３１のコ
ントロールゲートには、Ｔｉ源雷電圧Ｖｃｅ供給される
。

このような回路構成を有する本実施例のＥＦＲＯＭは、
比較セル３１がメモリセルと同様に紫外線消去されるた
め電流駆動能力が高いものとされているが、定電流源３
２によってカレントミラー回路のｐＭＯ３ｌ−ランジメ
タ３５の電流が差し弓かれ、見かけ上、比較セル３１の
電流駆動能力がメモリセルの書き込み時と消去時の中間
的なものにされる。

すなわち、比較セル３１を流れる電流は、そのままｐＭ
ＯＳトランジスタ３４を流れる電流とされ、カレントミ
ラー接続されるｐＭＯＳトランジスタ３５も比較セル３
１の電２ｉｔ能力を反映したものとなる。しかし、その
ｐＭＯＳトランジスタ３５に接続したセンシングノード
３６には、定電流源３２が接続されており、メモリセル
３０側に流れる電流は、９ＭＯ３）ランジメタ３５を通
過した電流の＝・部となる。このためｐＭＯＳトランジ
スタ３５の電流駆動能力は、メモリセル３０の電流駆動
能力の書き込み時と消去時の中間的なものとなり、従っ
て、書き込み時にはセンシングノード３６の電位が」二
昇し、消去時にはセンシングノード３６の電位が下降し
て、確実な読み出しが行われる。

このようなＥＰＲＯＭでは、比較セル３１がメモリセル
３０と同一プロセスで形成されるため、各セル３０．３
１の特性の変動は同傾向となり、センシングはプロセス
のばらつきの影響を受けない。また、書き込みレベルが
変動した時でも、第３図を参照して後述するように、比
較セル３１はメモリセル３０と同し特性曲線を有し、安
定した読み出しが可能となる。また、ベリファイ時にも
、追加書き込みパルスを不要にすることも可能である。

第１．第２の実施例の素子特性（第３図参照）次に、第
３図を参照して、第１及び第２の実施例に説明したＥＦ
ＲＯＭを比較例と比較しながらさらに詳しく説明する。

第３図は横軸をコントロールゲート電圧、縦軸をドレイ
ン電流とする図である。曲線Ａは紫外線により消去した
場合のメモリセル、比較セルの電流駆動能力を示してお
り、比較セルとメモリセルが共に紫外線消去型の場合、
そのままでは同一の曲線となって比較セルを参照用に用
いることは困難である。曲線Ｂは、メモリセルに書き込
みが行われている場合の曲線であり、消去されている場
合（曲線Ａ）に比べて同しコントロールゲート電圧での
電流値は小さくなる。このようにメモリセルの１を流駆
動能力は、書き込まれた場合に曲線Ｂとなり、消去され
ている場合に曲線Ａとなる。

曲線Ｆは、比較例のそのｌの素子特性であり、図示を省
略するが、比較セルを使用せず、センシングノードに接
続する負荷をｐＭＯＳトランジスタ（Ｗ／Ｌ＝４／４０
）に固定したものである。

この曲線Ｆは、低いレートで立ち上がる略直線状の電流
特性を示し、４■近辺では曲線Ａ、Ｂ間にあるために判
定可能となるが、電流値が低く、実用的でない。

また、曲線Ｅは、比較例のその２の素子特性であり、第
５図の回路において、ｐＭＯＳトランジスタ７２のチャ
ンネル幅をｐＭＯＳトランジスタ７１のチャンネル幅の
半分にしたものである。この場合では、ｐＭＯＳトラン
ジスタ７２の電流駆動能力は、曲線Ｆよりは高いレート
で立ち上がり、メモリセルの電流駆動能力（曲線Ａ、Ｂ
）に近づいているが、立ち上がりの傾きが曲線Ａ、Ｂと
は平行ではなく、従って、コントロールゲート電圧。

書き込みレヘルの変動によっては、センシングの動作点
が変動してしまい、安定した読み出しができなくなる。

曲線Ｃは第２の実施例の特性曲線であり、比較セルの曲
線Ａから定電流７！Ｉ３２により電流が差し引かれる分
だけ、見かけ上、ｐＭＯ３）ランジスタコ４を流れる電
流が電流値が低くなる側にオフセントする。このため、
曲線Ｃはメモリセルの曲線Ａ、Ｂの中間的な特性を有し
、しかも特性曲線の傾きがメモリセルの曲線Ａ、Ｂの傾
きの傾向に沿っているために、コントロールゲート電圧
や書き込みレヘル等が変動した場合でも、曲線Ａ、　　
Ｂと曲線Ｃの間の相対的な位１間係は変化せず、安定し
た読み出しが実現される。

曲線りは第１の実施例のＥＦＲＯＭに関する特性曲線で
ある。この曲線りも曲線Ｃと同様に、比較セルに降圧さ
れたコントロールゲート電圧が供給される分だけ電流駆
動能力が小さくなる。この曲線りはメモリセルの曲線Ａ
、Ｂの傾きの傾向に沿っており、そのため曲線Ｃと同様
に、曲線ＡＢと曲線りの間の相対的な位置関係は変化せ
ず、安定した読み出しが実現される。

このように第１．第２の実施例のＥＰＲＯＭ（曲線り、
Ｃ）では、比較例（曲線Ｅ、Ｆ）とは異なり、メモリセ
ル（曲線Ａ、Ｂ）と同様な傾きの傾向を有し、且つ中間
的な値を取るために、比較セルが同一プロセスで形成さ
れることと合わせて安定した読み出しが実現される。

第３の実施例 第３の実施例のＥＰ’ＲＯＭは、第２の実施例のＥＰＲ
ＯＭの変形例であり、出力用のインバーターの入出力部
の短絡するスイッチ手段を有する例である。

その回路溝或は、第４図に示すように、一対のｐＭＯＳ
トランジスタ５４．５５からなるカレントミラー回路を
有している。一対のｐＭＯ３）ランジスタ５４，５５の
ソースは、それぞれ電源電圧Ｖｃｃが供給されている。

一対のｐＭＯ３）ランジスタ５４５５のゲートは、共通
にｐＭＯｓＭＯＳトランジスタ５４インに接続される。

ｐＭＯＳトランジスタ５５のドレインは、センシングノ
ード５６とされ、そのセンシングノード５６の電位を増
幅することで読み出し動作が行われる。このセンシング
ノード５６には、容量５３を介してインバーター５７が
接続され、このインバーター５７により電圧の増幅が行
われる。インバーター５７の入力端子と出力端子の間に
は、これら端子の間を短絡させるスイッチ手段５８が設
けられている。読み出し前には、スイッチ手段５日がオ
ンとなり、インバーター５７の人出力が短絡し、入カレ
ヘル、出力レベルが％Ｖｃｅにプリチャージされる。読
み出し時にはスイッチ手段５８はオフとなる。このスイ
ッチ手段５８の作動により、前のデータと反転したデー
タを読みだす場合の遷移時間を短くできる。

さらに、本実施例のＥＰＲＯＭには、第２の実施例の巳
ＰＲＯＭと同様に、さらにセンシングノード５６に定電
流源として機能するデイプリージョン型のＭＯ３Ｉ−ラ
ンジメタ５２が接続される。

このＭＯＳトランジスタ５２のセンシングノード５６の
反対側のノードは接地電圧ＧＮＤが供給される。このデ
イプリージョン型のＭＯＳ）ランジメタ５２は、見かけ
上、比較セル５１の電流駆動能力を低下させるように機
能する。

上記センシングノード５６．上記ｐＭＯＳ）ランジスタ
５４のドレインには、第２の実施例のＥＦＲＯＭと同様
に、リミンターとして機能する低閾値電圧のｎＭＯ５ト
ランジスタ６２．６０が接続され、それらの各ゲートに
は、インバーター６３，６１によって各ドレインの電圧
を反転した電圧供給される。

さらにピント線には、第２の実施例と同様に、列選択ト
ランジスタ５９を介してメモリセル５０のソース・ドレ
インの一方が接続される。このメモリセル５０は、複数
個マトリクス状に配列され、それぞれ絶縁膜を介してフ
ローティングゲートとコントロールゲートが積層される
構造を有しており、コントロールゲートは行選択のため
のワードＩＷＬに接続スる。メモリセル５０は、そのフ
ローティングゲートに電子が注入されて情報が書き込ま
れ、紫外線により消去され得る。

上記ｎＭＯ３）ランジスタロ０のドレインに接続する比
較セル５１は、カレントミラー回路によりセンジグノー
ド５６へ伝達される電流駆動能力を有する素子であり、
メモリセル５０と同一のプロセスを以て形成されたフロ
ーティングゲート。

コントロールゲートを有している。従って、プロセス上
のばらつきが生した場合でも、比較セル５１とメモリセ
ル５０は同一の傾向を持つことになる。この比較セル５
１のｎＭＯｓトランジスタに接続する側と反対側のソー
ス・ドレインは接地電圧ＧＮＤが供給され、そのコント
ロールゲートには、電源電圧Ｖｃｃが供給される。

このような回路構成を有する本実施例のＥＰＲＯＭは、
比較セル５１がメモリセルと同様に紫外線消去されるた
め電流駆動能力が高いものとされているが、定電流源と
して機能するデイプリージョン型のＭＯ３Ｉ−ランジス
タロ０によってカレントミラー回路のｐＭＯＳトランジ
スタ５５の電）竜が差し引かれ、見かけ上、比較セル５
１の電流駆動能力がメモリセルの書き込み時と消去時の
中間的なものにされる（第３図の曲線Ｃ参照。）、従っ
て、第２の実施例と同様に、書き込み時にはセンシング
ノード５６の電位が上昇し、消去時にはセンシングノー
ド５６の電位が下降して、確実な読み出しが行われる。

また、特に本実施例のＥＦＲＯＭでは、出力用のインバ
ーター５７に入出力部を読み出し前に短絡してプリチャ
ージするためのスイッチ手段５８を有しているため、安
定した読み出しと共に、高速な電位の検出が可能となる
。

〔発明の効果〕

本発明の紫外線消去型不揮発性メモリ装置は、カレント
ミラー回路に接続する比較セルの実効的なコントロール
ゲート電圧を、回しカレントミラー回路に接続するメモ
リセルのコントロールゲート電圧よりも所定電圧低くし
、或いはカレントミラー回路のセンシングノードに定電
流源を設けることで、センシングノードにおける比較セ
ルを反映した電流の量を、紫外線消去されたメモリセル
の書き込み時と消去時の中間的な量にさせて、読み出し
を行うことができる。しかも、本発明の紫外線消去型不
揮発性メモリ装置では、比較セルを反映した電流の特性
がメモリセルの電流特性と各コントロールゲート電圧に
亘って同一の傾向を有しており、このためレベルの変動
に依らず安定した読み出しが可能となる。また、比較セ
ルを使用して同一の傾向を有した電流特性を利用した読
み出しが行われるために、プロセス上のばらつきが生し
た場合でも安定した読み出しが行われることになる。

【図面の簡単な説明】

第１図は本発明の紫外線消去型不揮発性メモリ装置の一
例の回路構成を示す回路図、第２図は本発明の紫外線消
去型不揮発性メモリ装置の他の一例の回路構成を示す回
路図、第３図は上記各側及び比較例における素子の電流
特性を示す特性図、第４図は本発明の紫外線消去型不揮
発性メモリ装置の更に他の一例の回路構成を示す回路図
である。 また、第５図は従来の不揮発性メモリ装置の一例の回路
図、第６図はその従来の一例の動作を説明するためのコ
ントロールゲート電圧とドレイン電流の関係を示す特性
図である。 １０．３０．５０・・・メモリセル １１．３１．５１・・・比較セル １４゜ １５゜ ３４゜ ５ ５４゜ ５５・・・ｐＭＯｓ トランジスタ １６゜ ６ ５６・・・センシングノード ３２・・・定電流源

Claims (2)

【特許請求の範囲】
1. （１）比較セルとメモリセルがカレントミラー回路にそ
   れぞれ接続され、そのメモリセル側のノードの電位を増
   幅して出力するセンスアンプを有する紫外線消去型不揮
   発性メモリ装置において、上記比較セルの実効的なコン
   トロールゲート電圧を上記メモリセルのコントロールゲ
   ート電圧よりも所定電圧低くしたことを特徴とする紫外
   線消去型不揮発性メモリ装置。
2. （２）比較セルとメモリセルがカレントミラー回路にそ
   れぞれ接続され、そのメモリセル側のノードの電位を増
   幅して出力するセンスアンプを有する紫外線消去型不揮
   発性メモリ装置において、上記ノードに定電流源が接続
   されることを特徴とする紫外線消去型不揮発性メモリ装
   置。