JPH0368126A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0368126A JPH0368126A JP20312589A JP20312589A JPH0368126A JP H0368126 A JPH0368126 A JP H0368126A JP 20312589 A JP20312589 A JP 20312589A JP 20312589 A JP20312589 A JP 20312589A JP H0368126 A JPH0368126 A JP H0368126A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- insulating film
- identification symbol
- semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関し、特に半導体装
置の製造時におけるウェハ工程の改良に係るものである
。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to improvement of a wafer process during the manufacture of a semiconductor device.
従来、半導体装置を複数個同時Iこ製造するためにはウ
ェハと称する半導体基板を用い、成膜技術、写真製版技
術等の所望の技術を用いて、複数個の半導体装置を半導
体基板上に形成し、しかる後に1つ1つの半導体装置を
含ひ小片C以下チップと呼ぶ)に細分化することが通常
行われていた。この所望の半導体基板を用いて、所望の
半導体装置を形成する工程を通常ウェハ工程と呼人でい
るが、このウェハ工程についてはウニへの端部は各種処
理を施すtこめの治具と接触したり、あるいはウェハを
取扱うビンセット等の工具による傷の発生等の種々の制
約から、良品チップが得られない領域が存在する。又、
ウェハは種々の制約から通常円形の薄板である(一部分
結晶方向を示す目的のため、切、り欠き(通常ファセッ
トとかオリエンテーションフラットとか称す))を有す
ることが多く、しかも半導体チップ表面ば適切長方形又
は正方形であるため、ウェハ端部では元々形状が不完全
なチップとなる部分が存在すること、以上の2つの原因
でウェハ端部においては良品チップが得られない領域が
存在するのに対して通常、この領域を明示せずにウェハ
工程を施していたため、ウェハ上の全チップの電気的特
性を何らかの方法で測定しくこの工程を通常ウェハテス
ト工程と称する)、不良のチップにマーキングを施した
後でも、ウェハ端はパターン欠陥がある可能性があるの
で、例えば目視検査を行ったり、あるいはウェハ端から
一律5mm以内は不良マークがなくともたとえ、電気的
にOKであっても無条件に不良とする等の方法を用いて
いた。Conventionally, in order to simultaneously manufacture multiple semiconductor devices, a semiconductor substrate called a wafer is used, and multiple semiconductor devices are formed on the semiconductor substrate using a desired technology such as film formation technology or photolithography technology. However, after that, each semiconductor device is usually subdivided into small pieces C (hereinafter referred to as chips). The process of forming a desired semiconductor device using this desired semiconductor substrate is usually called a wafer process, and in this wafer process, the edge of the wafer comes into contact with a jig that performs various treatments. There are areas where good quality chips cannot be obtained due to various constraints such as scratches caused by wafer handling or tools such as bin sets for handling wafers. or,
Due to various constraints, wafers are usually circular thin plates (often with some notches or notches (usually called facets or orientation flats) for the purpose of indicating the crystal orientation), and if the semiconductor chip surface is a rectangular or Because the wafer is square, there are areas at the edge of the wafer that are inherently imperfect in shape, and due to the above two reasons, there are areas at the edge of the wafer where good chips cannot be obtained. Since the wafer process was performed without clearly marking this area, it was necessary to measure the electrical characteristics of all chips on the wafer by some method (this process is usually called the wafer test process), and after marking the defective chips. However, since there may be pattern defects at the wafer edge, for example, visual inspection may be performed, or even if there is no defective mark within 5 mm from the wafer edge, even if it is electrically OK, it is unconditionally determined to be defective. They used methods such as
また、ウェハ上に同時に形成された半導体装置は、その
ウェハ上の半導体装置が真に目的と合致する緒特性を有
するかどうかが不明な場合(例えば、上記ウェハテスト
工程では測定が困難な高周波特性が要求される場合等)
、この場合にはウェハ上の半導体装置の緒特性をあらか
じめ測定し、判定基準に照らして合格の場合にのみ、そ
のウェハ上の残りのチップをウニハエ秋以後の工程(組
立て、検査工程)を行なうことが、主に経済性の点から
通常行なわれている。この場合、ウェハをいくつかの区
画に分けて、この区画から所望の方法で抜取ったチップ
を用いて組立て、検査工程を行なうので、この工程を先
行評価工程と呼んでいる。Additionally, semiconductor devices formed on a wafer at the same time may have high-frequency characteristics that are difficult to measure in the wafer testing process, if it is unclear whether or not the semiconductor devices on the wafer have characteristics that truly match the purpose. (if required)
In this case, the characteristics of the semiconductor devices on the wafer are measured in advance, and only if the chips pass the judgment criteria are the remaining chips on the wafer subjected to subsequent processes (assembly, inspection process). This is usually done primarily for reasons of economy. In this case, the wafer is divided into several sections, and chips extracted from the sections by a desired method are used for assembly and inspection, and this step is called a preliminary evaluation step.
ウェハ端部においては上記のように不良とすべきチップ
のみが存在している領域が存在するにもかかわらず、従
来は乙の領域を明示せずにウェハ工程を行っていたため
、ウェハ工程が終了した後でこのウェハ上の全チップを
電気的に測定し、不良チップ上に何らかの不良マークを
付与した後でも端部のチップを目視検査し、形状不良と
したりウェハ端から例えば5mmまでは無条件に不良チ
ップとする等の方策を施していたため、1ウニ八内の真
の良品チップ数を正確に把握することが困難で、特に1
ウニ八内に多量(例えば−5個)のチップが形成される
場合、良品チップ数を正確に把握するのは、多大の労力
を要していた。Although there is an area at the edge of the wafer where only chips that should be considered defective exist as described above, in the past, the wafer process was performed without specifying the area B, so the wafer process ended. After that, all chips on this wafer are electrically measured, and even after some defect marks are given on defective chips, chips at the edges are visually inspected. Because measures such as marking some chips as defective were taken, it was difficult to accurately determine the number of true good chips in one unit.
When a large number of chips (for example, -5 chips) are formed in a sea urchin, it takes a lot of effort to accurately determine the number of good chips.
また、ウェハ工程を実施するに際しては次のような問題
、む、ある。すなわち、従来から半導体装置を製造する
ためのウェハ工程においては通常の場合、処理される複
数枚のウェハを1つの単位ブロックとしてそれぞれの各
プロセス処理を行なうようにしており、この単位ブロッ
クを一般にロット(Lot )と称している。そして、
この10ツトを構成するウェハの枚数は、処理される各
プロセスに対応して適宜に設定され、普通、数枚ないし
数10枚程度が実際のロフトサイズとして採用されてい
る。Furthermore, when carrying out the wafer process, there are the following problems. In other words, conventionally in the wafer process for manufacturing semiconductor devices, multiple wafers are treated as one unit block and each process is performed, and this unit block is generally called a lot. (Lot). and,
The number of wafers constituting these 10 wafers is appropriately set in accordance with each process to be processed, and usually, the actual loft size is about several to several dozen wafers.
また、前記ウェハ工程においては同一の処理を行う場合
、個々のウェハの識別を行う必要のないプロセスも存在
するが、多くの場合たとえ同一の処理をなすときでも、
ウェハ相互間のばらつきを確認したり、あるいは、10
ツト中でも処理条件を一部変更したりするなどの必要が
あって、個々のウェハ毎にこれを識別するための文字お
よび/または数字などの記号(以下、識別記号と呼ぶ)
を記入するようにしていた。In addition, in the wafer process, there are processes in which it is not necessary to identify individual wafers when the same process is performed, but in many cases, even when the same process is performed,
Check wafer-to-wafer variations or
When it is necessary to partially change the processing conditions during the process, symbols such as letters and/or numbers (hereinafter referred to as identification symbols) are used to identify each individual wafer.
I was trying to write it down.
ここで、この識別記号をウニへ面に記入、表示する方法
としては、次のような各手段がある。すなわち5
(a)ウェハの裏面あるいは表面にダイヤモンドペンな
どを用いて、手書きIこより識別記号を罫書きする方法
。Here, the following methods are available for writing and displaying this identification symbol on the surface of the sea urchin. Namely, 5. (a) A method in which an identification symbol is handwritten on the back or front surface of the wafer using a diamond pen or the like.
(b)ウェハ直上にレーザー光を用いて、識別記号を刻
示する方法。(b) A method of imprinting an identification symbol directly on the wafer using a laser beam.
(C)ウェハの表面に写真製版技術でフォトレジスト膜
を形成し、識別記号の表示装置、いわゆるウェハタイト
ラー装置を用いて識別記号を表示する方法。(C) A method in which a photoresist film is formed on the surface of a wafer by photolithography and an identification symbol is displayed using an identification symbol display device, a so-called wafer titler device.
上記のような個々のウェハに対する従来の識別記号の各
表示手段の場合それぞれ下記の特徴がある。すなわち、
まず、上記(a)の方法の場合には、識別記号を1枚ず
つのウェハに直接罫書きするので、費用が少なくて済む
という利点があるが、その記入自体が作業者の技量の程
度に左右されて均一に罫書きするのが困難であり、罫書
きの力が弱ければ明瞭な表示をなし得す、反対に力が強
すぎると罫書きに伴なって微少な粉末(かけら)が兄生
し、後にこれらがウェハを汚染したり、また、与えられ
る力によってウェハにストレスがたまるために、後工程
でこれがヒビ割れの原因になり易いという欠点があって
、簡便な方法ではあるが作業者に熟練さが要求されるも
のであった。Each of the conventional identification symbol display means for individual wafers as described above has the following characteristics. That is,
First, in the case of method (a) above, the identification symbol is directly marked on each wafer, so it has the advantage of being less expensive, but the writing itself depends on the level of skill of the operator. If the scribing force is too weak, it will be difficult to make even markings, but if the scribing force is too strong, minute powder (pieces) may form as a result of the scribing. Although it is a simple method, it has the drawback that these materials can contaminate the wafer later, and the applied force can cause stress on the wafer, which can easily cause cracks in the subsequent process. It required skill on the part of the person.
また、上記(b)方法の場合にはレーザー光を発生させ
かつ制御するための特別な装置を必要とし、多額の費用
がかかると共に、完全上十分な注意を払わなければなら
ず、そしてまた、半導体ウェハの材料がシリコンである
ときには実使用上さしつかえないが、これが化合物半導
体ウェハ(例えばG aAsウェハ)であるときには、
レーザー光の照射時に結晶が分解して有害物質、つまり
ここではAs化合物が発生するため適用できない方法で
あった。In addition, method (b) above requires special equipment for generating and controlling laser light, which incurs a large amount of cost and requires great care; This is not a problem in practical use when the semiconductor wafer material is silicon, but when it is a compound semiconductor wafer (e.g. GaAs wafer),
This method cannot be applied because the crystal decomposes when irradiated with laser light and generates harmful substances, that is, As compounds in this case.
さらζこ、上記(c)方法の場合には写真製版技術を利
用してウェハタイトラー装置により、識別記号発生部(
通常、複数の文字と数字との組合せ表示が可能である。Furthermore, in the case of method (c) above, the identification symbol generator (
Usually, a combination of multiple letters and numbers can be displayed.
)での遮光部分の組合せによるパターンを所望の光を照
射することで、ウェハ上に形成されたフォトレジスト膜
に転写して識別記号を表示させ得るのであるが、ここで
もウェハタイトラーなる特別な装置を必要とし、多額の
費用がかかるほか、識別記号表示のためだけに写真製版
工程を1回分余分に行なわなければならないという不利
があった。) By irradiating the pattern formed by the combination of the light-shielding parts with the desired light, it is possible to display an identification symbol by transferring it to the photoresist film formed on the wafer, but here too, a special device called a wafer titler is used. This method requires a large amount of money, and has the disadvantage of requiring an extra photolithography process just to display the identification symbol.
この発明は上記で述べた主に2つの問題点を解決するた
めになされたもので、その目的とするところはウニ八面
上のもともと良品チップが採れない領域(主にウェハ端
部)を明確化することにより、良品チップ数を明確化す
ることfこよう、良品テップ数を明確化させることを敢
て特別な装置などを用いることなしに、ウェハ百に識別
記号を簡単かつ容易に表示させ得るようにした半導体装
置の製造方法を提供するとともに、ウェハ上を所望の領
域(区画)に分割するための目印(パターン)を形成す
る方法を提供するものである。This invention was made to solve the two main problems mentioned above.The purpose of this invention is to clearly identify the areas (mainly the edges of the wafer) where good chips cannot be obtained on the surface of the wafer. In order to clarify the number of good chips by displaying the number of good chips, we decided to simply and easily display an identification symbol on each wafer without using any special equipment. The present invention provides a method for manufacturing a semiconductor device in which a semiconductor device is obtained, and also provides a method for forming marks (patterns) for dividing a wafer into desired regions (sections).
この発明に係る半導体装置の製造方法は、ウェハ工程の
スタートにあたり所望の成膜技術を用いてウニへの表面
全体に絶縁膜を形成し、しかる後に、ほぼウニ八全周に
沿って連続した境界を有するようウェハ端部ζこ合わせ
て、ウェハ上の所望の領域(区画)に分割するための目
印(パターン)を同時にこの絶縁膜を選択的に残すこと
により形成し、しかもこの残存させる絶縁膜内にウニへ
の識別記号を形成させようとするものである。In the method for manufacturing a semiconductor device according to the present invention, at the start of the wafer process, an insulating film is formed on the entire surface of the sea urchin using a desired film formation technique, and then a continuous boundary is formed along almost the entire circumference of the sea urchin. At the same time, marks (patterns) for dividing the wafer into desired areas (sections) are formed by selectively leaving this insulating film on the wafer edge ζ, and also by selectively leaving this remaining insulating film. The idea is to form an identification symbol for sea urchins within the sea urchin.
この発明の半導体装置の製造方法は、ウェハ工程のスタ
ートにあたりウェハの外周部に絶縁膜が形成された領域
が形成されることにより、この絶縁膜残存部分は良品の
チップとなり得ない領域であることが後工程で明らかで
あるとともに、この絶縁膜残存部分内にウェハ識別記号
が形成されるのであるから、この記号はウェハ工程中、
明瞭に判別されることが可能であるとともに、ウェハを
分割するための目印(パターン)が絶縁膜残存部として
同時に形成されるため、ウェハ上の区画は明瞭に判別さ
せることが可能となる。In the method for manufacturing a semiconductor device of the present invention, an area where an insulating film is formed is formed on the outer periphery of the wafer at the start of the wafer process, so that the remaining part of the insulating film is an area where good chips cannot be formed. This is obvious in the subsequent process, and the wafer identification symbol is formed within the remaining portion of the insulating film, so this symbol is used during the wafer process.
It is possible to clearly distinguish the sections on the wafer, and since marks (patterns) for dividing the wafer are formed at the same time as the remaining portions of the insulating film, the sections on the wafer can be clearly distinguished.
以下、この発明に係る半導体装置の製造方法の一実施例
を第1図〜第4図について説明する。An embodiment of the method for manufacturing a semiconductor device according to the present invention will be described below with reference to FIGS. 1 to 4.
第1図〜第3図はこの発明の一実施例である前記問題点
を同時に解決するための実施方法の概要を示すそれぞれ
平百図及び断画図である。FIGS. 1 to 3 are a flat diagram and a cross-sectional diagram, respectively, showing an outline of an implementation method for solving the above-mentioned problems at the same time, which is an embodiment of the present invention.
第1図(at(b)は所望の構造を有する半導体ウェハ
、例えば直径約50閣のGaAsウェハを示す。ここで
所望の構造を有するとは、このウェハ(1)上に形成せ
人とする半導体装置、例えばGaAsMFSFETに適
した濃度、厚みを有し、GaAs基板上にエピタキシャ
ル成長された活性層を最上部に形成されたGaAsウェ
ハ等を示す。FIG. 1(b) shows a semiconductor wafer having a desired structure, for example, a GaAs wafer with a diameter of approximately 50 mm. Here, having a desired structure refers to the structure formed on this wafer (1). A GaAs wafer or the like is shown, which has a concentration and thickness suitable for a semiconductor device, for example, a GaAs MFSFET, and has an active layer epitaxially grown on a GaAs substrate formed on top.
この第1図のウェハ(1)に所望の前処理を施しく例え
ば塩酸ボイルによりGaAs上のGaピットをエツチン
グ除去した後、純水洗浄、乾燥等の処理)しかる後、例
えばプラズマCVD装置を用いて、ウェハ上面全体にS
i、N、 (シリコンナイトライド)よりなる絶縁膜(
2)を形成した状態を示すのが第2図(a) (b)で
ある。The wafer (1) in FIG. 1 is subjected to a desired pretreatment to remove the Ga pits on the GaAs by, for example, hydrochloric acid boiling, followed by cleaning with pure water, drying, etc.), and then using, for example, a plasma CVD apparatus. Then, apply S to the entire top surface of the wafer.
An insulating film made of i, N, (silicon nitride) (
2) is shown in FIGS. 2(a) and 2(b).
この絶縁膜(2)は例えばSin、(シラン)とNH,
(アンモニア)の両ガスの化学的反応を利用して、約2
80℃の加熱条件で約100OAの厚みまで成長させる
。This insulating film (2) is made of, for example, Sin, (silane) and NH,
(ammonia) using a chemical reaction between both gases, approximately 2
It is grown to a thickness of about 100 OA under heating conditions of 80°C.
引き続いて、この絶縁膜の所望の領域を除いてその他の
部分を全てエツチング除去する。このエツチング除去す
る方法としては、例えば、弗化水素酸と弗化アンモニウ
ムの水溶液(良く知られている弗酸バッファ液)でエツ
チングすれば、簡単に除去することができる。このエツ
チングの際、所望の領域に対応したパターンを有する上
記エツチング液2ζ対する保護膜を、絶縁膜上に形成し
ておけば、この保護膜に対応した領域のみ、エツチング
されずに残存させることが可能である。そしてエツチン
グ作業が完了後、この保護膜を周知の技術で除去すれば
、所望の領域のみ絶縁膜を残存させ、その他の部分を完
全に除去した状態になる(第3図(a)(b))。Subsequently, all portions of this insulating film except for desired regions are removed by etching. This etching can be easily removed, for example, by etching with an aqueous solution of hydrofluoric acid and ammonium fluoride (a well-known hydrofluoric acid buffer solution). During this etching, if a protective film against the etching solution 2ζ having a pattern corresponding to a desired area is formed on the insulating film, only the area corresponding to this protective film can remain without being etched. It is possible. After the etching process is completed, if this protective film is removed using a well-known technique, the insulating film remains only in the desired areas, and the other parts are completely removed (Figures 3(a) and 3(b)). ).
この場合、上記保護膜として例えば、東京応化■製のO
MR−83■フオトレジストを用い、保護膜に相当する
領域のみ露光処理し、後は所定の処理を行ない所望のパ
ターンを有するフォトレジストパターンを形成させるこ
とにより、簡単に上記目的を実施しうる保護膜を形成す
ることが可能である。In this case, as the above-mentioned protective film, for example, O
By using MR-83■ photoresist, exposing only the area corresponding to the protective film, and then performing predetermined processing to form a photoresist pattern with the desired pattern, the above purpose can be easily achieved. It is possible to form a film.
この露光処理の際には、絶縁膜を残存させたい領域以外
は全て遮光するパターンを有するフォトマスクをウェハ
に相対的にアラインメントをし、しかもウェハ識別記号
に相当する遮光部分を、保護膜形成領域内(即ち露光領
域内)の所望の部分に形成すれば、現像等の所定の処理
を施した後でウェハ識別記号に相当する開孔部を有する
保護膜が形成できる。During this exposure process, a photomask with a pattern that blocks light except for the area where the insulating film is to remain is aligned relative to the wafer, and the light-blocking part corresponding to the wafer identification symbol is placed in the area where the protective film is to be formed. If it is formed in a desired portion within the wafer identification symbol (that is, within the exposure area), a protective film having an opening corresponding to the wafer identification symbol can be formed after a predetermined process such as development is performed.
次に、さらに改良された半導体装置の製造方法の他の実
施例を示すのが第4図である。Next, FIG. 4 shows another embodiment of a further improved method of manufacturing a semiconductor device.
すなわち、この図に示す実施例の製造方法において、符
号0◆は識別記号の表示対象としての半導体ウェハ、こ
こでは例えばGaAsウエノ)を示す。That is, in the manufacturing method of the embodiment shown in this figure, the symbol 0♦ indicates a semiconductor wafer (here, for example, GaAs wafer) on which an identification symbol is displayed.
この場合、図示省略したが半導体ウェハc1つの表面上
には所望のOMR−83等のネガタイプのフォトレジス
トが塗付されると共に、適正な条件でのプリベークが終
了しており、また、(2)は所望のマスクパターンを表
示したフォトマスク、ここでは例えば石英ガラスなどの
透明資材を用いて構成されたフォトマスクであって、前
記半導体ウェハ0υに対応して例えば、酸化クロツなと
2こより、絶縁膜を残存させようとする領域以外の部分
のみ遮光部が形成されており、これらの半導体ウェハO
Dとフォトマスク(2)は相対的な位置合せ、いわゆる
マスクアライメントを完了している。In this case, although not shown, a desired negative type photoresist such as OMR-83 is coated on the surface of one semiconductor wafer c, and prebaking under appropriate conditions has been completed, and (2) is a photomask displaying a desired mask pattern, in this case a photomask constructed using a transparent material such as quartz glass, and corresponding to the semiconductor wafer 0υ, an insulating film made of, for example, oxidized black or 2 A light-shielding portion is formed only in the area other than the area where the film is to remain, and these semiconductor wafer O
D and the photomask (2) have completed relative alignment, so-called mask alignment.
しかして、−収約な半導体装置の製造における写真製版
工程の場合には、前記したマスクアライメントの終了後
に露光処理を施すのであるが、この実施の方法ではこの
マスクアライメントの終了後にあって、少なくとも前記
半導体ウニへGpを完全に覆う大きさ以上の識別表示用
の例えば、石英ガラスなどの透明資材を用いて構成され
たフィルターを図示しない光源側と前記フォトマスク(
至)との間fこ挿入して位置合せをするか、あるいは必
要に応じてフォトマスク(2)の光源側面に直接、重ね
合わせるように載置して位置合せし、この状態において
、露光のための光線(財)を適正な条件で照射すること
により露光処理を行なう。Therefore, in the case of a photolithography process in the production of economical semiconductor devices, exposure processing is performed after the completion of the above-mentioned mask alignment, but in this implementation method, at least A filter made of a transparent material such as quartz glass for identification and having a size that completely covers GP to the semiconductor urchin is attached to the light source side (not shown) and the photomask (
Insert the photomask (2) between the photomask (2) and align it, or if necessary, place it directly on the side of the light source of the photomask (2) so that it overlaps with the photomask (2). Exposure processing is performed by irradiating the material with a light beam under appropriate conditions.
また、ここで前記識別記号表示用のフィルタ(至)につ
いては前記フォトマスク(2)での透明部に対応し、し
かもウェハに接する部分、例えば具体的に前記ウェハO
υの最外側に近い5an程度以内の内側の部分に対応し
た領域に、文字、数字またはこれらの組合せによる識別
パターンを表示してあり、この識別パターンはこの場合
、前記フォトマスク(至)lこおけるパターンと同様に
光を遮断する遮光部として形成される。In addition, the filter for displaying the identification symbol (to) corresponds to the transparent part of the photomask (2) and is in contact with the wafer, for example, specifically the wafer O.
An identification pattern consisting of letters, numbers, or a combination thereof is displayed in an area corresponding to the inner part within about 5an near the outermost side of υ. It is formed as a light-shielding part that blocks light in the same way as the pattern in .
従って、前記ウェハc3pに対し、この識別記号表示用
のフィルターを介在して前記露光処理を行なった後、所
望の現像、定着、および検査の各工程完了した状態にお
いて、このウェハ01には前記フォトマスク0の遮光部
に形成されたパターンに相当する部分が開孔部として表
示され、かつ、また同時に識別記号表示用のフィルタ(
至)の識別記号パターンに相当する部分が同様な開孔部
形態による識別記号として表示されるものである。Therefore, after the exposure process has been performed on the wafer c3p through the filter for displaying the identification symbol, and after the desired development, fixing, and inspection steps have been completed, the wafer 01 is The part corresponding to the pattern formed in the light-shielding part of mask 0 is displayed as the opening part, and at the same time, the filter for displaying the identification symbol (
The portion corresponding to the identification symbol pattern (to) is displayed as an identification symbol with a similar opening shape.
モして又、前記識別記号表示用のフィルターとして、そ
れぞれに異なる識別記号パターンを表示した複数枚を用
意しておき、各ウェハ1枚毎にこれを選択的に交換して
使用するようにすれば、処理対象の各ウェハ01)に相
互に異なる識別記号を表示させることができ、さらに、
必要とあれば10ツト全てのウェハに対して相互に異な
る識別記号を表示させることも可能である。Furthermore, as a filter for displaying the identification symbol, a plurality of sheets each displaying a different identification symbol pattern are prepared, and these are selectively exchanged and used for each wafer. For example, mutually different identification symbols can be displayed on each wafer 01) to be processed, and further,
If necessary, it is also possible to display different identification symbols on all ten wafers.
又、ここで前記異なる識別記号パターンを表示したフィ
ルタ□□□を製造するには、従来周知のマスク製造技術
を利用することで比較的容易に得られるものであり、か
つ、この実施例に適用されるフィルターはほぼ半永久的
に使用し得る。Moreover, in order to manufacture the filter □□□ displaying the different identification symbol patterns, it can be obtained relatively easily by using conventionally well-known mask manufacturing technology, and it can be applied to this example. The filters can be used almost semi-permanently.
又、前記フォトマスク(2)の遮光部分は形成せ人とす
るチップの形状に合致した領域、すなわちチップ1つの
形状として縦、横がそれぞれymm、x閣とすれば、こ
の領域は縦がny、横がn’x (n 。The light-shielding portion of the photomask (2) is an area that matches the shape of the chip to be formed, that is, assuming that the length and width of one chip are ymm and x, respectively, this area has a length of nymm. , the side is n'x (n.
n′は共に整数)となるような階段状の形状をなしてあ
れは、半導体ウェハ上の絶縁膜の存在しない領域をチッ
プ形成領域として有効に利用することができる。加えて
、この遮光部分はその端が全て半導体ウェハ上に収容で
きるような形状をなしているとともに、ウェハ端により
この遮光部分が横切らないように載置することが必要で
あるとともに、この遮光部分がウェハを所望の区画(領
域)に分割する際の目印(第3図(a)における(4)
部分)を成していることが必要である。第1J(a)の
場合には、例えば、ウェハを6区画する際の目印(4)
をウェハ上に形成してあり、ウェハ上を6区画(例えば
A′−F区画)に明瞭に分割することができる。If the stepped shape is formed such that n' is an integer), a region on the semiconductor wafer where no insulating film is present can be effectively used as a chip forming region. In addition, this light-shielding part has a shape such that all of its edges can be accommodated on the semiconductor wafer, and it is necessary to place the light-shielding part so that the wafer edge does not cross the light-shielding part. mark (4 in Fig. 3(a)) when dividing the wafer into desired sections (regions)
(part). In the case of No. 1 J(a), for example, the mark (4) used to divide the wafer into six sections.
are formed on the wafer, and the wafer can be clearly divided into six sections (for example, sections A'-F).
なお上記実施例では半導体ウェハとしてGa Asウェ
ハの例を示しているが、必ずしもこれに限定するもので
はない。又、絶縁膜としてSi、、N、を例としたが、
これに限定されるものでもない。In the above embodiments, a GaAs wafer is used as the semiconductor wafer, but the invention is not necessarily limited to this. In addition, although Si, N, was used as an example of the insulating film,
It is not limited to this.
(発明の効果〕
以上のようにこの発明によれば、半導体ウニ/’%上に
ほぼ外周に沿って連続した境界を有する絶縁、膜を半導
体ウェハ端部に形成するとともに、同時にウェハを所望
の区画に分割するための目印を給。(Effects of the Invention) As described above, according to the present invention, an insulating film having a continuous boundary almost along the outer periphery is formed on the semiconductor wafer at the edge of the semiconductor wafer, and at the same time, the wafer is Provides landmarks for dividing into sections.
縁膜上に形成し、しかる後に所望のウエノ\工程分従来
と何らの変更もなく施すため、半導体テップを従来と同
じ工程で形成することが可能であるとともに、あらかじ
め不良チップの形成領域が明確化されているため、この
領域内のテップは無条件に不良として処理できるため、
ウェハテストの良品数をもってウェハ上の良品チップ数
とすることが可能で良品数の正確な把握が可能となる。It is formed on the edge film, and then the desired wafer process is performed without any change from the conventional process, so it is possible to form the semiconductor chip in the same process as the conventional process, and the formation area of the defective chip can be clearly identified in advance. Since the steps in this area can be treated as bad unconditionally,
The number of non-defective chips in the wafer test can be used as the number of non-defective chips on the wafer, making it possible to accurately grasp the number of non-defective chips.
しかも、上記絶縁膜上にウェハ上を所望の区画に分割す
るための目印を同時に形成するため、各区1画から先行
的に組立て検査する工程(先行評価工程)において、抜
き取るべきチップの位置がウェハ毎に一定となるため、
先行評価工程における評価が抜き取る場所によりばらつ
くことがなくなる。Moreover, since marks for dividing the wafer into desired sections are formed on the insulating film at the same time, the position of the chip to be extracted is determined from the wafer in the process of pre-assembling and inspecting each section (preliminary evaluation step). Since it is constant for each
The evaluation in the preliminary evaluation process no longer varies depending on the sampling location.
加えて、写真製版技術等を用いてこの絶縁膜を選択的に
残存させる方法を利用すれば、ウニへ面への識別記号の
表示を同ウェハに何等の影響をも与えることなく、しか
も、待fこ表示のための装置、並びに余分な処理工程な
どを全く必要とせずに、従来の装置、方法をそのまま使
用して、常時、均一な態様で極めて容易に行ない得るも
のである。In addition, by using a method of selectively leaving this insulating film using photolithography technology, it is possible to display an identification symbol on the surface of the sea urchin without affecting the surface of the wafer in any way. This can be done extremely easily and always in a uniform manner using conventional equipment and methods without any need for equipment or extra processing steps for displaying f.
第1図(a) (b)〜第3図(a) (b)はこの発
明の半導体装置の製造方法の一実施例を示す各工程の平
面図及び断面図、第4図はこの発明の他の実力社例を示
す説明図である。
(1〉・・・半導体ウェハ(GaAsウェハ)、12)
・・・絶縁膜、συ・・・GaAs i、■・・・残存
する絶縁膜、(3)・・・ウェハ識別記号、61)−・
・半導体ウェハ、(2)・・・フォトマスク、−・・・
識別記号表示用フィルタ、圓・・・露光のために照射さ
れる光線、(4)・・・(区画・4表示するための)目
的。
なお、図中、同一符号は同一、又は相当部分を示す。1(a)(b) to FIG. 3(a)(b) are plan views and cross-sectional views of each step showing an embodiment of the method for manufacturing a semiconductor device of the present invention, and FIG. It is an explanatory diagram showing another example of a strong company. (1>... semiconductor wafer (GaAs wafer), 12)
...Insulating film, συ...GaAs i, ■...Remaining insulating film, (3)...Wafer identification symbol, 61)--
・Semiconductor wafer, (2)...photomask, -...
Identification symbol display filter, circle... Light rays irradiated for exposure, (4)... Purpose (for displaying sections/4). In addition, in the figures, the same reference numerals indicate the same or equivalent parts.
Claims (1)
において、ほぼウェハ外周に沿つて連続した境界を有す
る絶縁膜を半導体基板表面上のウェハ端部に形成すると
ともに、該当するウェハ上の区画を明示するような目印
(パターン)を上記絶縁膜により形成し、しかる後に所
望のウェハ工程を施すことを特徴とする半導体装置の製
造方法。In the wafer process for forming semiconductor devices on a semiconductor substrate, an insulating film having a continuous boundary almost along the outer periphery of the wafer is formed at the edge of the wafer on the surface of the semiconductor substrate, and the corresponding section on the wafer is clearly marked. A method of manufacturing a semiconductor device, comprising forming a mark (pattern) using the insulating film, and then performing a desired wafer process.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20312589A JPH0368126A (en) | 1989-08-05 | 1989-08-05 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20312589A JPH0368126A (en) | 1989-08-05 | 1989-08-05 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0368126A true JPH0368126A (en) | 1991-03-25 |
Family
ID=16468820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20312589A Pending JPH0368126A (en) | 1989-08-05 | 1989-08-05 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0368126A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6876915B2 (en) | 2002-03-11 | 2005-04-05 | Hitachi, Ltd. | Headway control system |
JP2008290498A (en) * | 2007-05-22 | 2008-12-04 | Toyota Motor Corp | Follow-up control device |
JP4754628B2 (en) * | 2005-06-06 | 2011-08-24 | ユニリーバー・ナームローゼ・ベンノートシヤープ | Wet tissue products for makeup |
WO2018181552A1 (en) * | 2017-03-31 | 2018-10-04 | 国立研究開発法人産業技術総合研究所 | Semiconductor package production method using alignment mark on wafer |
-
1989
- 1989-08-05 JP JP20312589A patent/JPH0368126A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6876915B2 (en) | 2002-03-11 | 2005-04-05 | Hitachi, Ltd. | Headway control system |
JP4754628B2 (en) * | 2005-06-06 | 2011-08-24 | ユニリーバー・ナームローゼ・ベンノートシヤープ | Wet tissue products for makeup |
JP2008290498A (en) * | 2007-05-22 | 2008-12-04 | Toyota Motor Corp | Follow-up control device |
WO2018181552A1 (en) * | 2017-03-31 | 2018-10-04 | 国立研究開発法人産業技術総合研究所 | Semiconductor package production method using alignment mark on wafer |
JPWO2018181552A1 (en) * | 2017-03-31 | 2019-11-14 | 国立研究開発法人産業技術総合研究所 | Manufacturing method of semiconductor package using alignment mark on wafer |
US11056410B2 (en) | 2017-03-31 | 2021-07-06 | National Institute Of Advanced Industrial Science And Technology | Method of manufacturing semiconductor package using alignment mark on wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3451955B2 (en) | Crystal defect evaluation method and crystal defect evaluation device | |
JPS6030896B2 (en) | wafer assembly | |
CN109669321B (en) | Wafer edge washing system and wafer edge washing method | |
JPH0368126A (en) | Manufacture of semiconductor device | |
JP3377006B2 (en) | Photomask blank inspection method, photomask manufacturing method, photomask blank, and glass substrate for photomask blank | |
US20020197749A1 (en) | Method of monitoring and controlling a photoresist edge bead | |
TWI823780B (en) | A method and system for detecting wafer edge topography | |
JPH02213115A (en) | Manufacture of semiconductor device | |
US6379848B1 (en) | Reticle for use in photolithography and methods for inspecting and making same | |
JP3450848B2 (en) | Photomask blank, glass substrate for photomask blank, and photomask | |
DE112011101877B4 (en) | Methods for preventing contamination of wafers and methods for producing wafers | |
KR0168353B1 (en) | Inspection method of non-pattern wafer | |
JPS594019A (en) | Pattern comparison inspection method | |
KR100244296B1 (en) | Method of manufacturing a semiconductor device. | |
JPH06120311A (en) | Dummy wafer and foreign matter analysis device using the same | |
TW200411812A (en) | Method of fabricating shallow trench isolation | |
JP3527909B2 (en) | Photomask blank, glass substrate for photomask blank, and photomask | |
JP2900380B2 (en) | Method for manufacturing semiconductor device | |
US20030068835A1 (en) | Test wafer and method for producing the test wafer | |
JP2005101508A (en) | Crystal-defect evaluating method | |
JPH07183347A (en) | Evaluation method of semiconductor jig materials | |
CN1555486A (en) | Method of examining a wafer of semiconductor material by means of x-rays | |
KR20080021392A (en) | Semiconductor wafer with identification | |
KR20050054643A (en) | An evaluating method of defect for single crystal silicon wafer | |
JPH0214749B2 (en) |