JPH0361358B2 - - Google Patents
Info
- Publication number
- JPH0361358B2 JPH0361358B2 JP16401582A JP16401582A JPH0361358B2 JP H0361358 B2 JPH0361358 B2 JP H0361358B2 JP 16401582 A JP16401582 A JP 16401582A JP 16401582 A JP16401582 A JP 16401582A JP H0361358 B2 JPH0361358 B2 JP H0361358B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- plating
- green sheet
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、グリーンシート（未焼結のアルミナ
テープ）上に導体ペーストと絶縁体ペーストとを
交互に印刷乾燥を繰り返し積層し、還元雰囲気炉
で焼結する事によりある特定の回路機能を形成す
る、あるいはグリーンシート（未焼結のアルミナ
テープ）に金型等のプレスにより導通孔を形成し
た後、導体ペーストを印刷乾燥し、それ等複数枚
のグリーンシートを積層加圧し還元雰囲気炉で焼
結する事によりある特定の回路機能を形成するグ
リーンシート印刷配線基板の製造方法に関するも
のである。[Detailed Description of the Invention] [Technical Field to Which the Invention Pertains] The present invention involves laminating a conductive paste and an insulating paste on a green sheet (unsintered alumina tape) by repeatedly printing and drying the paste in a reducing atmosphere furnace. A specific circuit function can be formed by sintering the green sheet (unsintered alumina tape), or conductive holes can be formed in the green sheet (unsintered alumina tape) by pressing with a mold, etc., and then a conductive paste can be printed and dried. This invention relates to a method for manufacturing a green sheet printed wiring board in which a specific circuit function is formed by laminating and pressing green sheets and sintering them in a reducing atmosphere furnace.
近年、電子機器の小型軽量化，高信頼性化の要
求が様々な分野に於て高まつて来ており、これ等
の要求を満足するべく、アルミナセラミツク等の
高密度多層配線基板上に電子的機能要素である
ICチツプ等のチツプ部品を複数個支持固定し、
全体を気密封止する所謂マルチチツプパツケージ
ング技術が開発されつつある。この様なマルチチ
ツプパツケージ用の高密度多層配線基板の１つの
形成方法として、グリーンシート（未焼結のアル
ミナテープ）上に例えばＷ，M0，Mn等の導体ペ
ーストとアルミナペースト等の絶縁体ペーストと
を交互に印刷乾燥を繰り返す事により積層した
後、還元雰囲気炉で焼結する事によりある特定の
回路機能を形成する所謂グリーンシート印刷積層
法、あるいはグリーンシート（未焼結のアルミナ
テープ）に金型をプレスする事等の方法により導
通孔を形成した後、Ｗ，M0，Mn等の導体ペース
トを印刷乾燥し、それ等複数枚のグリーンシート
を積層加圧し、還元雰囲気炉で焼結する事により
ある特定の回路機能を形成する所謂グリーンシー
ト積層法等が開発されつつある。これ等の高密度
多層配線基板の表面導体パターンの構成として
は、第１図ａに示す如く、入出力端子用のＩ／Ｏ
パツド１−１、搭載されたチツプ部品全体を気密
封止するための気密封止用シールリングパターン
１−２、チツプ部品を支持固定するためのダイボ
ンデイングパツド１−３及びICチツプ等のチツ
プ部品と高密度多層配線基板１−５との電気的接
続を形成すべく例えばAμ線等のワイヤーボンデ
イングを行なうためのアウターリードボンデイン
グパツド１−４等から成つている。第１図ｂは、
その断面図を示すものである。１−６はグリーン
シート（未焼結のアルミナテープ）であり、還元
雰囲気炉で焼結する事によりアルミナセラミツク
となる。１−７は印刷された例えばアルミナペー
スト等の絶縁体ペースト、１−８は例えばＷ，
M0，Mn等の印刷された導体ペーストである。こ
の様な高密度多層配線基板においては、還元雰囲
気炉で焼結した後、例えばシールリングパターン
１−２にはハンダ付け性を良好にする目的で、ま
た例えばアウターリードボンデイングパツド１−
４にはAu線等によるワイヤーボンデイング性を
良好にする目的で、Au等の導体を厚さ数μｍメ
ツキする事が一般的に行なわれており、その際接
着剤として例えばNi等の導体をあらかじめ厚さ
μｍメツキする事が一般的に行なわれている。こ
こに於て１−９はNi等の接着層としてのメツキ
層であり、また１−１０は、ハンダ付け性あるい
はワイヤーボンデイング性を良好にするための
Au等のメツキ層を示している。この場合問題と
なるのは、第１図ａの矢印Ａに示す如く、例えば
前記Ｉ／Ｏパツド１−１から下層配線（点線で示
す）で接続されている前記表面導体パツドの場合
は、Ｉ／Ｏパツド１−１にメツキ用の電極を接続
し、電解メツキ手法により前記接着層としてのメ
ツキ層１−９、及びハンダ付け性あるいはワイヤ
ーボンデイング性を良好にするためのメツキ層１
−１０を形成する事が可能であるが、第１図ａの
矢印Ｂに示す如く、下層配線（点線で示す）でシ
ールリング１−２内部の小さな例えばアウターリ
ードボンデイングパツト１−４にしか接続されて
いない様な配線が多数存在する様な場合は、その
表面導体パターン上に前記接着層としてのメツキ
層１−９、及びハンダ付け性あるいはワイヤーボ
ンデイング性を良好にするためのメツキ層１−１
０を電解メツキ手法により形成する事は、メツキ
用電極を接続する事が難かしい事と、たとえ接続
できたとしてもメツキ用電極が接触している部分
はメツキ膜が付着しないためほぼ不可能であり、
その様なＩ／Ｏパツド１−１に接続されていない
内部パターンのみの配線は（矢印Ｂ）配線基板１
−５が高密度化すればする程増加し、電解メツキ
手法で前記メツキ層１−９，１−１０をすべての
表面導体パターン表面に形成する事は不可能であ
つた。これ等の問題を解決する方法としては、無
電解メツキ手法により前記メツキ層１−９，１−
１０を形成する事が考えられるが、例えばAuの
無電解メツキは技術的に難かしい。特にAu等の
ワイヤーボンデイング性を良好にするためには、
最低1.5μｍ位のメツキ層１−１０の厚さが必要で
あり、この様なAuの無電解厚メツキは、技術的
に非常に難かしく、かつ工程が複雑で工数がかか
るし、Auの無電解メツキ液が非常に高価である
等の欠点があつた。
In recent years, demands for electronic equipment to be smaller, lighter, and more reliable have been increasing in various fields. is a functional element
Supports and fixes multiple chip parts such as IC chips,
A so-called multi-chip packaging technology that hermetically seals the entire device is being developed. One method for forming a high-density multilayer wiring board for such a multichip package is to coat a conductor paste such as W, M 0 , Mn, etc. and an insulator such as alumina paste on a green sheet (unsintered alumina tape). The so-called green sheet printing lamination method, or green sheet (unsintered alumina tape), is used to form a specific circuit function by repeatedly printing and drying the paste and then sintering it in a reducing atmosphere furnace. After forming conductive holes by pressing a mold, etc., printing and drying conductive pastes such as W, M 0 , Mn, etc., stacking and pressing multiple green sheets, and baking in a reducing atmosphere furnace. A so-called green sheet lamination method, etc., in which a certain circuit function is formed by bonding the green sheets together, is being developed. The structure of the surface conductor pattern of these high-density multilayer wiring boards is as shown in Figure 1a.
A pad 1-1, a seal ring pattern 1-2 for hermetically sealing the entire mounted chip component, a die bonding pad 1-3 for supporting and fixing the chip component, and a chip such as an IC chip. It consists of outer lead bonding pads 1-4 and the like for performing wire bonding, such as Aμ wire, to form electrical connections between components and the high-density multilayer wiring board 1-5. Figure 1b is
It shows a sectional view thereof. 1-6 is a green sheet (unsintered alumina tape), which becomes alumina ceramic by sintering in a reducing atmosphere furnace. 1-7 is a printed insulating paste such as alumina paste, 1-8 is a printed insulating paste such as W,
It is a conductor paste printed with M 0 , Mn, etc. In such a high-density multilayer wiring board, after sintering in a reducing atmosphere furnace, for example, a seal ring pattern 1-2 is coated with an outer lead bonding pad 1-2 for the purpose of improving solderability.
4. In order to improve wire bonding properties using Au wires, etc., it is common practice to plate a conductor such as Au to a thickness of several micrometers. Plating to a thickness of μm is generally performed. Here, 1-9 is a plating layer such as Ni as an adhesive layer, and 1-10 is a plating layer for improving solderability or wire bonding property.
It shows a plating layer of Au etc. In this case, the problem is that, as shown by arrow A in FIG. A plating electrode is connected to the /O pad 1-1, and the plating layer 1-9 as the adhesive layer and the plating layer 1 for improving solderability or wire bonding property are formed by electrolytic plating.
-10, but as shown by arrow B in FIG. If there are many wirings that are not bonded, a plating layer 1-9 as the adhesive layer and a plating layer 1-9 for improving solderability or wire bonding properties are added on the surface conductor pattern. 1
Forming 0 by electrolytic plating is almost impossible because it is difficult to connect the plating electrode, and even if it is possible to connect, the plating film will not adhere to the part where the plating electrode is in contact. can be,
Wiring only for internal patterns that are not connected to I/O pad 1-1 (arrow B) is connected to wiring board 1.
-5 increases as the density increases, making it impossible to form the plating layers 1-9 and 1-10 on all surface conductor pattern surfaces by electrolytic plating. As a method to solve these problems, the plating layers 1-9, 1-
10 is conceivable, but electroless plating of Au, for example, is technically difficult. In particular, in order to improve the wire bonding properties of Au etc.
The thickness of the plating layer 1-10 must be at least about 1.5 μm, and such electroless thick plating of Au is technically very difficult, and the process is complicated and requires a lot of man-hours. The disadvantages were that the electrolytic plating solution was very expensive.
本発明はこの様な事情を鑑みて成されたもので
あり、その目的とする所は、グリーンシート印刷
配線基板のすべての表面導体パターン表面に、電
解メツキ手法により何等問題なく、接着剤として
のメツキ層及びハンダ付け性あるいはワイヤーボ
ンデイング性を良好にするためのメツキ層を形成
する事を可能ならしめる事にある。
The present invention was made in view of the above circumstances, and its purpose is to apply an adhesive as an adhesive to all the surface conductor pattern surfaces of a green sheet printed wiring board by electrolytic plating without any problems. The object of the present invention is to make it possible to form a plating layer and a plating layer for improving solderability or wire bonding property.
すなわち本発明は、グリーンシート多層配線基
板の最上層印刷導体パターンを全面ベタ印刷とす
る工程と、それを還元雰囲気炉で焼結後、表面全
面に電解メツキ手法で、例えばNi等の接着層と
しての導体メツキ層及びハンダ付け性あるいはワ
イヤーボンデイング性を良好にするためのAu等
の導体メツキ層を形成する工程と、その上に感光
性レジストを塗布乾燥し、表面導体パターンを露
光現像し、前記基板表面全面に形成された表面導
体パターン以外の不要な部分の導体メツキ層及び
導体印刷層を順次エツチング除去する工程とを具
備している事を特徴としている。
That is, the present invention involves the process of printing the top layer printed conductor pattern on the entire surface of a green sheet multilayer wiring board, sintering it in a reducing atmosphere furnace, and then electrolytically plating the entire surface as an adhesive layer of, for example, Ni. A process of forming a conductor plating layer such as Au to improve solderability or wire bonding property, applying a photosensitive resist thereon and drying it, exposing and developing the surface conductor pattern, The present invention is characterized in that it includes a step of sequentially etching away unnecessary portions of the conductor plating layer and the conductor print layer other than the surface conductor pattern formed on the entire surface of the substrate.
本発明を採用する事により、従来技術的に困難
であつた無電解Auの厚メツキ手法を使用する必
要はまつたくなく、その複雑な工程及び高価な無
電解メツキ液を使用する必要もなくなり、安価に
グリーンシート印刷配線基板を製造する事が可能
となつた。また高密度化が進むに伴ない基板の内
部のみで独立して配線されている様な表面導体パ
ターンがいくら増加しても何等問題なく電解メツ
キ手法によりすべての表面導体パターン上にメツ
キ層を形成する事が可能となつた。
By adopting the present invention, there is no need to use a thick plating method of electroless Au, which was difficult with conventional technology, and there is no need to use complicated processes and expensive electroless plating solutions. It has become possible to manufacture green sheet printed wiring boards at low cost. In addition, as density increases, no matter how many surface conductor patterns that are wired independently only inside the board increase, there will be no problem, and a plating layer can be formed on all surface conductor patterns using the electrolytic plating method. It became possible to do so.
以下図面を参照しながら本発明の一実施例を説
明する。第２図ａ〜ｇは本発明による各工程にお
けるグリーンシート印刷配線基板の断面図を示す
ものである。ここに於て２−１はグリーンシート
を示している。２−２は下層の例えばＷ，M0，
Mn等の導体印刷等を示しており、また２−３は
例えばアルミナペースト等の下層の絶縁体印刷層
を示している。２−４は表面導体層であり、２−
５は接着層としてのNi等の導体メツキ層であり、
また２−６はハンダ付け性あるいはワイヤーボン
デイング性を良好にするための例えばAu等の導
体メツキ層である。２−７は感光性のレジスト膜
を示している。第２図ａは最上層導体パターンを
例えばＷ，M0，Mn等の導体ペーストを全面ベタ
印刷２−４した状態を示しており、これを還元雰
囲気炉で焼結した後第２図ｂに示す如く表面全面
に電解メツキ手法により接着層としての例えば
Ni等の導体メツキ層２−５を形成する。さらに
第２図ｃに示す如くハンダ付け性あるいはAu線
等のワイヤーボンデイング性を良好にするための
例えばAu等の導体メツキ層２−６を表面全面に
電解メツキ手法により形成し、第２図ｄに示す如
くその上に感光性レジスト２−７を全面にコーテ
イングした後第２図ｅに示す如く形成すべき高密
度多層配線基板の表面導体パターンを露光現像
し、第２図ｆに示す如く表面全面に形成した表面
導体パターン以外の不要な部分の導体をハンダ付
け性あるいはワイヤーボンデイング性を良好にす
るための導体メツキ層２−６、接着層としての導
体メツキ層２−５、全面べタ印刷表面導体層２−
４と順次エツチング除去して行き第２図ｇに示す
如く感光性レジスト２−７を剥離する事により最
上層導体パターンが形成可能となる。本発明を採
用する事により無電解メツキ手法を使用する事な
く、電解メツキ手法により簡単にグリーンシート
印刷配線基板の表面導体パターンを形成する事が
可能となつた。
An embodiment of the present invention will be described below with reference to the drawings. FIGS. 2a to 2g show cross-sectional views of the green sheet printed wiring board at each step according to the present invention. Here, 2-1 indicates a green sheet. 2-2 is the lower layer, for example, W, M 0 ,
2-3 shows a printed conductor such as Mn, and 2-3 shows an underlying insulating printed layer such as alumina paste. 2-4 is a surface conductor layer;
5 is a conductive plating layer such as Ni as an adhesive layer;
Further, 2-6 is a conductive plating layer made of, for example, Au to improve solderability or wire bonding properties. 2-7 indicates a photosensitive resist film. Figure 2a shows the top layer conductor pattern in which a conductor paste such as W, M 0 , Mn, etc. is printed 2-4 on the entire surface, and after sintering this in a reducing atmosphere furnace, it is shown in Figure 2b. As shown, for example, an adhesive layer is applied to the entire surface by electrolytic plating.
A conductive plating layer 2-5 of Ni or the like is formed. Further, as shown in Fig. 2c, a conductive plating layer 2-6 of, for example, Au is formed on the entire surface by electrolytic plating in order to improve solderability or wire bonding properties of Au wire, etc., and as shown in Fig. 2d After coating the entire surface with a photosensitive resist 2-7 as shown in FIG. 2e, the surface conductor pattern of the high-density multilayer wiring board to be formed is exposed and developed as shown in FIG. Conductor plating layer 2-6 for improving solderability or wire bonding properties of unnecessary parts of the conductor other than the surface conductor pattern formed on the entire surface, conductor plating layer 2-5 as an adhesive layer, and solid printing on the entire surface. Surface conductor layer 2-
The uppermost layer conductor pattern can be formed by sequentially etching and removing the photosensitive resist 2-7 as shown in FIG. 2g. By adopting the present invention, it has become possible to easily form the surface conductor pattern of a green sheet printed wiring board by electrolytic plating without using electroless plating.
第１図は従来例を説明するための図、第２図ａ
〜ｇは本発明によるグリーンシート印刷配線基板
の製造工程を示す工程断面図である。
２−１……グリーンシート、２−２……下層の
導体パターン、２−３……下層の絶縁体パター
ン、２−４……最上層表面導体パターン、２−５
……接着層としての導体メツキ層、２−６……ハ
ンダ付け性あるいはワイヤーボンデイング性を良
好にするための導体メツキ層、２−７……感光性
レジスト。
Figure 1 is a diagram for explaining the conventional example, Figure 2 a
-g are process cross-sectional views showing the manufacturing process of the green sheet printed wiring board according to the present invention. 2-1...Green sheet, 2-2...Lower layer conductor pattern, 2-3...Lower layer insulator pattern, 2-4...Top layer surface conductor pattern, 2-5
...Conductor plating layer as an adhesive layer, 2-6...Conductor plating layer for improving solderability or wire bonding property, 2-7...Photosensitive resist.
Claims (1)
ーストとを交互に印刷乾燥を繰り返し積層し還元
雰囲気炉で焼結する事によりある特定の回路機能
を形成する、あるいはグリーンシートに金型等の
プレスにより導通孔を形成した後、導体ペースト
を印刷乾燥し、それ等複数枚のグリーンシートを
積層加圧し還元雰囲気炉で焼結する事によりある
特定の回路機能を形成するグリーンシート印刷配
線基板の製造方法に於て、最上層の導体層を全面
ベタ印刷する工程と、還元雰囲気炉で焼結した
後、接着層としての導体メツキ層及びワイヤーボ
ンデイング性を良好にする、あるいはハンダ付け
性を良好にするための導体層としての導体メツキ
層とを、電解メツキ法により前記最上導体層であ
る全面印刷ベタ層上全面に形成する工程と、感光
性レジストを塗布乾燥し最上層導体パターンを露
光現像した後、前記接着層としての導体メツキ層
及びワイヤーボンデイング性を良好にする、ある
いはハンダ付け性を良好にするための導体メツキ
層及び全面印刷ベタ導体層の最上層パターン以外
の不要な導体部分を順次エツチング除去する事に
より最上層導体パターンを形成する工程とを具備
することを特徴とするグリーンシート印刷配線基
板の製造方法。1 Form a specific circuit function by alternately printing conductive paste and insulating paste on a green sheet, drying them repeatedly, and sintering them in a reducing atmosphere furnace, or press the green sheet with a mold to make it conductive. After forming holes, printing and drying a conductive paste, stacking multiple green sheets under pressure, and sintering them in a reducing atmosphere furnace to form a specific circuit function. In order to make the conductor plating layer as an adhesion layer and wire bonding property or solderability good A step of forming a conductor plating layer as a conductor layer on the entire surface of the entire printed solid layer which is the uppermost conductor layer by an electrolytic plating method, and after coating and drying a photosensitive resist and exposing and developing the uppermost layer conductor pattern, Sequentially etching away unnecessary conductor parts other than the top layer pattern of the conductor plating layer as the adhesive layer, the conductor plating layer to improve wire bonding property or soldering property, and the top layer pattern of the entire printed solid conductor layer. 1. A method for manufacturing a green sheet printed wiring board, comprising the step of forming a top layer conductor pattern by doing so.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16401582A JPS5954297A (en) | 1982-09-22 | 1982-09-22 | Method of producing green sheet printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16401582A JPS5954297A (en) | 1982-09-22 | 1982-09-22 | Method of producing green sheet printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5954297A JPS5954297A (en) | 1984-03-29 |
| JPH0361358B2 true JPH0361358B2 (en) | 1991-09-19 |
Family
ID=15785155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16401582A Granted JPS5954297A (en) | 1982-09-22 | 1982-09-22 | Method of producing green sheet printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5954297A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115394A (en) * | 1984-07-02 | 1986-01-23 | 東京プリント工業株式会社 | Method of laminating composite printed circuit board having jumper layer or like |
| JPS61147597A (en) * | 1984-12-21 | 1986-07-05 | 株式会社住友金属セラミックス | Ceramic circuit board and manufacture thereof |
-
1982
- 1982-09-22 JP JP16401582A patent/JPS5954297A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5954297A (en) | 1984-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3765627B2 (en) | Multilayer circuit board and manufacturing method thereof | |
| JPH0936549A (en) | Printed board for bare chip mounting use | |
| JP3988227B2 (en) | Manufacturing method of semiconductor chip mounting substrate and semiconductor device | |
| KR100658022B1 (en) | Method of manufacturing circuit device | |
| JPH0529537A (en) | Semiconductor module structure | |
| US6225028B1 (en) | Method of making an enhanced organic chip carrier package | |
| JPH0888471A (en) | Multilayer printed wiring board device and its manufacture | |
| JPH0361358B2 (en) | ||
| JPH0210571B2 (en) | ||
| JPS6359535B2 (en) | ||
| JP2001160681A (en) | Multilayer ceramic board and its manufacturing method | |
| JPH06310861A (en) | Method of forming thermal via in ceramic multilayer substrate | |
| JP4570225B2 (en) | Film with metal foil and method for producing multilayer wiring board using the same | |
| JPS5850437B2 (en) | Multilayer wiring board manufacturing method | |
| JP3250166B2 (en) | Multilayer composite electronic components | |
| JPH05226385A (en) | Packaging of semiconductor device | |
| JPH0278253A (en) | Multilayer plastic chip carrier | |
| CN118366933A (en) | Electronic packaging component and packaging substrate and manufacturing method thereof | |
| JPS6346592B2 (en) | ||
| JPS6317589A (en) | Double-layer printed circuit board | |
| JPS6317547A (en) | Semiconductor device | |
| JPS61287253A (en) | Semiconductor device | |
| JPS58114497A (en) | Ceramic multilayer circuit board and method of producing same | |
| JPH0282691A (en) | Semiconductor element mounting structure | |
| JPS6364918B2 (en) |