JPH036002A - 電子部品の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子部品の製造方法の改良に係り、詳しくは高
い外形寸法精度の樹脂外装部を有する電子部品を安（面
にかつ大量に安定して生産し得るようにした電子部品の
製造方法に関する。

〔従来技術〕

第６図は、従来の製造方法に基づいて製造された完成状
態の電子部品５１を示しており、電子部品素子５２は高
い寸法精度で所定外形寸法に成形された樹脂外装部５３
により被われている。

なお、この図のｆａｔはこの電子部品５１の縦断面模式
図、（ｂｌは同電子部品５１の正面図である。

図の０１＋に示す空間５３．は、たとえば電子部品素子
５２が圧電共振子である場合等に設けられる。

この空間５３、により圧電共振子の振動部５２＆は、樹
脂外装部５３と非接触状態を保つことができ、振動障害
とならない。

リード端子５４は、この電子部品素子５２に接続されて
おり、同電子部品素子５２への電力供給等を行なう。

次に、この電子部品５１を従来の製造方法に基づいて製
造する場合の工程を第４図、第５図を用いて順に説明す
る。

第４図はディップ処理する前の工程の一状態を示してお
り、この図のｆａｔは、電子部品素子５２がリード端子
５４を介して端子５５に間隔りだけ離れて複数個接続さ
れているところを模式的に示している。また、この図の
ｆｂ）はこの状態を上から見たところを模式的に示して
おり、電子部品素子５２が例えば圧電共振子である場合
には、その振動部５２ａの部分にワックス５６が塗布さ
れる。この図のように例えば端子５５を間隔Ｍだけあけ
て配列した状態で、電子部品素子５２の部分を図示され
ない樹脂槽でディップ処理すると、上述した間隔り、Ｍ
があることにより各々の電子部品素子５２の周囲に各電
子部品素子５２毎に独立して暑射脂が付着する。

そして、その状態のまま焼付処理し、付着した樹脂を硬
化させる。

第５１ｆｆｌｆａ１．（ｂｌはそれぞれ以上の処理工程
が完了したときの一状態を示す縦断面模式図３および正
面模式図であり、電子部品素子５２は硬化状態の樹脂外
装部５３′に被われている。なお、この時ワックス５６
　（第４図山））が塗布されていた部分は空間５３８と
なる。

この樹脂外装部５３′の一点鎖線Ｘで示す天面の一部お
よび破線Ｙで示す外側面の一部はカットあるいは削り取
られて成形され所定外形寸法精度が出され、端子５５が
切断されて第６図に示す所定外形寸法に成形された樹脂
外装部５３を有する電子部品５１が完成する。

特に、ＳＭＰ対応樹脂タイプの場合、上記外形寸法精度
がとりわけ要求される。

〔発明が解決しようとする課題〕

上述した従来の電子部品の製造方法では、高い寸法精度
が要求される所定外形寸法の樹脂外装部５３を成形する
とき、樹脂外装部５３′の天面および外αす面の５面を
加工する必要があり、成形工程が複雑であった。

したがって、量産性に乏しく大幅なコスト高の要因とな
っていた。

従って、本発明は高い外形寸法精度の樹脂外装部を有す
る電子部品を安価にかつ大量に安定して生産し得るよう
にした電子部品の製造方法を提供することを目的として
なされたものである。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は、複数個の電子部
品素子をデイ７ブ外装処理する電子部品の製造方法にお
いて、上記電子部品素子を複数個デイツブするとき該電
子部品素子間の全ての隙間に樹脂が入り込んで上記複数
個の電子部品素子全体が樹脂に被われて一体となるよう
な隙間間隔となるように上記電子部品素子を整列配列し
た状態でディップ処理して樹脂外装部を一体的に形成し
、そのｉ＆該樹脂外装部を上記隙間の部分でカットし、
単独の樹脂外装部を備えた各電子部品に分離するように
したことを特徴とする電子部品の製造方法として構成さ
れている。

〔実施例〕

以下、添付図面を参照して、本発明を具体化した実施例
につき説明し、本発明の理解に供する。

尚、以下の実施例は、本発明を具体化した一例であって
、本発明の技術的範囲を限定する性格のものではない。

第１図ｆａｌ、　Ｑ）ｌは本発明の一実施例に係る電子
部品の製造方法におけるディップ処理の工程前の一状態
を示す模式図、第２図＋ａ＋、　Ｃｂｌは同電子部品の
製造方法におけるカット処理の工程前の一状態を示す模
式図、第３図は同電子部品の製造方法における同電子部
品の完成状態を示す斜視図である。

第３図に示した電子部品１を製造する場合の工程の一例
を第１図、第２図を用いて順に説明する。

第１図はディップ処理する前の工程の状態を示しており
、この図のｆａｌは電子部品素子３がリード端子４を介
して端子５に隙間間隔ｌだけ離れて複数価接続されてい
るところを模式的に示している。

また、この図の中）はこの状態を上から見たところを模
式的に示しており、電子部品素子３が例えば圧電共振子
である場合には、その振動部３．の部分にワックス６が
塗布される。

この図のように、例えば端子５間の隙間間隔をｍだけあ
けて整列配列してから、この複数個の電子部品素子３０
部分を図示されない樹脂槽でディップ処理する。上述し
た隙間間隔β１ｍは、上記ディップ処理したときこの電
子部品素子３間の全ての隙間に樹脂が入り込んでこの複
数個の電子部品素子３全体が樹脂の表面張力により一体
となって被われる程度に設定する。

たとえば、隙間間隔ｉは３ｍｍ、隙間間隔ｍは２゜５１
ｍのように設定する。

ここで、従来の第４図と比較すると間隔り、　Ｍが狭め
られ、隙間間隔１．ｍとされる点のみが異なる。

そして、上述したようなディップ処理し、その後焼付処
理して樹脂を硬化させる。

第２図（ａ）、　Ｃｂｌはそれぞれ以上の処理工程が完
了したときの一状態を示す縦断面模式図、および平面模
式図であり、電子部品素子３の周囲に上述のディップ処
理工程で樹脂外装部２′が一体的に形成され、その後の
焼付処理工程で同＋ｎ脂外装部２′が硬化した状態とな
ったところを示している。なお、この時ワックス６（第
１図山））が塗布されていた部分が空間となるのは従来
と同様である。

この香討脂外装部２′の一点鎖線Ｘで示す天面の一部は
カットあるいは削り取られる。また更に、例えば第２図
（ｂｌに示すような複数個の刃７１が力・７ター刃支持
軸７ｂにより支えられてなるカッター７等により、破線
ｙで示すように隙間間隔１ｍのそれぞれの樹脂外装部２
′のたとえば中心部分をカットし、第３図に示すような
単独のカット成形された樹脂外装部２を備えた各電子部
品１が完成する。

したがって、−度に大量の電子部品１を得ることができ
るので、同電子部品１を従来に比べ安価に生産できる。

また、樹脂外装部２の外形寸法の精度は、カッター刃７
１の間隔をほぼ同一となるように精度管理するだけで安
定する。

たとえば±０．１　ａｍの精度とすることは容易である
。

また、カントする時の樹脂外装部２′に与える外力分布
も良好となり「ヒビ割れ」も発生しなくなる。したがっ
て歩留まりも向上する。

〔発明の効果〕

本発明により、複数個の電子部品素子をディップ外装処
理する電子部品の製造方法において、上記電子部品素子
を複数個ディップするとき該電子部品素子間の全ての隙
間に樹脂が入り込んで上記複数個の電子部品素子全体が
樹脂に被われて一体となるような隙間間隔となるように
上記電子部品素子を整列配列した状態でディップ処理し
て樹脂外装部を一体的に形成し、そのｔ＆該樹脂外装部
を上記隙間の部分でカットし、単独の樹脂外装部を備え
た各電子部品に分離するようにしたことを特徴とする電
子部品の製造方法が提供される。

したがって、高い外形寸法精度の樹脂外装部を有する電
子部品を安価にかつ大量に安定して生産することができ
る。

また、この電子部品形状は面が平らであるので、フラッ
トタイプ電子部品として用いることもできる。

【図面の簡単な説明】

第１図（ａｌ、　（１））は本発明の一実施例に係る電
子部品の製造方法におけるディップ処理の工程前の一状
態を示す模式図、第２図（ａｌ、　（ｂ）は同電子部品
の製造方法におけるカット処理の工程前の一状態を示す
模式図、第３図は同電子部品の製造方法における同電子
部品の完成状態を示す斜視図、第４図（ａｌ、　（ｂｌ
は従来の電子部品の製造方法におけるディップ処理の工
程前の一状態を示す模式図、第５図ｆａｎ、　Ｃｂｌは
従来の電子部品の製造方法におけるカント処理の工程前
の一状態を示す模式図、第６図（ａｌ（ｂ）は従来の電
子部品の製造方法に基づいて製造された完成状態の電子
部品の模式図である。 〔符号の説明〕 １・・・電子部品 ２．２′・・・樹脂外装部 ３・・・電子部品素子 ｌ１ｍ・・・隙間間隔

Claims (1)

【特許請求の範囲】
1. １．　複数個の電子部品素子をディップ外装処理する電
   子部品の製造方法において、 上記電子部品素子を複数個ディップするとき該電子部品
   素子間の全ての隙間に樹脂が入り込んで上記複数個の電
   子部品素子全体が樹脂に被われて一体となるような隙間
   間隔となるように上記電子部品素子を整列配列した状態
   でディップ処理して樹脂外装部を一体的に形成し、その
   後該樹脂外装部を上記隙間の部分でカットし、単独の樹
   脂外装部を備えた各電子部品に分離するようにしたこと
   を特徴とする電子部品の製造方法。