JPH0358416A - サイドエッチ量制御方法と半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、サイドエッチングを用いる半導体装置の製造
工程におけるサイドエッチ量制御方法と、その制御方法
を使用する半導体装置に関するもので、特に高精度のサ
イドエッチ量が要求される工程及び半導体装置に使用さ
れる． （従来の技術） 半）４体装置の微細化、高速化に伴い、自己整合技術が
種々開発されている．　例えば、特開昭６０−８１８６
２号に開示されている超高速バイボーラ・デバイスの外
部ベース開口領域は、ベース領域、エミッタ領域上のシ
リコン窒化膜のサイドエッチングにより、自己整合的に
形成されている．従来の高精度を必要とするサイドエッ
チ量の制御方法は、先行ウエーハ或いは抜取りウエーハ
を割り、断面を走査型顕微鏡（ＳＥＭ）でｉ京し、サイ
ドエッチ量を測定、制御していた。　又、より簡便な手
段として、表面からサイドエッチの像を光学顕微鏡で観
察し、概略のエッチ量を判断していた。

従来のＳＥＭを用いた測定の場合、ウェーハを割って測
定するため、無駄なウェーハが多数必要であるばかりで
なく、測定に時間がかかり、生産性が悪かった。　より
簡便な光学顕微鏡を用いた場合、サイドエッチのイメー
ジはエツチ膜の上の膜により像がボゲルため、正確なサ
イドエッチ量の測定及び制御はできなかった． （発明が解決しようとする課題） これまで述べたように、従来のサイドエッチ量制御方法
において、ウェーハを割ってＳＥＭでサイドエッチ量を
測定し、制御する方法は、工程コスト、工程時間等が多
くかかり生産性が悪いという課題があり、又光学顕微鏡
により非破壊的にサイドエッチ量を測定、制御する方法
は、正確なサイドエッチ量の測定ができないという課題
かある。

本発明の目的は、サイドエッチングを用いる半導体装置
の製造工程において、前記課題を解決し、サイドエッチ
量の簡便で且つ正確な工程管理ができる制御方法及びそ
の方法を用いた半導体装置を提供することである， ［発明の構成］ 〈課題を解決するための手段とその作用）本発明のサイ
ドエッチ量制御方法は、半導体基板上又は基板内の選択
的にエッチングされる被エッチング層上に、表面が耐エ
ッチング材から成り、開口領域を有する素子用開口マス
クを積層した後、開口領域に露出する前記被エッチング
層面からサイドエッチングを含むエッチングを施し、該
被エッチング層に凹領域を形成する半導体装置の製造工
程において、　前記基板の半導体素子を形成しないフィ
ールド領域に形成される前記被エッチング層と等しい制
御用被エッチング層上に、前記素子用開口マスクと等し
いか或いは相関のとれる形状の制御用開口マスクを、そ
の開口領域が所定間隔となるよう並設積層した後、前記
被エッチング層に凹領域を形成する工程と同時に前記制
御用被エッチング層に凹領域を形成する工程を施し、該
工程において制御用被エッチング層の凹領域間がサイド
エッチングにより連結されることを基板上方から光学顕
ｉｎでｌｔｌｌ！し、サイドエツチｌを制御することを
特徴とするものである． 又、本発明の半導体装置は、上記サイドエッチ量制御方
法を使用して製造され、且つ前記制御用被エッチング層
の凹領域を具備することを特徴とするものである． 本発明は、次の知見に火づいて行なわれた．即ちｉＲ能
素子の横成要素として用いられる前記凹領域と被エッチ
ング層との光学的なコントラストは小さい．　従って光
学ｇＲ＠鏡による従来技術では、サイドエッチングによ
り形成される凹領域側壁と被エッチング層との境界面の
正確な識別は難しく、サイドエッチ量の微妙な制御はで
きなかった．　本発ＯＪＪでは、機能素子として動作を
しない複数の制御用開口マスクを、その開口領域が所定
間隔、例えば所望のサイドエッチ量の２倍程度の間隔に
なるよう並設するので、サイドエッチングの進行に伴い
隣り合う制御用凹領域の間隔は縮小し、両凹領域間の介
在膜は薄くなり、更に所望のサイドエッチ量近傍に達す
ると、この介在膜は干渉等の光学作用により、着色して
ｉｌ！測される．即ち制御用凹領域と、両領域間に介在
する薄い制御用被エッチング層との光学的なコントラス
トは極めて大きく、従って制御用凹領域間がサイドエッ
チングにより連結されることを基板上方から光学顕ｙ＆
鐘で正確にｗＡ８！ｌすることができ、微妙なサイドエ
ッチ量制御が可能となる． なお制御用開口マスクの開口領域が所定間隔になるよう
並設する場合、次のように実施することが望ましい． 所定間隔が所望のサイドエッチ量の２倍程度であること
、或いは所定間隔が所望のサイドエッチ量の２倍前後で
変化させた複数組の制御用開口領域を設けること、或い
は所定間隔を徐々に変化させなから少なくとも３つ以上
の制御用開口マスクが整列していること。

又上記素子用開口マスクは、機能素子の槓成要素として
用いられる多層薄膜を有し、この多層１模に酸化膜、窒
化１漠、及びポリシリコン或いはポリサイドのような導
電性膜を含む場合もあるが、開Ｄ　ｐｉ域を含む開口マ
スクの表面は、被エッチング層に比しエッチング速度が
実質的に無視できる耐エッチング材で覆われていること
か必要である。

（実施１列） 第１図及び第２図Ｃよ、本発明のサイドエッチ量制御方
法の一実施例を説明するだめの平面図及び断面図である
。　第１図は半導体基板上の制御用被エッチング層ｌ上
に１組の制御用開口マスク２ａ及び２ｂが並設、積層さ
れた平面図である．この１組の制御用開口マスクの開口
領域３ａ及び３ｂの間隔Ｗは、所望のサイドエッチ１１
１．の２倍に設定される．　開口頭域３ａ及び３ｂから
エッチングを行ない、徐々に凹領域のサイドエッチ端部
が広がっていく．　第１図においては、サイドエッチ端
部Ａ，Ｂ，Ｃの順にエッチングが進行しており、サイド
エッチ端部Ｃになると隣接する凹領域は連結される． 第２図は、制御用被エッチング層上に制御用開口マスク
を並設積層した後、凹領域を形成する製造工程を示す断
面図である．　本実施例のこの製造工程は、素子の被エ
ッチング層上に素子用開口マスクを積層した後、凹領域
を形成する製造工程とほぼ等しく且つ同時に行なうので
、素子用の製造工程については記述を省略する。　第２
図（ａ）に示すように、半導体基板４の主表面上に５０
　ｒ＋ｎの熱酸化膜５を形成した後、ＣＶＤ法によりシ
リコン窒化ＰＩＡ６、ポリシリコンＭ７を４００　ｎｌ
，　ＣＶＤ法によりシリコン酸化１１！８を３００ｒ＋
＋ｍ順次堆積する．　次に同図（ｂ）に示すように、通
常のフォトリングラフィ技術により、レジストパターン
９を形成し、これをマスクにシリコン酸化Ｍ８、ポリシ
リコンｐａ７を順次異方性エッチングにより除去する．
　隣り合うレジストパターンの開口部間の間隔Ｗは所望
のサイドエッチ量ｌ０の２倍に設定される．　次に同図
（ｃ）に示すように、レジスト９を除去した後、ポリシ
リコン膜７の側壁部を酸化し、関壁酸化Ｉｉ！１０を形
成する．　ここにおいて、シリコン窒化ＰＩＡ６は、制
御用被エッチング層１であり、制御用開口マスク２ａ及
び２ｂは、開口領域３ａ及び３ｂを有し、表面がシリコ
ン酸化膜で覆われたポリシリコンｆｌｌＡ　７とシリコ
ン酸化ｊ摸８の積層膜である．　次に同図（ｄ）に示す
ように、開口頭域３ａ　，３ｂに露出するシリコン窒化
膜６より、１００〜１９０℃に加熱した熱燐酸を用い、
シリコン窒化膜６をエッチングして凹領域１１ａ，ｆｌ
ｂを形成する．　エッチングの進行に伴い、凹領域のサ
イドエッチング端部はＡ，　Ｂを経てＣに達して凹領域
１１ａ及びｌｌｂは連結する．　なお第２図中のＡ，Ｂ
，Ｃは第１図のＡ，Ｂ，Ｃと対応している． このエッチング工程の途中、若しくはエッチング工程終
了後、ウエーハを収り出し、光学顕微鏡で、凹領域１１
ａとｌｌｂとに挟まれる介在膜１２近傍をｉｌｌ測する
．　介在ＷＡ１２の膜厚が薄いと、薄い石鹸展と同様、
光の干渉等によりあざやかな色彩が見られ、その存在を
正確に識別できる．第１図及び第２図に示す実施例では
、説明の簡便化のためマスクの開口領域は１組で、その
間隔は１種類としたが、実際には多数の異なる間隔の開
口領域を同時に形成することにより、サイドエッチング
の進行状況がより正確に把握できる．第３図及び第４図
は、多数の異なる間隔の制御用開口領域を並設する実施
例を示す模式的平面図である．　第３図は、制御用開口
領域３の間隔Ｗが所望のサイドエッチ量の２倍前後で変
化する複数組の制御用開口マスクを並設したものである
。

又第４図は、制御用開口領域の間隔Ｗが、所望のサイド
エッチ量ｌ０の２＠に達しない値から、２倍を越える値
まで徐々に変化するように制御用開口マスクを整列して
並設したものである．制御用開口マスクの開口領域の形
状は、素子用開口マスクの開口領域の形状と常に等しく
する必要はない。　制御用開口マスクを用いて得られた
凹領域のサイドエッチ量と、素子用開口マスクを用いて
得られた凹領域グ）サイドエッチ量との間に一定の相関
関係があり、あらかじめその間１系を試行等により決め
ることができる形状であれば差支えない． 次に、本発明を、トレンチ・アイソレーション横造の超
高速バイボーラ１・ランジスタに適用した実施例につい
て、以下説明する。　第５図は、該トランジスタの製造
工程の概要を示す断面図、第６図は主な製造工程終了後
の該トランジスタの断１ｈ１図である。

第５図（ａ）に示すように、Ｐ型シリコン基板２ｌ上に
Ｎ１型埋込層２２、Ｎ一型エピタキシャル層２３を形成
する．　次に素子間、素子内分離のためトレンチ・アイ
ソレーション２４及びロコス酸化２５を施す。　次に素
子形成領域及び制御用開口マスク形成領域に酸化膜２６
を形成し、その上に窒化Ｍ２７を積層する。　窒化堰２
７及び酸化１摸２６のうち、コレクタ取り出しｍ域上の
前記両膜を選択的に除去し、コレクタ開口２８を設ける
．　ＣＶＤ法により全面にポリシリコン膜２９を被着し
た後、不要部分のポリシリコン膜を選択酸化１．、ポリ
シリコン酸化Ｉ１＊３　０とずる。

コレクタ取り出し領域のポリシリコン屓２９ｂに選択的
にリンを導入した後コレクタコンタク１〜用のＮ１拡散
層３１を形成する．　素子形戒領域のポリシリコン層２
９及び本発明の制御用開口マスク形成頭域のポリシリコ
ン層２９ａにはボロンを導入ずる。　更にＣＶＤ酸化Ｉ
Ａ３２を被着し、エミッタ形成領域及び制御用開口マス
ク形成領域に開口を有するセルファライメント用レジス
トパターン３３を形成する． 同図（ｂ）に示すように、レジストパターン３３を用い
、ＣＶＤ酸化膜３２及びポリシリコン！Ｉ２９及び２９
ａをＲＩＥにより除去し、窒化１摸２７に達する開口３
４、３４ａ，及び３４ａ２を形成した後、これら開口に
露出するポリシリコン膜２９及び２９ａのｌＩｌ壁ニ酸
化膜３５、３５，，、３５ａ２を形成する． なお、特許請求の範囲第ｌ項に記載されている被エッチ
ング層は素子用と制御用と等しく、いずれも窒化膜２７
である．　素子用開口マスクΣ旦は、開口領域３４を有
し、表面がＳｉｎ２で覆われたポリシリコンＩＩｌ２９
とＣＶＤ酸化１ｌｌ１３２とより成る積層膜である．　
また、ｇ１御用開口マスク５０ａ＋及びｉ旦むは、それ
ぞれ開口領域３４と等しい形状の開口領域３４，，及び
３４ａ２をイ『し、表面がＳｉｎ，で覆われたポリシリ
コン膜２９ａとＣＶＤ酸化膜３２とより成る積層膜であ
る．　なお開口領域３４ａ，と３４ａ２との間隔は、所
定のサイドエッチ量の２倍に設定されている．同図（ｃ
）に示すように、開口頭域３４，３　４　ａ＋　１３　
４　ａ２から約１５０℃に加熱した熱燐酸を用い、シリ
；Ｉン窒化膜２７をエッチングして凹領域３６及び３６
，，、３６ａ２を形成する．　サイドエッチ量は、凹領
域３６ａ，と３６ａ２とに挟まれた介在層近傍３７を上
方より光学顕微鏡で観測して制御される． 第６図に示すように、凹領域底面の酸化膜を除去し酸化
膜開口３８を形成する．　次に凹領域のオーバーハング
部にポリシリコンを埋め込み、埋込ポリシリコン層３９
を形成する．　次に埋込ボリシリコン層３９及び開口領
域３４に露出する基板表面に熱酸化展を形成した後、ボ
ロンをシリコン基板にイオン注入し、内部ベース領域を
形成する．　符号４０は埋込ボリシリコン層３９の側面
に形戒される酸化膜である．　次にポリシリコンサイド
ウォール４１を形成し、これをマスクにエミッタ開口４
２を形成する．　次にエミッタボシリコン４３を被着し
、エミツタ領域を形成する．ＡＩを蒸着しパターニング
してＡＩ配線４４を形成する． 上記構成のバイボーラトランジスタの外部ペース領域４
５は埋込ボリシリコン層３９を不純物源として自己整合
的に形成される．　埋込ボリシリコン層３９は、本発明
のサイドエッチ量制御方法を適用することにより、精度
良く形成ずることができる． 本発明は上記実施例に限定されない．　一般にサイドエ
ッチングを伴うエッチング工程において、精度良くサイ
ドエッチ量を制御する必要のあるエ程又は半導体装置に
適用できる。

［発明の効果］ 本発明のサイドエツヂ量制御方法及び半導体装置によれ
ば、サイドエッチングを用いる半導体装置の製造工程に
おいて、サイドエッチ址を非破壊的に簡便で且つ正確に
測定できるようになり、工程コストの削減、工程の短縮
化、ち密な工程管理が可能となった．

【図面の簡単な説明】

第１図及び第２図は、サイドエッチ量制御方法の一実施
例を説明するための平面図及び断面図、第３図及び第４
図は本発明の制御用開口領域並設の実施例を示す平面図
、第５図は本発明の半導体装置の製造工程を示す断面図
、第６図は本発明の半導体装置の断面図である． １，６．２７・・・被エッチング層（シリコン窒化ＩＩ
Ｑ　）、　２ａ　，　２ｂ　，　５　０ａ＋　，　５　
０ａ２・・・制御用開口マスク、　３ａ　，３ｂ　，３
４ａ＋，３４ａ２・・・制御用開口領域、　４．２１・
・・半導体基板、　１１ａ，１　ｌｂ　，３６，３６ａ
＋，３６ａｚ”’凹領域、　ｉ旦・・・素子用開口マス
ク、 ３４・・・素子用開口領域、 Ｗ ・・開口領域の間隔． 第 １ 図 第 ２ 図〈１〉 第 ２ 図〈２〉 第 ３ 図 第 ４ 図 （ａ） （ｂ） 第 ５ 図（１〉

Claims (1)

1. 【特許請求の範囲】 １半導体基板上又は基板内の選択的にエッチングされる
   被エッチング層上に、表面が耐エッチング材から成り、
   開口領域を有する素子用開口マスクを積層した後、開口
   領域に露出する前記被エッチング層面からサイドエッチ
   ングを含むエッチングを施し、該被エッチング層に凹領
   域を形成する半導体装置の製造工程において、 前記基板の半導体素子を形成しないフィールド領域に形
   成される前記被エッチング層と等しい制御用波エッチン
   グ層上に、前記素子用開口マスクと等しいか或いは相関
   のとれる形状の制御用開口マスクを、その開口領域が所
   定間隔となるよう並設積層した後、前記被エッチング層
   に凹領域を形成する工程と同時に前記制御用被エッチン
   グ層に凹領域を形成する工程を施し、該工程において制
   御用被エッチング層の凹領域間がサイドエッチングによ
   り連結されることを基板上方から光学顕微鏡で観測し、
   サイドエッチ量を制御することを特徴とするサイドエッ
   チ量制御方法。 ２特許請求の範囲第１項記載の制御用被エッチング層の
   凹領域を具備する半導体装置。