JPH0353320A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPH0353320A JPH0353320A JP18751089A JP18751089A JPH0353320A JP H0353320 A JPH0353320 A JP H0353320A JP 18751089 A JP18751089 A JP 18751089A JP 18751089 A JP18751089 A JP 18751089A JP H0353320 A JPH0353320 A JP H0353320A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- nanoinstruction
- rom
- decoder
- bug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプログラムで制却される情報処理装置
に関し，特に水平型の２レベルマイクロプログラム制御
に用いられるデコーダに関する。
に関し，特に水平型の２レベルマイクロプログラム制御
に用いられるデコーダに関する。
一般Ｋ，２レ、ベルマイクロプログラム制御方式では，
マイクロ命令が複数のフィールドの配列で構成され，こ
のマイクロ命令はマイクロ命令レジスタ２口に格納され
る。そして，マイクロ命令レジスタ２０の各フィールド
でデコーダをアクセスし，デコーダからナノ命令を読み
出し，このナノ命令によって情報処理装置のハドウェア
（ ＨＷ ）’（制御している。
マイクロ命令が複数のフィールドの配列で構成され，こ
のマイクロ命令はマイクロ命令レジスタ２口に格納され
る。そして，マイクロ命令レジスタ２０の各フィールド
でデコーダをアクセスし，デコーダからナノ命令を読み
出し，このナノ命令によって情報処理装置のハドウェア
（ ＨＷ ）’（制御している。
飼えば，マイクロ命令レジスタ２０には図示のように第
１，第２，第３，第４のフィールド２１，２２．２３及
び２４（他のフィールドは示さず）等が格納され，第３
フィールド２６でデコーダ２５がアクセスされて，ナノ
命令パターンが読み出される。
１，第２，第３，第４のフィールド２１，２２．２３及
び２４（他のフィールドは示さず）等が格納され，第３
フィールド２６でデコーダ２５がアクセスされて，ナノ
命令パターンが読み出される。
ところで，従来この種のデコーダとしてはＲＯＭ又はＲ
ＡＭが用いられて月９，これらＲＯＭ又はＲＡＭに予め
ナノ命令パターンが書き込まれている。
ＡＭが用いられて月９，これらＲＯＭ又はＲＡＭに予め
ナノ命令パターンが書き込まれている。
デコーダとして，ＲＯＭ’ｉ用いた場合，例えば，マイ
クロプログラムにバグがあると（バグが検出されると）
，バグに対応するナノ命令パターンの修正ができず，そ
の結果，ＲＯＭの再作成となってしまう。
クロプログラムにバグがあると（バグが検出されると）
，バグに対応するナノ命令パターンの修正ができず，そ
の結果，ＲＯＭの再作成となってしまう。
一方，デコーダとしてＲＡＭを用いた場合には，マイク
ロプログラム以外でＲＡＭにナノ命令パターンを書き込
む必要があり，そのためのハードウェアが必要となる。
ロプログラム以外でＲＡＭにナノ命令パターンを書き込
む必要があり，そのためのハードウェアが必要となる。
また，一般的にＲＡＭの場合，ＲＯＭに比べての集積度
が低（，ＬＳＩ等にインプリメントする場合，多くのハ
ードウェア量を必要としてしまう。その結果，ＲＡＭの
容量を大きくできないという問題点がある。
が低（，ＬＳＩ等にインプリメントする場合，多くのハ
ードウェア量を必要としてしまう。その結果，ＲＡＭの
容量を大きくできないという問題点がある。
本発明の目的はＬＳＩ化に適し，しかもバグの発生に対
処できるマイクロプログラム制御方式を提供することに
ある。
処できるマイクロプログラム制御方式を提供することに
ある。
ｐ１下余白
〔問題点を解決するための手段〕
本発明によれば，水平型マイクロ命令によって制御され
る情報処理装置に用いられ，該マイクロ命令をインタプ
リー卜するナノ命令パターンが格納された記憶部を備え
，該記憶部はＲＯＭ部とＲＡＭ部とを備えておシ，前記
マイクロ命令の所定のフィールドで前記記憶部をアクセ
スして前記ナノ命令パターンを読み出し，該ナノ命令パ
ターンで制御するようにしたことを特徴とするマイクロ
プログラム制御方式が得られる。
る情報処理装置に用いられ，該マイクロ命令をインタプ
リー卜するナノ命令パターンが格納された記憶部を備え
，該記憶部はＲＯＭ部とＲＡＭ部とを備えておシ，前記
マイクロ命令の所定のフィールドで前記記憶部をアクセ
スして前記ナノ命令パターンを読み出し，該ナノ命令パ
ターンで制御するようにしたことを特徴とするマイクロ
プログラム制御方式が得られる。
次に，本発明について実施例によって説明する。
第１図を参照して，マイクロ命令レジスタ１１には，１
ワードの水平型マイクロ命令が保持され，このマイクロ
命令は複数個の第１のフィールド１１，第２のフィール
ド１２及び第３の７ィールド１５・・・・・・に分割さ
れている。
ワードの水平型マイクロ命令が保持され，このマイクロ
命令は複数個の第１のフィールド１１，第２のフィール
ド１２及び第３の７ィールド１５・・・・・・に分割さ
れている。
そして，図示のように例えば，第２のフィールド１２に
対応してマイクロ命令レジスタ１１にはデコーダ１４が
接続されている。デコーダ１４は上位部がＲＯＭ１４ａ
で構成され，下位部がＲＡＭ１４ｂで構成されている。
対応してマイクロ命令レジスタ１１にはデコーダ１４が
接続されている。デコーダ１４は上位部がＲＯＭ１４ａ
で構成され，下位部がＲＡＭ１４ｂで構成されている。
これらＲｏＭ１４ａ及びＲＡＭ１４ｂにはＲＯＭ １４
ａから順次ナノ命令が格納されており，第２のフィール
ド１２をアドレスとしてデコーダ１４がアクセスされる
。
ａから順次ナノ命令が格納されており，第２のフィール
ド１２をアドレスとしてデコーダ１４がアクセスされる
。
ここでは，第１のフィールド１１及び第５のフィールド
１５はそれぞれハードウエア（例えば，他のデコーダ図
示せず）によってデコードされ，マイクロコマンドとし
て出力され，これによってハードウェアが制御される。
１５はそれぞれハードウエア（例えば，他のデコーダ図
示せず）によってデコードされ，マイクロコマンドとし
て出力され，これによってハードウェアが制御される。
一方，第２のフィールド１２はデコーダ１４をアドレス
し，これによってデコーダ１４から該当するナノ命令が
読み出され，ハードウェアが制御される。
し，これによってデコーダ１４から該当するナノ命令が
読み出され，ハードウェアが制御される。
ところで，マイクロプログラムにバグが発生した場合に
それがＲＯＭ１４ａに対応するナノ命令であれば，この
ナノ命令を修正して，ＲＡＭ１４ｂに書き込む。一方，
ＲＡＭ １４ｂに対応するナノ命令であれば，ＲＡＭ
１４ｂを修正すればよい。
それがＲＯＭ１４ａに対応するナノ命令であれば，この
ナノ命令を修正して，ＲＡＭ１４ｂに書き込む。一方，
ＲＡＭ １４ｂに対応するナノ命令であれば，ＲＡＭ
１４ｂを修正すればよい。
以上説明したように本発明では，マイクロ命令をナノ命
令に変換するデコーダをＲＯＭ部分とＲＡＭ部分で構成
しているからＬＳＩ化に向き，かつ，バグ発生時にはＲ
ＯＭ部分のナノ命令をＲＡＭ部に修正して書き込むこと
ができ，つま＃）ＲＡＭ部を修正することができ，リヮ
ークを防ぐことができる効果がある。
令に変換するデコーダをＲＯＭ部分とＲＡＭ部分で構成
しているからＬＳＩ化に向き，かつ，バグ発生時にはＲ
ＯＭ部分のナノ命令をＲＡＭ部に修正して書き込むこと
ができ，つま＃）ＲＡＭ部を修正することができ，リヮ
ークを防ぐことができる効果がある。
第１図は本発明の一実施例を示す図，第２図は従来例を
示す図である。 １０・・・マイクロ命令レジスタ，１１〜１５・・・フ
ィールド，１４・・・デコーダ。 ｌう−ぐ，、
示す図である。 １０・・・マイクロ命令レジスタ，１１〜１５・・・フ
ィールド，１４・・・デコーダ。 ｌう−ぐ，、
Claims (1)
- １、水平型マイクロ命令によって制御される情報処理装
置に用いられ、該マイクロ命令をインタブリードするナ
ノ命令パターンが格納された記憶部を備え、該記憶部は
ＲＯＭ部とＲＡＭ部とを備えており、前記マイクロ命令
の所定のフィールドで前記記憶部をアクセスして前記ナ
ノ命令パターンを読み出し、該ナノ命令パターンで制御
するようにしたことを特徴とするマイクロプログラム制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18751089A JPH0353320A (ja) | 1989-07-21 | 1989-07-21 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18751089A JPH0353320A (ja) | 1989-07-21 | 1989-07-21 | マイクロプログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353320A true JPH0353320A (ja) | 1991-03-07 |
Family
ID=16207329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18751089A Pending JPH0353320A (ja) | 1989-07-21 | 1989-07-21 | マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353320A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5201547A (en) * | 1991-04-10 | 1993-04-13 | Toyota Jidosha Kabushiki Kaisha | Rear under body structure |
| JP2021140744A (ja) * | 2019-04-04 | 2021-09-16 | 中科寒武紀科技股▲分▼有限公司Cambricon Technologies Corporation Limited | データ処理方法、装置、及び関連製品 |
| US11687339B2 (en) | 2019-04-19 | 2023-06-27 | Cambricon Technologies Corporation Limited | Data processing method and apparatus, and related product |
| US11836491B2 (en) | 2019-04-04 | 2023-12-05 | Cambricon Technologies Corporation Limited | Data processing method and apparatus, and related product for increased efficiency of tensor processing |
-
1989
- 1989-07-21 JP JP18751089A patent/JPH0353320A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5201547A (en) * | 1991-04-10 | 1993-04-13 | Toyota Jidosha Kabushiki Kaisha | Rear under body structure |
| JP2021140744A (ja) * | 2019-04-04 | 2021-09-16 | 中科寒武紀科技股▲分▼有限公司Cambricon Technologies Corporation Limited | データ処理方法、装置、及び関連製品 |
| US11836491B2 (en) | 2019-04-04 | 2023-12-05 | Cambricon Technologies Corporation Limited | Data processing method and apparatus, and related product for increased efficiency of tensor processing |
| US12112166B2 (en) | 2019-04-04 | 2024-10-08 | Cambricon Technologies Corporation Limited | Data processing method and apparatus, and related product for increased efficiency of tensor processing |
| US11687339B2 (en) | 2019-04-19 | 2023-06-27 | Cambricon Technologies Corporation Limited | Data processing method and apparatus, and related product |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0353320A (ja) | マイクロプログラム制御方式 | |
| JPH01261758A (ja) | コンピュータ装置 | |
| JPS59197946A (ja) | メモリ装置 | |
| JPS60142744A (ja) | 多重言語処理システム | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPS607295B2 (ja) | デ−タ処理装置 | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| JPH0423147A (ja) | バンク切り換え方式 | |
| JPS60221829A (ja) | デ−タ処理装置 | |
| JPS5998249A (ja) | デイジタル情報処理装置 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPH0512003A (ja) | マイクロプログラム制御方式 | |
| JPS59133613A (ja) | プロセス制御装置のソフトウエア検証方法 | |
| JPS6143347A (ja) | ベクトル命令シミユレ−シヨン方法 | |
| JPH0323938B2 (ja) | ||
| JPH01269104A (ja) | 数値制御装置 | |
| JPH03231330A (ja) | メモリアクセス方式 | |
| JPH03208140A (ja) | 入出力ログ記録方式 | |
| JPS60132249A (ja) | デ−タ処理装置 | |
| JPS60225940A (ja) | デ−タ処理装置 | |
| JPH0264828A (ja) | アドレストレース回路 | |
| JPH0196733A (ja) | 制御記憶装置 | |
| JPS62133533A (ja) | 電子計算機システムにおけるｏｓの切換方式 | |
| JPS60178543A (ja) | 割込み制御方式 | |
| JPS6247744A (ja) | マイクロプログラム制御装置 |