JPH03523Y2 - - Google Patents
Info
- Publication number
- JPH03523Y2 JPH03523Y2 JP10180786U JP10180786U JPH03523Y2 JP H03523 Y2 JPH03523 Y2 JP H03523Y2 JP 10180786 U JP10180786 U JP 10180786U JP 10180786 U JP10180786 U JP 10180786U JP H03523 Y2 JPH03523 Y2 JP H03523Y2
- Authority
- JP
- Japan
- Prior art keywords
- starters
- output
- starter
- circuit
- becomes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000007858 starting material Substances 0.000 claims description 65
- 239000003990 capacitor Substances 0.000 description 12
- 102100031024 CCR4-NOT transcription complex subunit 1 Human genes 0.000 description 5
- 101000919674 Caenorhabditis elegans CCR4-NOT transcription complex subunit let-711 Proteins 0.000 description 5
- 101000919672 Homo sapiens CCR4-NOT transcription complex subunit 1 Proteins 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 3
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 3
- 102100031025 CCR4-NOT transcription complex subunit 2 Human genes 0.000 description 2
- 101001092183 Drosophila melanogaster Regulator of gene activity Proteins 0.000 description 2
- 101000919667 Homo sapiens CCR4-NOT transcription complex subunit 2 Proteins 0.000 description 2
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 102100031033 CCR4-NOT transcription complex subunit 3 Human genes 0.000 description 1
- 101000919663 Homo sapiens CCR4-NOT transcription complex subunit 3 Proteins 0.000 description 1
- 101000711846 Homo sapiens Transcription factor SOX-9 Proteins 0.000 description 1
- 102100034204 Transcription factor SOX-9 Human genes 0.000 description 1
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Motor And Converter Starters (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、スタータ並列運転スイツチ装置、特
に複数個のスタータを用いて1つのエンジンを始
動させるに当たつて、例えば2個以上のスタータ
が正しく噛み合つた場合には、エンジン駆動を行
い得るようにし、すべてのスタータが噛み合つて
いない状態の下でもエンジン駆動を行い得るよう
にしたスタータ並列運転スイツチ装置に関する。[Detailed description of the invention] [Industrial application field] The present invention is a starter parallel operation switch device, especially when starting one engine using a plurality of starters, for example, when two or more starters The present invention relates to a starter parallel operation switch device which enables engine drive when properly engaged, and enables engine drive even when all starters are not engaged.
複数のスタータによつて単一のエンジンを始動
せしめるようにすることが考慮されていて、出願
人は先に実願昭60−104338号「スタータ並列運転
用同期スイツチ装置」として出願を行つている。
Starting a single engine using multiple starters was considered, and the applicant had previously filed Utility Application No. 104338/1989 entitled ``Synchronous switch device for parallel operation of starters.'' .
第3図は先に行つた出願の概念図を示してい
る。図中の符号1−1ないし1−4は夫々スター
タであつて例えば4個のスタータが協同して1つ
の図示しないエンジンを始動するように働く。2
−1ないし2−4は夫々エンゲージ・スイツチ、
3−1ないし3−4は夫々メイン・リレー、4は
キー・スイツチ、5はバツテリ、6はアンド回
路、7はリレー・ドライバを表している。 FIG. 3 shows a conceptual diagram of the previously filed application. Reference numerals 1-1 to 1-4 in the figure each represent a starter, and for example, four starters work together to start one engine (not shown). 2
-1 to 2-4 are respectively engagement switches,
3-1 to 3-4 each represent a main relay, 4 a key switch, 5 a battery, 6 an AND circuit, and 7 a relay driver.
キー・スイツチ4を投入すると、エンゲージ・
スイツチ2−1ないし2−4におけるC1端子な
いしC4端子にバツテリ電源5の直流電圧が印加
され、スタータ1−1ないし1−4を介して電流
がエンゲージ・スイツチ2−1ないし2−4に流
れる。該エンゲージ・スイツチ2−1ないし2−
4の作動により、スタータ1−1ないし1−4の
ピニオンが、図示しないエンジンのリングギヤに
噛み合うように動作する。これによつてエンゲー
ジ・スイツチ2−1ないし2−4におけるC1端
子ないしC4端子が夫々対応するM1端子ないしM4
端子と継がり、アンド回路6がオンし、リレー・
ドライバ7が働いて各メイン・リレー3−1ない
し3−4を一斉に付勢する。即ち、各スタータ1
−1ないし1−4には、メイン・リレー3−1な
いし3−4側から、バツテリ5の電圧がM1端子
から印加されることとなり、エンジンを始動すべ
く駆動する。 When key switch 4 is turned on, the engage
The DC voltage of the battery power supply 5 is applied to the C1 terminal to C4 terminal of the switches 2-1 to 2-4, and the current is applied to the engage switches 2-1 to 2-4 via the starters 1-1 to 1-4. flows to The engagement switch 2-1 or 2-
4, the pinions of the starters 1-1 to 1-4 operate to mesh with a ring gear of the engine (not shown). As a result, the C1 terminal to C4 terminal in the engage switches 2-1 to 2-4 correspond to the corresponding M1 terminal to M4 terminal , respectively .
connected to the terminal, AND circuit 6 turns on, and the relay
Driver 7 operates to energize each main relay 3-1 to 3-4 all at once. That is, each starter 1
The voltage of the battery 5 is applied from the M1 terminal to the main relays 3-1 to 3-4 to the main relays 3-1 to 1-4, and the main relays 3-1 to 1-4 are driven to start the engine.
上記第3図図示の構成は、それ以前に考慮され
た構成における難点を解決しているものではなる
が、この解決に伴つて、次の新しい問題が提起さ
れることとなつた。
Although the configuration shown in FIG. 3 above does not solve the problems in the previously considered configurations, the following new problem has arisen with this solution.
即ち、第3図図示の構成の場合には、すべての
スタータ1−1ないし1−4がエンジンのリング
ギヤと正しく噛み合うことが必要であり、1つで
も噛み合いに失敗すると、エンジンを始動するこ
とができない形となつている。 That is, in the case of the configuration shown in FIG. 3, it is necessary that all starters 1-1 to 1-4 properly mesh with the ring gear of the engine, and if even one of them fails to mesh, the engine cannot be started. It has become impossible to do so.
エンジンを始動せしめるべく駆動する例えば4
個のスタータの合計出力は、エンジンを駆動する
に必要な出力にくらべて、一般には余裕をもつて
いる。そして、特に夏場においては、4個のスタ
ータがすべて正しく噛み合わなくても、3個のス
タータによつて、あるいは2個のスタータによつ
て、エンジンを始動すべく駆動することが可能で
ある。一方、4個のスタータがすべて正しく噛み
合うことを条件とすると、エンジン始動失敗とな
る頻度が比較的高くなる場合がある。 For example, 4 drives to start the engine.
The total output of the starters is generally more than the output required to drive the engine. Especially in the summer, even if all four starters do not mesh properly, it is possible to drive the engine to start using three starters or two starters. On the other hand, if all four starters are required to mesh correctly, the frequency of failure to start the engine may become relatively high.
本考案は上記の点を解決しており、キー・スイ
ツチ4をオンしてから例えば0.4秒経過時におい
て、各スタータ1−1ないし1−4の噛み合い状
態をチエツクし、例えば2個以上正しく噛み合つ
ていれば、エンジンを始動すべく駆動を行つてみ
るようにしている。
The present invention solves the above problem, and checks the meshing state of each starter 1-1 to 1-4 when, for example, 0.4 seconds have elapsed since the key switch 4 is turned on. If it does, I try to drive the engine to start it.
第1図は本考案の原理構成図を示している。図
中の符号1−i,2−i,5,Ci,Miは第3図
に対応しており、8はキー・スイツチのスター
タ・ポジシヨン、9はキー・スイツチのアクセレ
レーシヨン・ポジシヨン、10は同期スイツチ回
路部を表している。また各エンゲージ・スイツチ
2−iにおける端子Bは、図示を省略している
が、バツテリ5の電圧が供給されている端子であ
り、第1図図示のスイツチ8と9とが夫々オンさ
れると、各エンゲージ・スイツチ2−iにおける
端子Bと端子Cとが接続され、端子C1ないしC4
に電圧が印加される。なお、スイツチ8と9とは
第3図図示のキー・スイツチ4に対応するもので
ある。 FIG. 1 shows the basic configuration diagram of the present invention. The symbols 1-i, 2-i, 5, Ci, and Mi in the figure correspond to those in FIG. 3, 8 is the starter position of the key switch, 9 is the acceleration position of the key switch, 10 represents a synchronous switch circuit section. Although not shown, the terminal B of each engagement switch 2-i is a terminal to which the voltage of the battery 5 is supplied, and when the switches 8 and 9 shown in FIG. , terminal B and terminal C in each engage switch 2-i are connected, and terminals C 1 to C 4
A voltage is applied to. Note that the switches 8 and 9 correspond to the key switch 4 shown in FIG.
本考案における主要な構成は、第1図図示の同
期スイツチ回路部10に内蔵されている。その具
体的構成については、第2図を参照して後述され
るが、次の如き機能をもつているものと考えてよ
い。即ち、スイツチ8,9がオンされて、例えば
0.4秒経過時に、
A スタータ1−iが1個しか噛合しないか1個
も噛合しない場合には、すべてのスタータに対
する給電をオフするようにする(詳細は省略す
るが、同期スイツチ回路部10における端子S1
ないしS4を介して)。
The main components of the present invention are built into a synchronous switch circuit section 10 shown in FIG. Its specific configuration will be described later with reference to FIG. 2, but it can be considered to have the following functions. That is, the switches 8 and 9 are turned on and, for example,
After 0.4 seconds have elapsed, if only one or no A starters 1-i are engaged, the power supply to all starters is turned off. Terminal S 1
or via S 4 ).
B 2個あるいは3個だけが噛合している場合に
は、噛み合つていないスタータへの給電を停止
し、当該給電を停止されたスタータにおけるエ
ンゲージ・スイツチ2−iが元に戻るのを待つ
て(例えば0.4秒)、噛み合つているスタータに
対して端子Miを介してバツテリ5の電圧を供
給する。B If only two or three starters are engaged, stop power supply to the starter that is not engaged, and wait for the engage switch 2-i of the starter whose power supply has been stopped to return to its original state. (for example, for 0.4 seconds), the voltage of the battery 5 is supplied to the engaged starter via the terminal Mi.
C 4個のスタータがすべて噛み合つたことが確
認されると、上記0.4秒を待つことなくその時
点で、すべてのスタータに対して端子M1ない
しM4を介して給電する。C When it is confirmed that all four starters are engaged, power is supplied to all starters via terminals M 1 to M 4 at that time without waiting for the above 0.4 seconds.
D 上記噛み合つているスタータが2台の場合に
は例えば12秒後に、噛み合つているスタータが
3台の場合には例えば16秒後に、噛み合つてい
るスタータが4台の場合には例えば24秒後に
は、自動的にスタータをオフする。D If there are two starters in mesh, for example, after 12 seconds, if there are three starters in mesh, for example, after 16 seconds, and if there are four starters in mesh, for example, after 24 seconds. After a few seconds, the starter will automatically turn off.
第2図は第1図図示の同期スイツチ回路部の一
実施例構成を示している。図中の符号B,Mi,
ST,Acc,Ci,Siは第1図に対応している。ま
た11は多数決回路、12はモノステーブル・マ
ルチ、13−1ないし13−4は夫々D型フリツ
プ・フロツプを表している。
FIG. 2 shows an embodiment of the configuration of the synchronous switch circuit shown in FIG. Symbols B, Mi, in the figure
ST, Acc, Ci, and Si correspond to Fig. 1. Further, 11 represents a majority circuit, 12 represents a monostable multi-channel circuit, and 13-1 to 13-4 each represent a D-type flip-flop.
第1図図示のアクセレレーシヨン・ポジシヨン
9がオンされると、第2図図示の右側下方におけ
る電圧Vccが所定の電圧を発する。そして、スタ
ータ・ポジシヨン8がオンされると、第2図図示
の左側下方におけるモノステーブル・マルチ12
がトリガしてパルスを発する。このパルスによつ
て、フリツプ・フロツプ13−1ないし13−4
がセツトされ、第2図図示中央部に位置するトラ
ンジスタT1がオンしてコンデンサCS1を放電す
る。 When the acceleration position 9 shown in FIG. 1 is turned on, the voltage Vcc at the lower right side shown in FIG. 2 generates a predetermined voltage. When the starter position 8 is turned on, the monostable multi 12 at the lower left side as shown in FIG.
triggers and emits a pulse. This pulse causes the flip-flops 13-1 to 13-4 to
is set, and the transistor T1 located in the center of FIG. 2 is turned on to discharge the capacitor CS1 .
各フリツプ・フロツプ13−1ないし13−4
はセツトされて、そのQ出力はH,出力はLと
なり、リレーLY1ないしLY4はオンとなる。これ
によつて、図示右上側の接点LY1−aないしLY4
−aとLY1−bないしLY4−bがオンする。一
方、コンデンサCS1は放電しているので、ノツク
回路NOT1の入力はHで出力はLとなり、ナン
ド回路NAND3の出力Hとなる。また電源投入
時には、図示右下方に位置するコンデンサCS2は
放電状態のために、バツフアBUFの出力はHな
ので、アンド回路AND2の入力はH,Hとなり、
出力はTとなつて、リレーLYsを付勢する。これ
によつて、端子S1ないしS4にはスタート信号ST
が供給され、各セーフテイ・リレーにおけるエン
ゲージ・スイツチ2−1ないし2−4の部分にお
いて、端子B−C間がオンされる。 Each flip-flop 13-1 to 13-4
is set, its Q output becomes H, its output becomes L, and relays LY1 to LY4 are turned on. As a result, the contacts LY 1 -a to LY 4 on the upper right side of the figure
-a and LY 1 -b to LY 4 -b are turned on. On the other hand, since the capacitor CS1 is discharged, the input of the check circuit NOT1 becomes H and the output becomes L, and the output of the NAND circuit NAND3 becomes H. Furthermore, when the power is turned on, the output of the buffer BUF is H because the capacitor CS2 located at the lower right in the figure is in a discharged state, so the inputs of the AND circuit AND2 are H, H,
The output becomes T and energizes the relay LY s . This causes the start signal ST to be applied to terminals S 1 to S 4 .
is supplied, and terminals B and C are turned on at the engage switches 2-1 to 2-4 in each safety relay.
スタータ1−1ないし1−4が正しく噛み合う
と、夫々の端子M1ないしM4には、C端子の電圧
が分圧された約0.8Vの電圧が現れる。この電圧
が、第2図図示左上方に位置するコンパレータ
CMP1ないしCMP4によつて検出される。各コ
ンパレータの出力はナンド回路NAND1に入力
され、4個のスタータがすべて正しく噛み合つた
場合には、ナンド回路NAND1の出力がLとな
る。したがつて,ナンド回路NAND2の出力が
H、さらにアンド回路AND1の出力をHとして、
リレーLYMを駆動し、各メイン・リレー駆動コイ
ルにバツテリ電圧を供給する。一方、ナンド回路
NAND2の出力によつて、トランジスタT2がオ
ンし、抵抗R2を介してコンデンサCS2に対する充
電がスタートする。抵抗R2とコンデンサCS2との
時定数によつて、約20秒で、バツフアBUFの出
力はLとなり、アンド回路AND1、AND2の出
力をLとして、リレーLYM,LYSをオフし、各ス
タータへの給電を停止する。 When the starters 1-1 to 1-4 are properly engaged, a voltage of about 0.8V, which is the voltage at the C terminal divided, appears at the respective terminals M1 to M4 . This voltage is applied to the comparator located at the upper left in Figure 2.
Detected by CMP1 to CMP4. The output of each comparator is input to the NAND circuit NAND1, and when all four starters are properly engaged, the output of the NAND circuit NAND1 becomes L. Therefore, assuming that the output of the NAND circuit NAND2 is H, and the output of the AND circuit AND1 is H,
Drives relay LY M and supplies battery voltage to each main relay drive coil. On the other hand, the NAND circuit
The output of NAND2 turns on the transistor T2 , and starts charging the capacitor CS2 via the resistor R2 . Due to the time constant of resistor R 2 and capacitor CS 2 , the output of buffer BUF becomes L in about 20 seconds, and the outputs of AND circuits AND1 and AND2 are set to L, relays LY M and LY S are turned off, and each Stop power supply to the starter.
4個のスタータのうちの少なくとも1つが正し
く噛み合わなかつた場合には、ナンド回路
NAND1の出力はLのままとなる。第2図図示
左上方に示す如く、コンパレータCMP1ないし
CMP4の出力は多数決回路11に入力されてお
り、図示入力端子A,B,C,D,Eのうち3個
以上がHならばZ出力はHとなり、2つ以下なら
ばLとなる。ただ入力端子EがHに固定されてい
るので、入力AないしDのうち2つ以上Hならば
Z出力はHとなる。 If at least one of the four starters does not engage properly, the NAND circuit
The output of NAND1 remains at L. As shown in the upper left of Figure 2, comparator CMP1 or
The output of the CMP 4 is input to the majority circuit 11, and if three or more of the illustrated input terminals A, B, C, D, and E are H, the Z output becomes H, and if two or less, the Z output becomes L. However, since the input terminal E is fixed at H, if two or more of the inputs A to D are H, the Z output becomes H.
今、1つのスタータのみしか噛み合わなかつた
か1つも噛み合わなかつたとすると、Z出力はL
であり、ノツト回路NOT2の出力はHとなる。
各エンゲージ・スイツチの部分で端子C1ないし
C4に電圧が印加されたとき、第2図図示中央部
に位置するトランジスタ・アレーTRYをオンし、
抵抗R1を介してコンデンサCS1への充電が開始す
る。そして、約0.5秒経過して、ノツト回路NOT
1の出力はHとなる。ノツト回路NOT1の出力
とノツト回路NOT2の出力はナンド回路NAND
3の入力となつているので、噛み合つたスタータ
が1個以下の場合には、約0.5秒後に、ナンド回
路NAND3の出力はLとなつて、アンド回路
AND2の出力をLとし、各エンゲージ・スイツ
チ2−1ないし2−4における端子SW1ないし
SW4(第1図参照)への給電を止める。また2つ
以上噛み合つている場合には、ノツト回路NOT
2の出力はLとなり、約0.5秒後にノツト回路
NOT1の出力がHとなつても、ナンド回路
NAND3の出力そしてアンド回路AND2の出力
はHを維持している。 Now, if only one starter is engaged or none is engaged, the Z output will be L.
Therefore, the output of the NOT circuit NOT2 becomes H.
At each engage switch, connect terminal C 1 or
When a voltage is applied to C4 , the transistor array TRY located in the center of the second diagram is turned on,
Charging of the capacitor CS 1 begins via the resistor R 1 . Then, after about 0.5 seconds, the NOT circuit NOT
The output of 1 becomes H. The output of NOT circuit NOT1 and the output of NOT circuit NOT2 are NAND circuits.
3, so if the number of engaged starters is one or less, the output of the NAND circuit NAND3 becomes L after about 0.5 seconds, and the output of the AND circuit becomes L.
The output of AND2 is set to L, and the terminal SW 1 to SW 1 to each engage switch 2-1 to 2-4 is set to L.
Cut off the power supply to SW 4 (see Figure 1). Also, if two or more are engaged, the NOT circuit NOT
The output of 2 becomes L, and the knot circuit turns off after about 0.5 seconds.
Even if the output of NOT1 becomes H, the NAND circuit
The output of NAND3 and the output of AND circuit AND2 maintain H.
コンパレータCMD1ないしCMP4の出力は、
フリツプ・フロツプ13−1ないし13−4のD
入力にも接続されている。このために、上述のト
ランジスタ・アレーTRYがオンして約0.5秒後に
ノツト回路NOT1の出力がHとなると、その立
ち上がりで各フリツプ・フロツプ13−1ないし
13−4はD入力状態をQ出力に反映する。即
ち、正しく噛み合つたスタータに対応するフリツ
プ・フロツプ13−iのQ出力はHのままとな
り、噛み合いを失敗したものに対応するフリツ
プ・フロツプ13−iのQ出力はLとなる。した
がつて、噛み合いを失敗したものに対応するリレ
ーLYiが解消され、これに対応する接点LYi−a
とLYi−b(第2図図示右上)がオフし、スター
タへの給電は停止される。なお、フリツプ・フロ
ツプ13−iの出力はQ出力を反転したもので
あるので、噛み合いを失敗したスタータに対応す
るフリツプ・フロツプの出力はHとなつて、モ
ニタ用のトランジスタT4ないしT7のいずれかを
オンし、発光ダイオードLEDを駆動する。この
とき、オンしたトランジスタに対応して、図示の
抵抗R4ないしR7のいずれかを介して、コンデン
サCS2に対する充電回路が形成され、充電時定数
が、抵抗R2のみの場合合にくらべて小となる。 The output of comparators CMD1 to CMP4 is
D of flip-flops 13-1 to 13-4
It is also connected to the input. For this reason, when the output of the NOT circuit NOT1 becomes H about 0.5 seconds after the above-mentioned transistor array TRY is turned on, each flip-flop 13-1 to 13-4 changes the D input state to the Q output at the rising edge. reflect. That is, the Q output of the flip-flop 13-i corresponding to the correctly engaged starter remains at H, and the Q output of the flip-flop 13-i corresponding to the starter that fails to engage becomes L. Therefore, the relay LYi corresponding to the one that failed to engage is canceled, and the corresponding contact LYi-a
and LYi-b (upper right in Figure 2) is turned off, and power supply to the starter is stopped. Incidentally, since the output of the flip-flop 13-i is the inverted version of the Q output, the output of the flip-flop corresponding to the starter that has failed in engagement becomes H, and the output of the transistors T4 to T7 for monitoring becomes H. Turn on one and drive the light emitting diode LED. At this time, a charging circuit for the capacitor CS 2 is formed via one of the resistors R 4 to R 7 shown in the figure, depending on which transistor is turned on, and the charging time constant is increased compared to the case where only the resistor R 2 is used. It becomes small.
一方、ノツト回路NOT1がHとなつたとき、
アンド回路AND3の入力はH,Hとなつて、出
力はHとなる。このHの状態は抵抗R3とコンデ
ンサCS3との時定数によつて約0.5秒で準備状態と
なり、ノツト回路NOT3の出力はLとなる。こ
のとき、接点LY1−aないしLY4−aのうち、噛
み合わなかつたスタータに対応する接点は既にオ
フしているために、噛み合つているスタータに対
応するメイン・リレーのみが駆動されることとな
る。 On the other hand, when NOT circuit NOT1 becomes H,
The inputs of the AND circuit AND3 become H, H, and the output becomes H. This H state becomes a ready state in about 0.5 seconds due to the time constant of the resistor R3 and the capacitor CS3 , and the output of the NOT circuit NOT3 becomes L. At this time, among the contacts LY 1 -a to LY 4 -a, the contacts corresponding to the starters that are not engaged are already turned off, so only the main relay corresponding to the starter that is engaged is driven. becomes.
コンデンサCS2に対する充電時定数は、コンデ
ンサCS2自体と抵抗R2と抵抗R4ないしR7とで定
まる。上述の如く、4個のスタータがすべて噛み
合つている場合には、フリツプ・フロツプ13−
1ないし13−4のQ出力はHのままであり、
出力はLのままである。したがつて、モニタ用の
発光ダイオードLEDは駆動されず、また抵抗R4
ないしR7には電流が流れない。この場合に、抵
抗R2とコンデンサCS2とによる時定数は約20秒に
設定されている。噛み合いの失敗したスタータが
あると、当該スタータに対応する発光ダイオード
LEDが駆動されると共に抵抗R4ないしR7に電流
が流れる。抵抗R4ないしR7の値がすべて等しく
Rであるとすると、3個のスタータが噛み合つた
場合の時定数は
R2・R/R2+6C
となり、2個のスタータが噛み合つた場合の時定
数は
R2・(R/2)/R2+(R/2)C
となる。前者は約15秒に設定され、後者は約10秒
に設定されている。これら時定数によつて定まる
時間にコンデンサCS2が充電されると、バツテリ
BUFの出力はLとなり、アンド回路AND1、
AND2の出力をLとして、リレーLYM、LYSが
オフされる。 The charging time constant for capacitor CS 2 is determined by capacitor CS 2 itself, resistor R 2 and resistors R 4 to R 7 . As mentioned above, when all four starters are engaged, the flip-flop 13-
Q outputs from 1 to 13-4 remain high,
The output remains at L. Therefore, the light emitting diode LED for monitoring is not driven, and the resistor R 4
Otherwise, no current flows through R7 . In this case, the time constant of resistor R 2 and capacitor CS 2 is set to approximately 20 seconds. If there is a starter that fails to engage, the light emitting diode corresponding to that starter
When the LED is driven, current flows through resistors R4 to R7 . Assuming that the values of resistors R 4 to R 7 are all equal R, the time constant when three starters are engaged is R 2 · R / R 2 + 6C, and the time constant when two starters are engaged is The time constant is R 2 ·(R/2)/R 2 +(R/2)C. The former is set to approximately 15 seconds, and the latter to approximately 10 seconds. When capacitor CS 2 is charged during the time determined by these time constants, the battery
The output of BUF becomes L, and the AND circuit AND1,
With the output of AND2 set to L, relays LY M and LY S are turned off.
以上説明した如く、本考案によれば、予め定め
た個数以上のスタータが正しく噛み合つた場合に
は、エンジンを始動すべくスタータを駆動させる
ことが可能となる。そして、正しく噛み合つてい
るスタータの個数に対応して、スタータへの通電
時間を制限するようにし、スタータが過負荷状態
になることを防いでいる。
As explained above, according to the present invention, when a predetermined number or more of starters are properly engaged, it is possible to drive the starters to start the engine. Then, the energization time to the starters is limited in accordance with the number of correctly engaged starters, thereby preventing the starters from becoming overloaded.
第1図は本考案の原理構成図、第2図は第1図
図示の同期スイツチ回路部の一実施例構成、第3
図は本考案の前提として考慮した構成を示す。
図中、1−iはスタータ、2−iはエンゲー
ジ・スイツチ、3−iはメイン・リレー、5はバ
ツテリ、8はキー・スイツチのスタータ・ポジジ
ヨン、10は同期スイツチ回路部、11は多数決
回路を表している。
FIG. 1 is a diagram showing the principle of the present invention; FIG. 2 is an embodiment of the synchronous switch circuit shown in FIG. 1; and FIG.
The figure shows the configuration considered as the premise of the present invention. In the figure, 1-i is the starter, 2-i is the engage switch, 3-i is the main relay, 5 is the battery, 8 is the starter position of the key switch, 10 is the synchronous switch circuit, and 11 is the majority decision circuit. represents.
Claims (1)
ツテリ電源が供給される複数個のスタータと、こ
れらのスタータを始動させるためのキー・スイツ
チと、該キー・スイツチの投入により補助トルク
を発生させ、スタータのピニオンの噛み合わせが
正規に行われたとき上記メイン・リレーをそれぞ
れ付勢するエンゲージ・スイツチとを備え、複数
個のスタータでエンジンを駆動させるスタータ並
列運転スイツチ装置において、スタータのピニオ
ンの噛も合わせが正規に行われたときエンゲー
ジ・スイツチに現れる端子電圧を基に、各スター
タに対で設けられているエンゲージ・スイツチの
動作で全スタータのピニオンの正規の噛み合わせ
完了動作をチエツクする多数決回路を設けると共
に、該多数決回路からの出力に対応して、予め定
めた設定条件の下での駆動態様に応じて、エンジ
ンを駆動するようにしたことを特徴とするスター
タ並列運転スイツチ装置。 A plurality of starters to which battery power is supplied via correspondingly provided main relays, key switches for starting these starters, and generating auxiliary torque by turning on the key switches, In a starter parallel operation switch device for driving an engine with a plurality of starters, the device is equipped with an engagement switch that energizes each of the main relays when the starter pinions are properly engaged. Based on the terminal voltage that appears on the engagement switch when the engagement is performed normally, the majority vote checks whether the pinions of all starters have been properly engaged by the operation of the engagement switches provided in pairs for each starter. 1. A starter parallel operation switch device, comprising: a circuit; and an engine is driven according to a drive mode under predetermined conditions in response to an output from the majority circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10180786U JPH03523Y2 (en) | 1986-07-02 | 1986-07-02 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10180786U JPH03523Y2 (en) | 1986-07-02 | 1986-07-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS639463U JPS639463U (en) | 1988-01-22 |
JPH03523Y2 true JPH03523Y2 (en) | 1991-01-10 |
Family
ID=30972875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10180786U Expired JPH03523Y2 (en) | 1986-07-02 | 1986-07-02 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03523Y2 (en) |
-
1986
- 1986-07-02 JP JP10180786U patent/JPH03523Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS639463U (en) | 1988-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4083268B2 (en) | Starter for starting an internal combustion engine | |
US6605921B2 (en) | Electric power supply system for engine starters | |
JPH061067B2 (en) | Engine starter | |
JPH0254531B2 (en) | ||
JPH03523Y2 (en) | ||
US6683436B2 (en) | Self-starting motor control device and method for engine | |
JPH05176464A (en) | Conduction controller for battery | |
JP4954028B2 (en) | Vehicle control device | |
JP2008063967A (en) | Glow plug control device | |
JP2521265B2 (en) | Pump drive | |
JP2521264B2 (en) | Pump drive | |
JP4190895B2 (en) | Power supply control circuit for electric retractable mirror device | |
JP2001103615A (en) | Control circuit of electric vehicle | |
JPH0946919A (en) | Battery isolator | |
JPH0444848Y2 (en) | ||
JPH023240Y2 (en) | ||
JP2521266B2 (en) | Pump drive | |
JPH0710056Y2 (en) | Vehicle load drive device | |
JP3090866B2 (en) | Power supply sequence control circuit | |
JPH0320516Y2 (en) | ||
JPH0332444Y2 (en) | ||
JPH0143804Y2 (en) | ||
JPH0724817Y2 (en) | Timer circuit | |
KR900001448Y1 (en) | Automatic starting circuit for facsimile | |
KR100679889B1 (en) | Hybrid H bridge type inverter and its control device |