[go: up one dir, main page]

JPH03500834A - Lens array for photosensitive devices - Google Patents

Lens array for photosensitive devices

Info

Publication number
JPH03500834A
JPH03500834A JP89508871A JP50887189A JPH03500834A JP H03500834 A JPH03500834 A JP H03500834A JP 89508871 A JP89508871 A JP 89508871A JP 50887189 A JP50887189 A JP 50887189A JP H03500834 A JPH03500834 A JP H03500834A
Authority
JP
Japan
Prior art keywords
layer
lens array
forming
insulating material
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP89508871A
Other languages
Japanese (ja)
Inventor
ニコルス，デービッド・ネウェル
Original Assignee
イーストマン・コダック・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イーストマン・コダック・カンパニー filed Critical イーストマン・コダック・カンパニー
Publication of JPH03500834A publication Critical patent/JPH03500834A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/413—Optical elements or arrangements directly associated or integrated with the devices, e.g. back reflectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 感光装置用のレンズアレー （発明の分野） 本発明は感光装置用の二酸化ケイ素レンズ１アレーを形成することに関する。[Detailed description of the invention] Lens array for photosensitive devices (Field of invention) The present invention relates to forming an array of silicon dioxide lenses for photosensitive devices.

（発明の背景） 横方向に間隔を置いて配置されたアレーからなる像検知装置がよく知られており 、これらは様々な形態をなしている。アレーは、一般ｊ二画素、若しくは検知要 素として知られる横方向にオフセットされた複数の領域で形成されている。当業 者は、各画素毎に凸レンズ面を備えたレンズアレーを形成することによって検知 の利点が達成されることを認識している。(Background of the invention) Image sensing devices consisting of laterally spaced arrays are well known. , these take various forms. The array is generally two pixels or a detection element. It is formed of a plurality of laterally offset regions known as elements. skilled in the art Detection is performed by forming a lens array with a convex lens surface for each pixel. recognizes that benefits can be achieved.

つ二イスの米国特許第４，６９４，１８５号では、各像画素毎に別個のレンズを 備えたレンズアレーを有する複数画素光検知半導体装置が開示されている。この 装置は、光を半導体光検知器の内＠１：向けるためのレンズ補助層を有している 。この特許で述べられているように、レンズアレーは重合フォトレジスト材を処 理することによって形成される。これらのレンズアレーは有用であるが、不都合 も有している。これらは取り扱いによっては、レンズはＵＶ光線（紫外線）に反 応して「黄ばむ」ことがある。In U.S. Pat. A multi-pixel light sensing semiconductor device is disclosed having a lens array with a lens array. this The device has a lens auxiliary layer for directing light into the semiconductor photodetector. . As described in this patent, the lens array is treated with polymerized photoresist material. It is formed by understanding. These lens arrays are useful but have disadvantages. It also has Depending on how they are handled, the lenses may resist UV rays (ultraviolet light). Accordingly, it may turn yellow.

（発明の概略） 本発明は上述の不都合を解決する光検知装置のレンズアレーを提供することを目 的とする。(Summary of the invention) The present invention aims to provide a lens array for a photodetecting device that solves the above-mentioned disadvantages. target

上記目的は、複数の検知要素を形成している光検知関置上に各検知要素毎に別個 のレンズを備えたレンズアレーを形成する方法によって達成され、この方法は、 ａ）各検知要素の上方において、装置上にスペーサ・平面化層を設ける工程と、 ｂ）前記スペーサ・平面化層上に硬質の絶縁物質層を設ける工程と、 Ｃ）フォトレジスト材層を配置し、硬質の絶縁物質層上で所望の形状に同フォト レジスト材層を流してパターン化する工程と、 ｄ）前記７オトレジスト材をプラズマエツチングし、前記レンズアレーが前記絶 縁物質の層にエツチングされるまで、同フォトレジスト材をエツチングするのと 等しい速度で前記硬質の絶縁物質層をエツチングする工程とを有してなる。The above purpose is to separately detect each sensing element on a light sensing arrangement forming a plurality of sensing elements. This is achieved by a method of forming a lens array with lenses of a) providing a spacer/planarization layer on the device above each sensing element; b) providing a hard insulating material layer on the spacer/planarizing layer; C) Place a layer of photoresist material and apply the same photo to the desired shape on the hard insulating material layer. A process of pouring a resist material layer and patterning it, d) Plasma etching the 7 photoresist material so that the lens array is The photoresist material is etched until it is etched into a layer of edge material. etching the hard insulating material layer at an equal rate.

（図面の簡単な説明） 本発明は、図面と関連して考察する実施例を参照することによりよりよく理解さ れるであろう。(Brief explanation of the drawing) The invention will be better understood by reference to the embodiments discussed in conjunction with the drawings. It will be.

第１図は複数画素半導体アレーの平面図、第２図は、第３図のレンズアレーを形 成する過程においてフォトレジスト層が形作られた直後の単体の検知要素の部分 断面図、 第３図は、レンズアレーが形成された後の第２図の検知要素の部分断面図である 。Figure 1 is a plan view of a multi-pixel semiconductor array, and Figure 2 is a diagram of the lens array in Figure 3. Portion of a single sensing element immediately after the photoresist layer is formed during the process of forming cross section, FIG. 3 is a partial cross-sectional view of the sensing element of FIG. 2 after the lens array has been formed; .

（発明の実施モード） 第１図では、基質上に横方向に間隔を置いて配置された複数のフォトダイオード １４によって形成された複数洟　画素半導体アレー１０が示されている。(Mode of implementing the invention) In Figure 1, a plurality of photodiodes are laterally spaced on a substrate. A multi-pixel semiconductor array 10 formed by 14 is shown.

レ　半導体アレーは、フォトダイオード検知器１４を各々備えた複数の検知要素 、すなわち画素１２によって作られ、７オトダイオード検知器は、その上方表面 に近接して中央に位置決めされると共に破線１８で示される多角Ｅ　形の境界に よって周囲が限定されている。The semiconductor array includes a plurality of sensing elements each equipped with a photodiode detector 14. , i.e. made by the pixel 12 and the 7 otodiode detector on its upper surface on the boundary of the polygon E shape, which is centered close to and indicated by the dashed line 18. Therefore, the surrounding area is limited.

第２図では、本発明のレンズアレーを形成する過程に１　おける第１図の構造の 検知要素、すなわち画素１２の断面図を示している。一般的に単結晶性シリコン 基質である半導体基質２１が上方の主表面２３及び下方の主表面２５を有してい るのが示されている。導体層２７が下方ｔ　の主表面を覆っている。半導体基質 は、Ｎ型の領域２９と、上方の主表面２３からの拡散によって形成されｌ；Ｐ型 の凹部３１とを有している。上方の主表面からＮ拡散３３によって７オトダイオ ードが画素の中央に形成されている。７オトダイオードの機能は露光で受けた光 の量に比例して電子を発生させることである。FIG. 2 shows the structure of FIG. 1 in step 1 of forming the lens array of the present invention. A cross-sectional view of a sensing element or pixel 12 is shown. Generally monocrystalline silicon A semiconductor substrate 21 as a substrate has an upper main surface 23 and a lower main surface 25. It is shown that A conductor layer 27 covers the main surface below t. semiconductor substrate is formed by diffusion from the N-type region 29 and the upper main surface 23; It has a recessed portion 31 . 7 Otodiode by N diffusion 33 from the upper main surface A code is formed at the center of the pixel. 7 The function of the otodiode is to absorb the light received during exposure. The idea is to generate electrons in proportion to the amount of .

近接する帯電結合装置ｌ：電子が供給される。電子移送用埋設チャネルを形成す るため、浅いＮ型の領域３５が上方の主表面に近接して位置決めされている。こ のように形成された埋設チャネルは、フォトダイオードから近接するＣＯＤへと 伸びている。所望されない横方向の帯電伝導を防止するために、チャネルストッ プとして知られるＰ″″領域３７によって、７オトダイオード及び近接ＣＣＤは その表面に近接する他の構造物から分離されて通常多結晶シリコンで形成される ゲート電極３９が、半導体基質の上方表面を覆っているゲート絶縁体３６の上に 重なっているのが示されている。多結晶シリコ〕ｌは透明なので、一般にアルミ ニウムで作られる遮光体４１がゲート電極の上を覆っている。半導体基質の上方 の主表面全体に互って透明な絶縁体４３が覆い、ゲート電極を遮光体から分離し ている。通常この絶縁体は表面が不動態化されたホウケイ酸塩等の二酸化ケイ素 である。ユニットとして示されてはいるが、絶縁体は幾つかの連続した工程にお いて通常形成される。一般に平面化物質として知られている透明な絶縁物質４５ が位置決めされて滑らかな表面４７を提供している。この表面の上には、画素す なわち検知要素の境界と同一の広がりを有する、付加的な一次フィルタ要素等の 要素５１を有するフィルタ４９が位置決めされている。スペーサ・平面化層５３ がフィルタ４９上に形成されている。Adjacent charge coupling device l: supplied with electrons. Forming a buried channel for electron transport A shallow N-type region 35 is positioned proximate the upper major surface to ensure the same. child A buried channel formed as follows from the photodiode to the adjacent COD. It's growing. Channel stock is used to prevent unwanted lateral charge conduction. The P'''' region 37, also known as a usually formed of polycrystalline silicon, separated from other structures adjacent to its surface A gate electrode 39 overlies the gate insulator 36 covering the upper surface of the semiconductor substrate. It is shown that they overlap. Polycrystalline silicon] is transparent, so aluminum is generally used. A light shielding body 41 made of aluminum covers the gate electrode. Above the semiconductor substrate A transparent insulator 43 covers the entire main surface of the gate electrode and separates the gate electrode from the light shield. ing. This insulator is typically a surface-passivated silicon dioxide such as a borosilicate. It is. Although shown as a unit, the insulator is manufactured in several sequential steps. usually formed. A transparent insulating material 45 commonly known as a flattening material are positioned to provide a smooth surface 47. On this surface, all pixels i.e. additional primary filter elements etc. coextensive with the boundaries of the sensing element. A filter 49 with elements 51 is positioned. Spacer/planarization layer 53 is formed on the filter 49.

スペーサ・平面化層５３は、フォトダイオードからレンズをオフセットさせ、こ れによってフォトダイオードにおいて光を最大限に集中させるか、若しくは同一 の集光効果を有しつつ、より小型のフォトダイオードの使用を可能にすることを 目的とする。スペーサ・平面化層５３は勿論透明であると共に、硬質の透明層５ ４をその上に形成できるものでなければならない。The spacer/planarizing layer 53 offsets the lens from the photodiode and This maximizes the concentration of light at the photodiode or The aim is to enable the use of smaller photodiodes while maintaining the light-concentrating effect of purpose. The spacer/planarizing layer 53 is of course transparent, and the hard transparent layer 5 4 must be able to be formed on it.

次いで透明層５４が配置される。透明層５４はＳｉＯ２若しくはその他の硬質な 透明絶縁体で形成されている。A transparent layer 54 is then disposed. The transparent layer 54 is made of SiO2 or other hard material. Made of transparent insulator.

フォトレジスト層が次いでｉｆすられる。A photoresist layer is then applied.

５ｉ０２層５３においてレンズアレーを形成するこの方法によれば、米国特許第 ４，６９４．’１８５号で詳細が説明された方法でフォトレジスト層５４にレン ズアレーが形成される。この特許で説明されているように、７オトレジスト層は 回転式皮膜処理によって設けられる。フォトレジスト部分は写真製版によって形 作られる。次いで適切な熱処理によってこのフォトレジスト部分が流されて凸レ ンズ状の上方表面５９を形成する。米国特許第４゜６９４．１８５号では、フォ トレジスト部分を流してパターン化してレンズアレーを形成することについて詳 細を説明している。According to this method of forming a lens array in the 5i02 layer 53, U.S. Pat. 4,694. The photoresist layer 54 is coated in a manner detailed in the '185 patent. A zure is formed. As explained in this patent, the seven otoresist layers are Applied by rotary coating process. The photoresist part is shaped by photolithography. Made. This photoresist area is then washed away by appropriate heat treatment to form a raised layer. A lens-shaped upper surface 59 is formed. In U.S. Pat. No. 4,694,185, Learn more about pouring and patterning the resist portion to form a lens array. It explains the details.

次いで、酸化物とフォトレジスト部分とを同じ速度でエツチングすることＩこよ って、７オトレジストのレンズの輪郭が第３図で示すように５ｉＯｚ層５４へと 転写さより詳しく述べると、フォトレジスト部分のレンズ状アレーが、フォトレ ジスト部分と等しい速度で５ｉＯｚをエツチングするプラズマエツチングを行う ことにより５ｊ０２へと転写される。全てのフォトレジスト部分が除去されるま でエツチングは継続される。第３図では、このエツチング後のフォトレジスト部 分の５ｉ０２の形状を示している。絶縁体（リンを塗布した５ｉＯｚ）とノボラ ック基底のフォトレジスト部分との等比率（ｌ：１）のプラズマ１７チングは、 Ｃ、ＦＢ、　０２．　Ｈｅガスから形成される。これらのガスの体積比率は、４ ：１：１である。このガスは電極間隔６ｍ、ｍを備えた単体の薄板状エツチング 装置（直径１００ｍｍの薄板）を通って流される。プラズマに供給される電力は １３．５６メガヘルツのＲＦ周波数で３５０ワツトである。チャンバ圧力は６５ ０ないし７００ｍトールであり、Ｓｌユニットｒ８６二９３ＰａＪへと変換され る。「ジャーナル　オブ　エレクトロケミカルソサエティ」の笑１２８号、４２ ３−４２９ページの／ｌ　Ｃ，アダムズ及びＣ，Ｄ、カビオによる「リンを塗布 したシリコン酸化物の平面化」の紙面において、別の有効なエツチングが説明さ れてし゛エツチング速度が同じであり、かつ十分な厚みの物質をスペーサ及び現 存する装置上に設けることが可能であれば、５ｉ０２に代わる別の「硬質の」絶 縁物質を用いてもよいのは勿論である。The oxide and photoresist portions should then be etched at the same rate. Therefore, the outline of the lens of the 7-otoresist becomes the 5iOz layer 54 as shown in FIG. More specifically, the lenticular array in the photoresist area is transferred to the photoresist. Perform plasma etching to etch 5iOz at the same speed as the resist part. As a result, it is transferred to 5j02. until all photoresist areas are removed. Etching continues. Figure 3 shows the photoresist area after this etching. The shape of 5i02 is shown. Insulator (5iOz coated with phosphorus) and novola Plasma 17 at an equal ratio (l:1) with the photoresist part at the base of the block is C, FB, 02. It is formed from He gas. The volume ratio of these gases is 4 :1:1. This gas is used for etching a single thin plate with an electrode spacing of 6 m. It is flowed through the device (thin plate with a diameter of 100 mm). The power supplied to the plasma is It is 350 watts at an RF frequency of 13.56 MHz. Chamber pressure is 65 0 to 700m torr, converted to SL unit r86293PaJ Ru. "Journal of Electrochemical Society" No. 128, 42 Page 3-429 /l C. Adams and C. D. Cavio, “Applying Phosphorus” Another effective etching method was described in the paper entitled "Planarization of Silicon Oxide". The spacer and the material have the same etching rate and are of sufficient thickness. Another “hard” absolute alternative to the 5i02, if possible Of course, a border material may also be used.

Ｓｉｎ、で作られたレンズ５７が示されている第３図を見ると、垂直の矢印で示 される、レンズ面５９にぶつかっている光線は、Ｎ５３において一点に集中する 矢印で示されるように内側に向かって屈折される。フォトダイオードの表面上の 焦点Ｆへと光が向けられているのが示されている。Looking at Figure 3, which shows a lens 57 made of The light rays hitting the lens surface 59 are concentrated at one point at N53. It is refracted inward as shown by the arrow. on the surface of the photodiode Light is shown directed to focal point F.

光がレンズからフォトダイオードに向けて内側に向けられているので、光はフィ ルタ中央部のみに受光されることになる。すなわちレンズアレーの構成によって 画素の境界の縁部が一致され、また光学的な不都合を招くことなくフィルタ要素 が緩められる。Since the light is directed inward from the lens to the photodiode, the light The light will be received only at the center of the router. In other words, depending on the configuration of the lens array The edges of the pixel boundaries are matched and the filter elements are aligned without incurring optical disadvantages. is relaxed.

第３図では代表的な半導体装置の検知要素が一つだけ示されているが、通常実際 の装置は、本質的に同一の検知要素を非常に多く備えており、その具体的な数は 用いられる応用例によって１０’ないし１０′の範囲である。Figure 3 shows only one sensing element of a typical semiconductor device, but it is usually The device has a large number of essentially identical sensing elements, the specific number of which is It ranges from 10' to 10' depending on the application used.

本発明はフォトダイオードへ光を向けることについて説ト　明されているが、し がしながら多くのＣＣＤが直接光を矛　検知するように作られ、本発明に基づい て作成すること４　ができるのは勿論である。本発明を更に別の光検知複数力　 画素半導体アレーに適用できることも勿論である。Although the invention is described in terms of directing light to a photodiode, However, many CCDs have been made to detect direct light and are based on the present invention. Of course, it is possible to create the The present invention can be further applied to other light sensing methods. Of course, it can also be applied to pixel semiconductor arrays.

１　本発明は特定の実施例を参照してその詳細が説明されているが、本発明の主 旨及び見地がら外れることなく変更及び修正が可能であるのは勿論である。1 Although the present invention has been described in detail with reference to specific embodiments, the main aspects of the present invention Of course, changes and modifications may be made without departing from the spirit and point of view.

ズ フ 〆 ＦＩＧ、１ ＦＩＧ、３ 国際調査報告 ＋−１，−１Ｉ−＋ａ１＊５１ｏ＝−ｈ。　ＰＣＴ／ＵＳ　８９１０３１８１Ｓ Ａ　３０６）６Z centre 〆 FIG.1 FIG.3 international search report +-1,-1I-+a1*51o=-h. PCT/US 89103181S A 306)6

Claims (3)

【特許請求の範囲】[Claims] １．複数の検知要素を形成すると共に各像検知装置毎に別個のレンズを有し、フ ォトレジスト材５５の層を布線し、硬質の絶縁物質の層上で所望のレンズアレー の形状にフォトレジスト材を流し、パターン化することにより形成され、これに よって装置上の各検知要素上に亙ってスペーサ・平面化層５３が設けられるレン ズアレーの形成方法において、 （ａ）スペーサ・平面化層とフォトレジスト材との間に硬質で透明な絶縁物質の 層５４を設ける工程と、（ｂ）前記フォトレジスト材をプラズマエッチングし、 前記レンズアレーが前記硬質の絶縁物質の層にエッチングされるまで、同フォト レジスト材をエッチングするのに等しい速度で前記硬質の絶縁物質をエッチング する工程と を有することを特徴とするレンズアレーの形成方法。1. forming multiple sensing elements and having a separate lens for each image sensing device; Wire a layer of photoresist material 55 to form the desired lens array on the layer of hard insulating material. It is formed by pouring photoresist material into the shape and patterning it. Therefore, a spacer/planarization layer 53 is provided over each sensing element on the device. In the method for forming a pea array, (a) A hard transparent insulating material is placed between the spacer/planarizing layer and the photoresist material. (b) plasma etching the photoresist material; The same photo is etched into the layer of hard insulating material until the lens array is etched into the layer of hard insulating material. etching the hard insulating material at a rate equal to etching the resist material; The process of A method for forming a lens array, comprising: ２．前記硬質の絶縁物質がＳｉＯ２であることを特徴とする請求の範囲第１項記 載のレンズアレーの形成方法。2. Claim 1, wherein the hard insulating material is SiO2. A method for forming the lens array described above. ３．前記プラズマエッチングが、Ｃ２Ｆ６とＯ２とＨｅとを有してなるガスから 形成されることを特徴とする請求の範囲第２項記載のレンズアレーの形成方法。3. The plasma etching is performed using a gas containing C2F6, O2, and He. 3. A method of forming a lens array according to claim 2.
JP89508871A 1988-08-01 1989-07-27 Lens array for photosensitive devices Pending JPH03500834A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US22834588A 1988-08-01 1988-08-01
US228,345 1988-08-01
PCT/US1989/003181 WO1990001805A1 (en) 1988-08-01 1989-07-27 Lens arrays for light sensitive devices

Publications (1)

Publication Number Publication Date
JPH03500834A true JPH03500834A (en) 1991-02-21

Family

ID=22856806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP89508871A Pending JPH03500834A (en) 1988-08-01 1989-07-27 Lens array for photosensitive devices

Country Status (3)

Country Link
EP (1) EP0380654A1 (en)
JP (1) JPH03500834A (en)
WO (1) WO1990001805A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5118924A (en) * 1990-10-01 1992-06-02 Eastman Kodak Company Static control overlayers on opto-electronic devices
JP3200856B2 (en) * 1991-02-12 2001-08-20 ソニー株式会社 Solid-state imaging device
US5529936A (en) * 1992-09-30 1996-06-25 Lsi Logic Corporation Method of etching a lens for a semiconductor solid state image sensor
EP0706070A3 (en) * 1994-10-04 1997-04-02 Siemens Ag Method of dry etching a semiconductor substrate
US6043481A (en) * 1997-04-30 2000-03-28 Hewlett-Packard Company Optoelectronic array device having a light transmissive spacer layer with a ridged pattern and method of making same
JP2001068658A (en) 1999-08-27 2001-03-16 Sony Corp Solid-state imaging device and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667092A (en) * 1982-12-28 1987-05-19 Nec Corporation Solid-state image device with resin lens and resin contact layer
US4694185A (en) * 1986-04-18 1987-09-15 Eastman Kodak Company Light sensing devices with lenticular pixels
JPH0653073A (en) * 1992-07-29 1994-02-25 Mitsubishi Materials Corp Chip type silicon capacitor
JPH0660755A (en) * 1992-08-06 1994-03-04 Fujitsu Ltd Small sized detection switch

Also Published As

Publication number Publication date
WO1990001805A1 (en) 1990-02-22
EP0380654A1 (en) 1990-08-08

Similar Documents

Publication Publication Date Title
US11735618B2 (en) Stacked grid design for improved optical performance and isolation
US7842980B2 (en) Image sensor microlens structures and methods of forming the same
JP5806194B2 (en) Method for forming inorganic microlens of image sensor
CN1747178B (en) CMOS image sensor and method of manufacturing same
US8319303B2 (en) Method and system of embedded microlens
TWI553844B (en) Image sensor and method of forming image sensor
TW513809B (en) Method of fabricating an image sensor
JP5318325B2 (en) Manufacturing method of image sensor
US20080283887A1 (en) CMOS Image Sensor
US10910425B2 (en) Solid-state image sensor
US20060292731A1 (en) CMOS image sensor and manufacturing method thereof
US8030117B2 (en) Image sensor and method for manufacturing the same
KR100585137B1 (en) CMOS image device having high light collection efficiency and manufacturing method
JPH03505655A (en) Method for forming lens array on photodetector
JPH03500834A (en) Lens array for photosensitive devices
JP4181487B2 (en) Solid-state imaging device and manufacturing method thereof
US7081998B2 (en) Solid-state imaging apparatus
US20020102498A1 (en) Method for forming biconvex microlens of image sensor
KR100700267B1 (en) Image sensor and its manufacturing method
KR100698099B1 (en) CMOS image sensor and its manufacturing method
KR20030037295A (en) Image sensor and fabricating method of the same
US6489246B1 (en) Method for manufacturing charge-coupled image sensors
JP2017092179A (en) Solid-state imaging device and manufacturing method thereof
KR100410590B1 (en) Image sensor and Method for fabricating image sensor
US20040080006A1 (en) Image sensor having concave-shaped micro-lenses