[go: up one dir, main page]

JPH0348937A - 仮想計算機システムにおける入出力命令実行方式 - Google Patents

仮想計算機システムにおける入出力命令実行方式

Info

Publication number
JPH0348937A
JPH0348937A JP1184962A JP18496289A JPH0348937A JP H0348937 A JPH0348937 A JP H0348937A JP 1184962 A JP1184962 A JP 1184962A JP 18496289 A JP18496289 A JP 18496289A JP H0348937 A JPH0348937 A JP H0348937A
Authority
JP
Japan
Prior art keywords
input
output
virtual
virtual computer
subchannel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1184962A
Other languages
English (en)
Inventor
Akito Sasaki
章人 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1184962A priority Critical patent/JPH0348937A/ja
Publication of JPH0348937A publication Critical patent/JPH0348937A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、仮想計算機システムに関し、特に仮想計算機
モニタ上で動作するOS(オペレーティングシステム)
が発行した入出力命令の実行方式%式% 〔従来の技術〕 同一の実計算機上で複数の仮想計算機にかかるO5を同
時に並行して実行する従来の仮想計算機システムにおい
ては、実入出力装置やそれを配下に持つサブチャネル等
の入出力資源はすべての仮想計算機で共用され得ること
を予想してシステムが設計されている−0このため、各
仮想計算機のO5を制御する仮想計算機モニタにおいて
、それらの入出力資源を一元的に管理、制御する構成を
採用し、各仮想計算機のOSが発行する入出力命令は、
その全てを一旦仮想計算機モニタに認識させ、この仮想
計算機モニタにその入出力命令の擬似等を行わせている
〔発明が解決しようとする課題〕
上述した従来の仮想計算機システムにおける入出力命令
実行方式では、仮想計算機モニタ上で動作するO5が発
行した入出力命令は全て仮想計算機モニタに通知され、
この仮想計算機モニタを介在してすべての入出力命令が
処理されるので、各々の入出力命令の実行時に仮想計算
機モニタが動作するためのオーバーヘッドが加わり、性
能を低下させるという問題点があった。
本発明はこのような従来の問題点を解決したものであり
、その目的は、仮想計算機モニタ上で動作するOSが発
行した入出力命令のうちの一部の入出力命令については
、仮想計算機モニタの介在無しに高速に実行することが
できる仮想計算機システムにおける入出力命令実行方式
を提供することにある。
〔課題を解決するための手段〕
本発明は上記の目的を達成するために、仮想計算機モニ
タ上で動作する。Sが発行した入出力命令を実行する仮
想計算機システムにおける入出力命令実行方式において
、主記憶に設けられ、前記OSが占有し得るサブチャネ
ルに関する情報を格納するテーブルと、CPUに設けら
れ、前記OSから入出力命令が発行されたとき、前記テ
ーブルを参照して該当するサブチャネルの占有可否を判
断する判断手段と、CPUに設けられ、前記判断手段で
占有可と判断されたサブチャネルを通して前記発行され
た入出力命令に従い実入出力装置に対する入出力を実施
する実入出力実施手段と、CPUに設けられ、前記判断
手段で占有不可と判断されたときに前記入出力命令の処
理を前記仮想計算機モニタに依頌する依頼手段と、前記
仮想計算機モニタに設けられ、前記依頼手段から処理を
依頼された入出力命令を擬似する仮想入出力実施手段と
を有している。
〔作用〕
本発明の仮想計算機システムにおける入出力命令実行方
式においては、主記憶に設けられたテーブルが仮想計算
機モニタ上で動作する各O5が占有し得るサブチャネル
に関する情報を保持しており、成るO5が入出力命令を
発行すると、CPUに設けられた判断手段が前記テーブ
ルを参照して該当するサブチャネルがそのO5で占有で
きるか否かを判断し、占有可と判断された場合にはCP
Uに設けられた実入出力実施手段が占有可と判断された
上記サブチャネルを通して前記発行された入出力命令に
従い実入出力装置に対する入出力を実施し、占有不可と
判断された場合にはCPUに設けられた依頼手段が前記
入出力命令の処理を前記仮想計算機モニタに依頼し、前
記仮想計算機モニタに設けられた仮想入出力実施手段が
その依頼された入出力命令を擬似する。
〔実施例〕
次に、本発明の実施例について図面を参照して詳細に説
明する。
第1図を参照すると、本発明の仮想計算機システムにお
ける入出力命令実行方式の一実施例は、上記t、1 t
と、CPU2と、サブチャネル3−1〜3−mと、実入
出力装置4−1〜4−xとを持つ実計算機に適用され、
主記憶l上に、入出力管理テーブル11と、仮想入出力
実施手段131を有する仮想計算機モニタ(VMM)1
3と、各々仮想計算機モニタ13上で動作する複数の0
312=1〜12−nから構成されたオペレーティング
システム群(OS群)12とが実現され、CPU2内に
はハードウェア又は/及びファームウェアで実現された
入出力実行可否判断手段21.実入出力実施手段22お
よび依頼手段23が設けられている。なお、同図の5は
各仮想計算機の0312−1〜12−nから仮想的な入
出力装置として認識される仮想入出力装置である。
入出力管理テーブル11は、サブチャネル31〜3−m
のうち、どのサブチャネルを各oS12−1−12−n
および仮想計算機モニタ13が占有し得るか否かを管理
するテーブルであり、第1図では、0312−1〜12
−nおよび仮想計X[機モニタ13が占有できるサブチ
ャネル3−1〜3−mの番号#1=#rnには○の印を
、占をできないサブチャネル3−1〜3−mには×の印
を便宜上表記している。本実施例では、同一のOSで専
用される複数の実入出力装置については同一の1つ或い
は複数のサブチャネルの配下に存在させ、そのサブチャ
ネルをそのOSに占有させる構成を採用している。そし
て、各0312−1〜12−nは自己専用の実入出力装
置に対して入出力を要求するときは自己の占有するサブ
チャネルにかかる入出力命令を発行し、それ以外のとき
は仮想計算機モニタ13が占有するサブチャネルにかか
る入出力命令を発行する。
入出力実行可否判断手段21は、0312−1〜12−
nが入出力命令121−1〜121−n(但し第1図に
は12+−1のみを図示している)を発行したとき及び
仮想計算機モニタ13が入出力命令を発行したときに動
作し、その入出力命令にかかるサブチャネルがその入出
力命令を発行した0312−1−12−nまたは仮想針
![l!モニタ13で占有可か否かを入出力管理テーブ
ル11を参照することにより判断する手段である。
実入出力実施手段22は、入出力実行可否判断手段21
で占有可と判断された場合には、その占有可と判断され
たサブチャネル3−1〜3−mを通して前記発行された
入出力命令に従い実入出力装置4−1〜4−xまたは仮
想入出力装置5に対する人出力を実施する手段である。
依頼手段23は、入出力実行可否判断手段21で占有不
可と判断された場合に動作し、その発行された入出力命
令の処理を仮想計算機モニタ13に依頼する手段である
。なお、仮想計算機モニタ13が発行した入出力命令に
ついて占有不可と判断された場合にはエラーが通知され
る。
仮想計算機モニタ13中の仮想入出力実施手段131は
、依1手段23からの依頼に応し前記発行された入出力
命令に従った仮想入出力装置5に対する入出力や実入出
力装置4−1〜4−xに対する入出力を擬似する手段で
ある。
以下、本実施例の動作を、0312−1が入出力命令1
21−1を発行した場合を例にして説明する。
03I2−1が入出力命令1211を発行すると、その
ことが入出力実行可否判断手段21で速やかに1される
。入出力実行可否判断手段21はこれを認識すると、主
記憶1上の入出力管理テーブル11を参照し、その入出
力時に使用するサブチャネル3−1が入出力命令121
〜1を発行した0312−1で占有可であるか否かをチ
エツクし、占有可であれば実入出力実施手段22を動作
させる。実入出力実施手段22はこれに応して、占有可
と判断されたサブチャネル3−iを通じて入出力命令1
21−1に従って該当する実入出力装置4−jに対して
入出力を行う。
他方、入出力を行う!5置が仮想的なものであり、仮想
計算機モニタ13でその入出力命令121−1を擬似し
なければならなかったり、サブチャネル配下に構成され
る装置が複数存在して各OSが装置を分けて使用し、そ
のサブチャネルをO5が占有できない等のため入出力管
理テーブルll上でそのサブチャネルが03I2−1で
占有不可になっているときは、入出力実行可否判断手段
21は依頼手段23を動作させる。依頼手段23はこれ
に応じて仮想計算機モニタ13に入出力命令]21−1
の処理を依頼する。
仮想計算機モニタ13の仮想入出力実施手段131は、
先ず依頼された入出力命令121−1のチエ7りを行い
、チヤ不ルコマンド不正などその入出力命令121−1
が不正な場合またはその入出力命令で使うサブチャネル
が入出力管理テーブル11において他のOSで占有可に
されている場合は入出力命令121−1を発行したO5
 l 2−1にエラー通知を行う。他方、チャネルコマ
ンドに不正がなく且つその入出力命令で使うサブチャネ
ルが仮想計算機モニタ13で占有可にされている場合は
、入出力命令121−1にかかる入出力処理を擬似し、
仮想入出力装置5から入出力を行う為の入出力命令の発
行、または入出力命令発行元のO5に変わって実入出力
装置から入出力を行う為の入出力命令の発行を行う。こ
の仮想入出力実施手段131で発行された入出力命令は
CPU2の入出力実行可否判断手段21で認識され、各
OSが発行した入出力命令と同様に処理される。
[発明の効果] 以上説明したように、本発明の仮想計算機システムにお
ける入出力命令実行方式においては、仮想計算機のO5
に占有的にサブチャネルを割り当て、仮想計算機モニタ
上で動作するO5が発行しり入出力命令についてその全
てを仮想計算機モニタに通知せず、CPUに設けた判断
手段が、該当するサブチャネルがそのOSで使用不可と
判断した入出力命令のみを通知し、該当するサブチャネ
ルがそのO5で占有可と判断した入出力命令については
、仮想計算機モニタを介在させずにCPUに設けられた
実入出力実施手段がそれを処理する為、その種の入出力
命令については高速に実行することが可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例の構成図である。 図において、 1・・・主記憶 2・・・CPU 3−1〜3−m・・・サブチャネル 4−1〜4−x・・・実入出力装置 5・・・仮想入出力装置 11・・・入出力管理テーブル 12・・・オペレーティングシステム群12−1〜l 
2−n−03 13・・・仮想計算機モニタ(VMM)21・・・入出
力実行可否判断手段 22・・・実入出力実施手段 23・・・依顛手段 121−1・・・入出力命令 131・・・仮想入出力実施手段 (OS群)

Claims (1)

  1. 【特許請求の範囲】 仮想計算機モニタ上で動作するOSが発行した入出力命
    令を実行する仮想計算機システムにおける入出力命令実
    行方式において、 主記憶に設けられ、前記OSが占有し得るサブチャネル
    に関する情報を格納するテーブルと、CPUに設けられ
    、前記OSから入出力命令が発行されたとき、前記テー
    ブルを参照して該当するサブチャネルの占有可否を判断
    する判断手段と、CPUに設けられ、前記判断手段で占
    有可と判断されたサブチャネルを通して前記発行された
    入出力命令に従い実入出力装置に対する入出力を実施す
    る実入出力実施手段と、 CPUに設けられ、前記判断手段で占有不可と判断され
    たときに前記入出力命令の処理を前記仮想計算機モニタ
    に依頼する依頼手段と、 前記仮想計算機モニタに設けられ、前記依頼手段から処
    理を依頼された入出力命令を擬似する仮想入出力実施手
    段とを有することを特徴とする仮想計算機システムにお
    ける入出力命令実行方式。
JP1184962A 1989-07-18 1989-07-18 仮想計算機システムにおける入出力命令実行方式 Pending JPH0348937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1184962A JPH0348937A (ja) 1989-07-18 1989-07-18 仮想計算機システムにおける入出力命令実行方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1184962A JPH0348937A (ja) 1989-07-18 1989-07-18 仮想計算機システムにおける入出力命令実行方式

Publications (1)

Publication Number Publication Date
JPH0348937A true JPH0348937A (ja) 1991-03-01

Family

ID=16162397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1184962A Pending JPH0348937A (ja) 1989-07-18 1989-07-18 仮想計算機システムにおける入出力命令実行方式

Country Status (1)

Country Link
JP (1) JPH0348937A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265783A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 仮想計算機システムi/o制御方式
WO1997010549A1 (fr) * 1995-09-13 1997-03-20 Hitachi, Ltd. Systeme de calcul electronique
JP2010186465A (ja) * 2008-12-08 2010-08-26 Nvidia Corp ヘテロジニアス処理ユニットのための集中デバイス仮想化レイヤ
JP2010218478A (ja) * 2009-03-19 2010-09-30 Hitachi Ltd ハイパバイザを有する計算機システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265783A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 仮想計算機システムi/o制御方式
WO1997010549A1 (fr) * 1995-09-13 1997-03-20 Hitachi, Ltd. Systeme de calcul electronique
JP3503948B2 (ja) * 1995-09-13 2004-03-08 株式会社 日立製作所 電子計算機システム
JP2010186465A (ja) * 2008-12-08 2010-08-26 Nvidia Corp ヘテロジニアス処理ユニットのための集中デバイス仮想化レイヤ
JP2010218478A (ja) * 2009-03-19 2010-09-30 Hitachi Ltd ハイパバイザを有する計算機システム

Similar Documents

Publication Publication Date Title
US5530845A (en) Storage control subsystem implemented with an application program on a computer
JPS6258341A (ja) 入出力割込処理方式
WO1997010549A1 (fr) Systeme de calcul electronique
JPH0792761B2 (ja) 仮想計算機システムの入出力制御方法
JPH02208740A (ja) 仮想計算機制御方式
JPH0695898A (ja) 仮想計算機の制御方法および仮想計算機システム
TW200404253A (en) Thread dispatch mechanism and method for multiprocessor computer systems
JPH10283210A (ja) 仮想計算機システム間の仮想計算機移動制御方式
EP0387871A2 (en) Extended memory address control system
JPH02210542A (ja) 仮想計算機システムにおける実行制御方式
JPH0348937A (ja) 仮想計算機システムにおける入出力命令実行方式
JP2522162B2 (ja) 仮想計算機システムにおける端末共用制御方式
JPS58200363A (ja) 仮想システムの入出力制御方式
JPH09282196A (ja) 複合論理プロセッサシステムのプログラム走行制御方式
JPS6223895B2 (ja)
KR920004409B1 (ko) 가상 컴퓨터를 위한 입.출력 처리 시스템
JPS6290729A (ja) 仮想計算機システム制御方式
JPS63241641A (ja) 仮想計算機システムにおける入出力制御方式
JPS61136159A (ja) シングルチツプマイクロコンピユ−タ
JPH0296833A (ja) 異機種ジョブ制御方式
JPS62191936A (ja) 仮想計算機システムにおける入出力制御方式
JPS63241642A (ja) 仮想計算機システムにおける入出力共用制御方式
JPH0318936A (ja) リカーシブ仮想計算機の入出力実行装置
JPH11353287A (ja) 並列システムにおけるプロセスのスケジューリング方式
JPH05113893A (ja) 仮想計算機システムにおけるボリユーム資源管理方式