JPH034126Y2 - - Google Patents
Info
- Publication number
- JPH034126Y2 JPH034126Y2 JP11268983U JP11268983U JPH034126Y2 JP H034126 Y2 JPH034126 Y2 JP H034126Y2 JP 11268983 U JP11268983 U JP 11268983U JP 11268983 U JP11268983 U JP 11268983U JP H034126 Y2 JPH034126 Y2 JP H034126Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- current
- circuit
- transistor
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 2
- 101150106936 put4 gene Proteins 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【考案の詳細な説明】
本考案は、過電流を検出して負荷に流れる電流
を制限する過電流制限回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an overcurrent limiting circuit that detects overcurrent and limits the current flowing to a load.
従来、負荷に流れる過電流を検出して電流を制
限することにより負荷を保護する電流制限回路と
しては、例えば第1,2,3,4図に示すような
ものがある。 2. Description of the Related Art Conventionally, current limiting circuits that protect a load by detecting an overcurrent flowing through the load and limiting the current include those shown in FIGS. 1, 2, 3, and 4, for example.
第1図の電流制限回路は、負荷1への電源ライ
ンにスイツチング用のトランジスタ2を設け、ト
ランジスタ2のベース・コレクタ間に抵抗R1と
定電流ダイオードDcを接続し、トランジスタ2
のエミツタ・コレクタ間を流れる負荷電流が増加
すると、ベース電流の増加で抵抗R1の電圧が上
昇し、規定電圧に達したときにサイリスタ3がト
リガされてトランジスタ2のエミツタ・ベース間
をシヨートすることでトランジスタ2をカツトオ
フするようにしている。また、第2図は第1図の
サイリスタ3の代わりにPUT4を使用したもの
で、同様にベース電流の増加でPUT4のゲート
電位が低下し、アノード電位がゲート電位より規
定値以上高くなるとPUT4がオンしてトランジ
スタ5のベース・コレクタ間をシヨートし、トラ
ンジスタ5をカツトオフする。 The current limiting circuit shown in FIG. 1 includes a switching transistor 2 on the power supply line to the load 1, a resistor R1 and a constant current diode DC connected between the base and collector of the transistor 2, and
When the load current flowing between the emitter and collector of transistor 2 increases, the voltage across resistor R1 increases due to the increase in base current, and when it reaches the specified voltage, thyristor 3 is triggered and shoots across the emitter and base of transistor 2. Transistor 2 is cut off at this point. In addition, in Figure 2, PUT4 is used instead of thyristor 3 in Figure 1. Similarly, when the base current increases, the gate potential of PUT4 decreases, and the anode potential becomes higher than the gate potential by more than a specified value. It turns on and shoots between the base and collector of transistor 5, cutting off transistor 5.
しかしながら、このような第1,2図の回路で
は、サイリスタ3またはPUT4のトリガにより
負荷電流の遮断が行なわれると、電源供給を遮断
しない限り回路が復旧せず、ノイズ等による一次
的な過電流で作動した場合にもその都度電源供給
を遮断する復旧操作を行なわなければならないと
いう問題がある。 However, in the circuits shown in Figures 1 and 2, if the load current is cut off by the trigger of thyristor 3 or PUT 4, the circuit will not be restored unless the power supply is cut off, resulting in temporary overcurrent due to noise etc. There is a problem in that even if the power supply is activated, a recovery operation must be performed to cut off the power supply each time.
第2図は、トランジスタ6および抵抗R1,R
2,R3でなる電流検出回路により作動するリレ
ー7を備え、リレー7のリレー接点7aを電流制
限抵抗R4と並列に接続したもので、リレー接点
7aおよび抵抗R3を介して負荷1に流れる電流
による抵抗R3の電圧降下を抵抗R1,R2で分
圧してトランジスタ6のベースに供給し、負荷電
流の増加によるトランジスタ6のコレクタ電流が
リレー7の動作電流に達したとき、リレー7が働
いてリレー接点7aを開放し、電流制限抵抗R4
を介在させることで負荷1に流れる電流を制限す
る。 FIG. 2 shows transistor 6 and resistors R1, R
It is equipped with a relay 7 operated by a current detection circuit consisting of 2 and R3, and the relay contact 7a of the relay 7 is connected in parallel with a current limiting resistor R4. The voltage drop across resistor R3 is divided by resistors R1 and R2 and supplied to the base of transistor 6, and when the collector current of transistor 6 due to an increase in load current reaches the operating current of relay 7, relay 7 operates to close the relay contact. 7a open and current limiting resistor R4
The current flowing through the load 1 is limited by intervening.
しかし、この第3図の回路においては、トラン
ジスタ6のベース・コレクタ間電圧が温度により
大幅に変化するため、リレーを動作させるトラン
ジスタ6のベース電流が変動して動作点が安定せ
ず、またリレー7を動作させることからトランジ
スタ6のベース電流をある値以上に選ばなければ
ならないために電流制限を行なうことのできる過
電流の範囲が制約され、更に、リレー7動作でリ
レー接点7aが開放されるまでには時間遅れがる
ため、この遅れ時間の間に負荷に最大電流が流
れ、電流制限の応答性が低いという問題がある。 However, in the circuit shown in Figure 3, the voltage between the base and collector of transistor 6 changes significantly depending on the temperature, so the base current of transistor 6 that operates the relay fluctuates, making the operating point unstable, and the relay Since the base current of transistor 6 must be selected to be above a certain value since relay 7 is operated, the overcurrent range in which current can be limited is restricted, and furthermore, when relay 7 is operated, relay contact 7a is opened. Since there is a time delay before the current limit is reached, the maximum current flows through the load during this delay time, resulting in a problem that the responsiveness of the current limit is low.
第4図は、スイツチング用トランジスタ8と電
流検出用トランジスタ9を用いた従来の電流制限
回路であり、電流検出抵抗R5で定まるトランジ
スタ9のベース・エミツタ間電圧が規定値以上に
なるとトランジスタ9がオンし、トランジスタ8
のベース・エミツタ間をシヨートすることでトラ
ンジスタ8をカツトオフし、負荷1の電流を制限
する。 FIG. 4 shows a conventional current limiting circuit using a switching transistor 8 and a current detection transistor 9. When the base-emitter voltage of the transistor 9 determined by the current detection resistor R5 exceeds a specified value, the transistor 9 is turned on. and transistor 8
By shooting between the base and emitter of the transistor 8, the transistor 8 is cut off and the current of the load 1 is limited.
しかし、この回路においても、第3図の回路と
同様に、トランジスタ8,9のベース・エミツタ
間電圧が温度に応じて大幅に変化し、過電流を検
出して電流制限を行なうための動作点が安定せ
ず、またトランジスタ8,9の相互帰環動作によ
り電流制限が行なわれるため、電流制限がかかる
までのあいだに回路インピーダンスがリニアに変
化することとなり、負荷電流が電流制限を行なう
規定電流直前の値に達したような場合には、電流
制限を行なう回路インピーダンスに達する前の状
態でトランジスタ8,9がバランスし、中途半端
な電流制限の動作状態を起す恐れがあつた。 However, in this circuit as well, as in the circuit shown in Figure 3, the base-emitter voltage of transistors 8 and 9 changes significantly depending on the temperature, and the operating point for detecting overcurrent and limiting current is not stable, and the current is limited by the mutual feedback operation of transistors 8 and 9, so the circuit impedance changes linearly until the current is limited, and the load current changes to the specified current for current limiting. In the case where the previous value was reached, there was a risk that the transistors 8 and 9 would be balanced before reaching the circuit impedance for current limiting, resulting in an unreliable current limiting operation state.
本考案は、このような従来の問題点に鑑みてな
されたもので、電流制限の動作点の設定が簡単に
出来ると共に温度の影響を受けず、また、電流制
限がかかるまで回路インピーダンスの大幅な変化
を抑え、更に電流制限後に負荷電流が正常に戻れ
ば自動的に電流制限を解除できるようにした過電
流制限回路を提供することを目的とする。 The present invention was developed in view of these conventional problems, and it is possible to easily set the operating point of current limit, is not affected by temperature, and does not significantly reduce the circuit impedance until current limit is applied. It is an object of the present invention to provide an overcurrent limiting circuit which suppresses the change and can automatically cancel current limiting if the load current returns to normal after current limiting.
この目的を達成するため本考案は、負荷をブリ
ツジ抵抗として含むブリツジ回路を設け、過電流
によるブリツジバランスの変化を検出してスイツ
チング素子をオフし、このスイツチング素子に並
列接続した電流制限抵抗を介して負荷に流れる電
流を制限するようにしたものである。 To achieve this objective, the present invention provides a bridge circuit that includes the load as a bridge resistor, detects changes in bridge balance due to overcurrent, turns off a switching element, and connects a current limiting resistor connected in parallel to this switching element. The current flowing through the load to the load is limited.
以下、本考案の実施例を図面に基づいて説明す
る。 Hereinafter, embodiments of the present invention will be described based on the drawings.
第5図は本考案の一実施例を示した回路図であ
る。 FIG. 5 is a circuit diagram showing an embodiment of the present invention.
まず、構成を説明すると、本考案の電流制限回
路は電流が入力される端子10,11を備えた一
次端子と、負荷1が接続される端子12,13を
備えた二次端子を有する4端子回路網として構成
され、一次端子の一方の端子10に電流制限抵抗
R10の一端を接続し、この電流制限抵抗R10
と並列にスイツチング素子として動作するトラン
ジスタ14のエミツタとコレクタ(電路電極)を
接続し、勿論、トランジスタ14は制御端子とし
てベース端子を備え、コレクタとベース間にバイ
アス抵抗R12を接続している。 First, to explain the configuration, the current limiting circuit of the present invention has four terminals, including a primary terminal with terminals 10 and 11 to which current is input, and a secondary terminal with terminals 12 and 13 to which the load 1 is connected. It is configured as a circuit network, and one end of a current limiting resistor R10 is connected to one terminal 10 of the primary terminals, and this current limiting resistor R10
The emitter and collector (electrode of the circuit) of a transistor 14 which operates as a switching element are connected in parallel with the transistor 14. Of course, the transistor 14 has a base terminal as a control terminal, and a bias resistor R12 is connected between the collector and the base.
電流制限抵抗R10の他端はトランジスタ14
のエミツタ側と共に、負荷1をブリツジ抵抗とし
て含み、第2抵抗R20、第3抵抗R30および
第4抵抗R40を備えたブリツジ回路における第
2抵抗R20と第3抵抗R30の接続点に接続さ
れる。二次端子側となる端子12,13に対して
は、まず一方の端子12はブリツジ回路の第3抵
抗R30に接続される。また、端子13はブリツ
ジ回路の一辺を形成する第2抵抗R20と第4抵
抗R40の直列回路に接続され、更に一次端子側
の端子11に接続される。 The other end of the current limiting resistor R10 is the transistor 14.
It includes the load 1 as a bridge resistor together with the emitter side of the resistor 1, and is connected to the connection point of the second resistor R20 and the third resistor R30 in a bridge circuit including the second resistor R20, the third resistor R30, and the fourth resistor R40. As for the terminals 12 and 13 serving as the secondary terminals, one terminal 12 is first connected to the third resistor R30 of the bridge circuit. Further, the terminal 13 is connected to a series circuit of a second resistor R20 and a fourth resistor R40 forming one side of the bridge circuit, and is further connected to the terminal 11 on the primary terminal side.
このように、抵抗R20,R30,R40およ
び負荷1で形成されるブリツジ回路のブリツジバ
ランスを検出するため、ブリツジの一辺となる第
3抵抗R30と負荷1との接続点、即ち端子12
と、ブリツジ回路の他の一辺となる第2抵抗R2
0と第4抵抗R40の接続点がフオトカプラ15
の発光ダイオードPDに接続され、発光ダイオー
ドPDは第2抵抗R20と第4抵抗R40の接続
点の電位V1が二次端子の一方の端子12、即ち
第3抵抗R30と負荷1と接続点の電位V2以上
となつたときに流れる電流により発光する。尚、
ブリツジ回路の接続点からフオトカプラ15の発
光ダイオードPDに接続された信号線にはダイオ
ードDが設けられ、発光ダイオードPDに対する
逆流を阻止している。 In this way, in order to detect the bridge balance of the bridge circuit formed by the resistors R20, R30, R40 and the load 1, the connection point between the third resistor R30, which is one side of the bridge, and the load 1, that is, the terminal 12
and a second resistor R2, which is the other side of the bridge circuit.
The connection point between 0 and the fourth resistor R40 is the photocoupler 15.
The light emitting diode PD is connected to the light emitting diode PD, in which the potential V1 at the connection point between the second resistor R20 and the fourth resistor R40 is the potential at the connection point between one of the secondary terminals 12, that is, the third resistor R30 and the load 1. Light is emitted by the current that flows when the voltage exceeds V2. still,
A diode D is provided on the signal line connected from the connection point of the bridge circuit to the light emitting diode PD of the photocoupler 15 to prevent backflow to the light emitting diode PD.
フオトカプラ15に設けたフオトトランジスタ
PTのコレクタはスイツチング素子として作動す
るトランジスタ14のベースに接続され、発光ダ
イオードPDの発光によるフオトトランジスタPT
のオンでトランジスタ14をオフするようにして
いる。 Phototransistor provided in photocoupler 15
The collector of PT is connected to the base of the transistor 14 which operates as a switching element, and the phototransistor PT is activated by light emission from the light emitting diode PD.
When the transistor 14 is turned on, the transistor 14 is turned off.
次に、第5図の実施例の動作を説明する。 Next, the operation of the embodiment shown in FIG. 5 will be explained.
まず、トランジスタ14および抵抗R30を介
して負荷1に流れる電流が電流制限を掛けるため
に設定した規定電流値以下となつている定常状態
においては、二次側端子の一方の端子12、即ち
ブリツジ回路の第3抵抗R30と負荷1との接続
点の電位V2が第2抵抗R20と第4抵抗R40
の接続点の電位V1に略等しいかV1より高い値に
あり、このためフオトカプラ15の発光ダイオー
ドPDに電流が流れないことからフオトトランジ
スタPTはオフとなつており、トランジスタ14
の導通により負荷1に対し負荷電流を供給してい
る。 First, in a steady state in which the current flowing to the load 1 via the transistor 14 and the resistor R30 is below the specified current value set for applying current limitation, one terminal 12 of the secondary side terminals, that is, the bridge circuit The potential V2 at the connection point between the third resistor R30 and the load 1 is the same as the potential V2 at the connection point between the second resistor R20 and the fourth resistor R40.
The potential at the connection point of the transistor PT is approximately equal to or higher than the potential V1, and as a result, no current flows to the light emitting diode PD of the photocoupler 15, so the phototransistor PT is turned off, and the transistor 14
A load current is supplied to the load 1 by conduction.
次に、負荷電流が規定値を上回つたとすると、
端子12の電位V2が第2抵抗R20と第4抵抗
R40の接続点の電位V1より下がり、このため
フオトカプラ15の発光ダイオードPDに駆動電
流が流れて発光し、フオトトランジスタPTをオ
ンする。このフオトトランジスタPTのオンによ
りトランジスタ14のベースがゼロボルトに引き
込まれ、トランジスタ14がカツトオフされる。
このトランジスタ14のオフにより負荷1に対す
る電流はトランジスタ14に並列接続した電流制
限抵抗R10を介して流れ、電流制限抵抗R10
の抵抗値で定まる微少電流に制限をされ、過電流
から負荷1を保護する。 Next, if the load current exceeds the specified value,
The potential V2 at the terminal 12 is lower than the potential V1 at the connection point between the second resistor R20 and the fourth resistor R40, so that a driving current flows through the light emitting diode PD of the photocoupler 15 to emit light, turning on the phototransistor PT. Turning on phototransistor PT pulls the base of transistor 14 to zero volts, cutting transistor 14 off.
When the transistor 14 is turned off, the current to the load 1 flows through the current limiting resistor R10 connected in parallel to the transistor 14, and the current limiting resistor R10
The current is limited to a small amount determined by the resistance value of , and the load 1 is protected from overcurrent.
勿論、電流制限後に負荷1における過電流の原
因が解消して正常状態に戻ると端子12の電位
V2が上昇して発光ダイオードPDの発光が停止
し、フオトトランジスタPTのオフにより再びト
ランジスタ14がオンして正常な負荷電流を供給
する状態に戻る。 Of course, if the cause of the overcurrent in load 1 is resolved and the normal state returns after current limitation, the potential of terminal 12 will change.
V2 rises and the light emitting diode PD stops emitting light, and the phototransistor PT is turned off, turning on the transistor 14 again and returning to the state of supplying a normal load current.
第6図は、本考案の他の実施例を示した回路図
であり、この実施例は第5図におけるフオトカプ
ラ15の代わりにオペアンプ16を使用したこと
を特徴とし、オペアンプ16のマイナス入力端子
にブリツジ回路における第2抵抗R20と第4抵
抗R40の接続点を入力接続し、また、プラス入
力端子に二次端子側の一方の端子12、即ち第3
抵抗R30と負荷1の接続点を入力接続し、オペ
アンプ16の出力をトランジスタ14のベースに
接続すると共に、オペアンプ16の入力側から出
力側への帰還接続による発振を防止するための発
振防止用コンデンサC1を接続している。 FIG. 6 is a circuit diagram showing another embodiment of the present invention, and this embodiment is characterized by using an operational amplifier 16 instead of the photocoupler 15 in FIG. The connection point between the second resistor R20 and the fourth resistor R40 in the bridge circuit is connected as an input, and one terminal 12 on the secondary terminal side, that is, the third
An oscillation prevention capacitor is used to connect the connection point between the resistor R30 and the load 1 as an input, connect the output of the operational amplifier 16 to the base of the transistor 14, and prevent oscillation due to feedback connection from the input side to the output side of the operational amplifier 16. C1 is connected.
この第6図の実施例によれば、第5図のフオト
カプラ15においては発光ダイオードPDを発光
駆動するためにブリツジの接続点の電位V1に対
しブリツジ接続点の電位V2が所定値以上となつ
たときに電流制限を行なうようになるが、オペア
ンプ16を用いることによりマイナス入力端子に
対するブリツジ接続点の電位V1を他のブリツジ
接続点の電位V2が僅かに上回つたときにオペア
ンプ16の出力がHレベルに切換わり、トランジ
スタ14のカツトオフによる電流制限を行なうこ
とができ、オペアンプ16を使用することにより
ブリツジバランスの変化に対する検出精度が高め
られ、過電流に対する遮断動作の応答性を更に向
上することができる。 According to the embodiment shown in FIG. 6, in the photocoupler 15 shown in FIG. 5, in order to drive the light emitting diode PD to emit light, the potential V2 at the bridge connection point exceeds a predetermined value with respect to the potential V1 at the bridge connection point. Sometimes the current is limited, but by using the operational amplifier 16, when the potential V1 of the bridge connection point to the negative input terminal is slightly exceeded by the potential V2 of the other bridge connection point, the output of the operational amplifier 16 becomes high. level, the current can be limited by cutting off the transistor 14, and by using the operational amplifier 16, the detection accuracy for changes in bridge balance can be increased, further improving the responsiveness of the cutoff operation to overcurrent. I can do it.
次に本考案の効果を説明すると、負荷をブリツ
ジ抵抗として含むブリツジ回路における過電流に
よるブリツジバランスの変化を検出して電流制限
抵抗を並列接続したスイツチング素子をオフする
ようにしたため、抵抗ブリツジ回路とブリツジバ
ランスを検出する回路手段を設けるだけで済むこ
とから回路構成があまり複雑にならず、遮断電流
値の設定はブリツジ回路におけるブリツジ抵抗の
値を適宜に決めることにより簡単に設定でき、ブ
リツジ回路で過電流を検出していることから温度
変化により遮断電流値が変動せず、また電流制限
はブリツジバランスの変動を検出してトランジス
タをカツトオフさせているため電流制限が掛かる
まで回路インピーダンスはほとんど変化せず、更
に電流制限後に負荷側における過電流の原因が解
消されれば、ブリツジバランスが元に戻ることに
より自動的に電流制限状態を解除して復旧させる
ことができ、この復旧のための電流値も遮断電流
値を与えるブリツジ抵抗に基づいて正確に設定す
ることができる。 Next, to explain the effects of the present invention, changes in bridge balance due to overcurrent in a bridge circuit that includes a load as a bridge resistor are detected and a switching element connected in parallel with a current limiting resistor is turned off. Since it is only necessary to provide circuit means for detecting the bridge balance and the bridge balance, the circuit configuration is not too complicated, and the breaking current value can be easily set by appropriately determining the value of the bridge resistance in the bridge circuit. Since the circuit detects overcurrent, the cutoff current value does not change due to temperature changes, and the current limiter detects changes in bridge balance and cuts off the transistor, so the circuit impedance remains unchanged until the current limiter is applied. If there is almost no change and the cause of the overcurrent on the load side is resolved after current limiting, the bridge balance will return to its original state and the current limiting state can be automatically released and restored. The current value for this can also be accurately set based on the bridge resistance that provides the breaking current value.
第1,2,3及び4図は従来の過電流制限回路
を示した回路図、第5図は本考案の一実施例を示
した回路図、第6図は本考案の他の実施例を示し
た回路図である。
1:負荷、10,11:端子(一次端子)、1
2,13:端子(二次端子)、14:トランジス
タ(スイツチング素子)、15:フオトカプラ、
16:オペアンプ、R10:電流制限抵抗、R2
0:第2抵抗、R30:第3抵抗、R4:第4抵
抗、PD:発光ダイオード、PT:フオトトランジ
スタ、R12:バイアス抵抗。
Figures 1, 2, 3, and 4 are circuit diagrams showing conventional overcurrent limiting circuits, Figure 5 is a circuit diagram showing one embodiment of the present invention, and Figure 6 is a circuit diagram showing another embodiment of the present invention. FIG. 1: Load, 10, 11: Terminal (primary terminal), 1
2, 13: terminal (secondary terminal), 14: transistor (switching element), 15: photocoupler,
16: Operational amplifier, R10: Current limiting resistor, R2
0: second resistor, R30: third resistor, R4: fourth resistor, PD: light emitting diode, PT: phototransistor, R12: bias resistor.
Claims (1)
れる二次端子を備えた4端子回路網を形成し、前
記一次端子の一方に電流制限抵抗の一端を接続す
ると共に該電流制限抵抗と並列に制御端子を有す
るスイツチング素子の電路電極を接続し、前記電
流制限抵抗の他端をブリツジ回路の一辺の第3抵
抗を介して前記二次端子の一方へ接続すると共に
ブリツジ回路の他の一辺の第2および第4抵抗の
直列回路を介して前記二次端子の他方に接続し、
更に前記一次端子と二次端子の他方を接続し、前
記ブリツジ回路の第2抵抗と第4抵抗との接続点
の電位が前記第3抵抗と負荷の接続点となる前記
二次端子の一方の電位を上回つたときに前記スイ
ツチング素子の制御端子に不導通バイアスを印加
し、下回つたときに導通バイアスを印加する回路
を設けたことを特徴とする過電流制限回路。 A four-terminal circuit network is formed that includes a primary terminal to which a power source is connected as input and a secondary terminal to which a load is connected, one end of a current limiting resistor is connected to one of the primary terminals, and the circuit is connected in parallel with the current limiting resistor. A circuit electrode of a switching element having a control terminal is connected, and the other end of the current limiting resistor is connected to one of the secondary terminals via a third resistor on one side of the bridge circuit, and the other end of the current limiting resistor is connected to one of the secondary terminals on the other side of the bridge circuit. connected to the other of the secondary terminals through a series circuit of second and fourth resistors;
Further, the other of the primary terminal and the secondary terminal is connected, and the potential at the connection point between the second resistor and the fourth resistor of the bridge circuit is the connection point between the third resistor and the load. An overcurrent limiting circuit comprising a circuit that applies a non-conducting bias to the control terminal of the switching element when the potential exceeds the potential, and applies a conductive bias when the potential falls below the switching element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11268983U JPS6024140U (en) | 1983-07-20 | 1983-07-20 | Overcurrent limit circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11268983U JPS6024140U (en) | 1983-07-20 | 1983-07-20 | Overcurrent limit circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6024140U JPS6024140U (en) | 1985-02-19 |
JPH034126Y2 true JPH034126Y2 (en) | 1991-02-01 |
Family
ID=30261150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11268983U Granted JPS6024140U (en) | 1983-07-20 | 1983-07-20 | Overcurrent limit circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6024140U (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0434805Y2 (en) * | 1987-02-18 | 1992-08-19 |
-
1983
- 1983-07-20 JP JP11268983U patent/JPS6024140U/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6024140U (en) | 1985-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4893211A (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
US4086503A (en) | Control circuit initiating conduction of an opto-isolator unit | |
JPH034126Y2 (en) | ||
JPH0546571B2 (en) | ||
JPH10268950A (en) | Voltage stabilizing circuit | |
JPH0720797Y2 (en) | Power alarm circuit | |
JPH0331011B2 (en) | ||
JPH0115239Y2 (en) | ||
JP2898997B2 (en) | Solid state relay | |
JPH0222705Y2 (en) | ||
JPS5928936B2 (en) | Photoelectric switch | |
JPH0546097Y2 (en) | ||
JPH0620170Y2 (en) | Voltage detector protection device such as stabilized power supply | |
JPH0312031Y2 (en) | ||
KR930001376Y1 (en) | Low power loss power short protection circuit | |
JPS6114275Y2 (en) | ||
JPS58151081A (en) | Laser power source circuit | |
JPH0116177Y2 (en) | ||
JPS5922564Y2 (en) | DC stabilized power supply | |
JPH0422571Y2 (en) | ||
JPH0222723Y2 (en) | ||
SU905805A1 (en) | Dc voltage stabilizer | |
JP2773156B2 (en) | Constant voltage protection device | |
JPH0434585Y2 (en) | ||
JP2696168B2 (en) | AC 2-wire non-contact switch |