JPH0332253B2 - - Google Patents

Description

請求の範囲 １ ユーザの与えたデータを処理して送信電話音
声帯域データ信号を発生し、受信電話音声帯域デ
ータ信号を処理して遠端のデータを回復するため
のデータセツトにおいて、該データセツトが 第１の複数のアドレス可能なレジスタ、第２の
複数のアドレス可能なレジスタ、該第１の複数の
レジスタに格納された情報信号値に従つて該ユー
ザの与えたデータを実時間処理するための第１の
複数の回路手段、および該第２の複数レジスタに
格納された情報信号値に従つて該受信電話音声帯
域データ信号を実時間処理するための第２の複数
の回路手段を含む実時間信号処理手段。

該複数レジスタに共通のバス、および 該複数レジスタをアドレスして、該バスを介し
て各レジスタの各々に関連する情報信号値を書き
込むための該第１および第２の複数の回路手段と
は別個のオフライン動作に関与する制御手段であ
つて、該第１の複数のレジスタの情報信号値は該
ユーザの与えたデータを処理する方法を指定する
ものであり、該第２の複数のレジスタの情報信号
値は該受信電話音声帯域データ信号を処理する方
法を指定するものであるような制御手段を含み、 該実時間信号処理手段は更に該信号処理手段内
の所定の信号事象に応動してわり込み信号を発生
するための手段を含み、 該制御手段は更にバツクグラウンド手段とわり
込みサービス手段を含み、該バツクグラウンド手
段は所定の信号をくり返し監視し、該所定の信号
の値の関数として所定の動作を実行し、そして該
わり込みサービス手段は該実時間信号処理手段か
ら発生される該わり込み信号に応動して該バツク
グラウンド手段の動作を中止して、該複数レジス
タの関連するものに該信号事象と関連する所定の
情報信号値を書き込むことを特徴とするデータセ
ツト。

２ 請求の範囲第１項に記載のデータセツトにお
いて、 該バツクグラウンド手段が該所定の情報信号値
を識別する手段を含むことを特徴とするデータセ
ツト。

３ 請求の範囲第１項に記載のデータセツトにお
いて、 該バツクグラウンド手段が該データセツトの回
路の完全性をチエツクして、もし該回路の故障が
検出されればその表示を与えるための手段を含む
ことを特徴とするデータセツト。

４ 請求の範囲第１項に記載のデータセツトにお
いて、 該情報信号の少なくともひとつは該実時間信号
処理手段の動作モードを指定することを特徴とす
るデータセツト。

５ 請求の範囲第１項に記載のデータセツトにお
いて、 該情報信号の少なくともひとつは該実時間信号
処理手段の動作パラメータ値を指定することを特
徴とするデータセツト。

６ 請求の範囲第１項に記載のデータセツトにお
いて、 該情報信号に少なくともひとつは該実時間信号
処理手段の信号処理フオーマツトを指定すること
を特徴とするデータセツト。

７ 請求の範囲第１項に記載のデータセツトにお
いて、該回路手段が 該回路手段内に格納された１組のプログラム命
令に応動して該実時間処理の少なくとも１部分を
実行するための手段と、 該実時間処理を開始する前に該制御手段からの
該プログラム命令を受信するよう作られた手段と
を含むことを特徴とするデータセツト。

明細書 本発明はデータの伝送、特にデータセツトに関
する。

データ伝送技術に従事する人々は、特に音声帯
域データ伝送の分野で種々のデータセツトすなわ
ちモデムの設計法について研究しており、そのあ
るものはプログラムされた処理装置、例えば、マ
イクロプロセツサ制御で動作されるようになつて
いる。こような設計は、例えば、1976国際電話通
信会議の会報（Proceedings of 1976National
Telecommunication Conference）頁50.2.1から
のケイー・アイ・ノードリング（K.I.Nordling）
の論文；1977通信における国際会議議事録
（Conference Record，1977International
Conference on Communication）頁47.6−252か
らのケイー・ワタナベ（K.Watanabe）他の論
文；アイ・イー・イー・イー トランス オン
コム（IEEE Trans、on Comm）1977年２月号
の頁238からのピー・ジエー・バン・ゲルウイン
（P.J.Van Gerwin）他の論文、デイー・ダブリ
ユ・ワルス（D.W.Walsh）他の1978年４月18日
の米国特許4085449に開示されている。

プログラム制御の処理装置をデータセツトに組
込むことの利点のひとつは設計開発の間も又、フ
ルスケールの生産が開始されてからでも、プログ
ラムの変更によつてデータセツトを比較的安価に
改造することができることである。他の利点とし
ては、データセツトが比較的容易に種々の信号速
度や変調方式で動作するように設計できることが
挙げられる。さらに、プログラム方式による処理
装置を設計に含めることによつて、特にデータセ
ツトとネツトワークとの診断の分野で、高度な機
能を持つデータセツトを安価に実現することがで
きる。

多くの従来技術の設計ではユーザから与えられ
たデータ信号と受信データ信号との実時信号処理
は処理装置そのもののプログラム制御によつて実
行される。シンボル時間の間に完了する必要があ
るすべての処理を保証するためには、これらの設
計では典型的には少くとも高ビツト周波数（4800
ビツト／秒あるいはそれ以上）のデータセツトで
はいわゆるビツトスライスの処理装置を利用して
いる。この方法の欠点は、ビツトスライス処理装
置にデータセツトの設計者によつて特別に設計し
なければならない点である。このため設計の仕事
の複雑さが増すことになる。さらに、このために
は計算機の処理装置のアーキテクチヤおよびハー
ドウエアのような分野の専門家が必要になり、こ
の分野に対してはデータ伝送の専門家はあまりな
じみのないものであるかも知れない。

通常の、例えば、MOSによる処理装置を用い
て必要な処理を実行することができるデータセツ
トを設計することができるかもしれない。しか
し、この欠点は、実時間の送信および受信の機能
が互いに干渉しないようにするために、このよう
な設計の際に大きな努力を払わなければならない
ことである。他の欠点としては、通常のあるいは
ビツトスライス型の処理装置を用いても、処理装
置の処理能力の大部分は実時間の信号処理の仕事
に費やされ、もしあつたとしても診断、その他の
機能にはわずかの処理能力しか残されない。この
ような欠点を除く潜在的に可能な方法は、データ
セツトの機能を二つあるいはそれ以上の処理装置
で分担することである。しかし、その動作を調整
するためには、困難が残るかもしれない。

ここに開示するデータセツトではユーザの与え
たデータ信号および／あるいは受信データ信号の
実時間処理は特殊目的の信号処理回路で実行され
る。この例ではプログラム方式の処理装置から成
る制御器が、信号処理回路が実時間信号処理を実
行する方法に関する情報を与えることによつて信
号処理回路を制御する。制御器は信号処理回路の
中の種々のレジスタに書き込むことによつてこの
情報を提供する。レジスタはすべてのレジスタに
共通のデータバスに与えられた情報を受信するた
めに制御器によつて個々にアドレスされる。

詳しく述べれば、制御器は変調器状態、エンコ
ーダ・デコーダ信号源、等化器の動作モードその
他のデータセツト動作のモードを指定することが
できる。制御器はまた搬送周波数、ビツト周波
数、送信機の始動時に送信される理想的参照デー
タのような動作パラメータ値を指定することもで
きる。またスクランブラ／デスクランブラ、作動
エンコーダ／デコーダアルゴリズム、変調フオー
マツトのような信号処理フオーマツトを指定する
こともできる。しかし制御器はユーザから与えら
れたデータ信号あるいは受信データ信号について
実時間信号処理の動作を実行することはない。

制御と実時間信号処理の機能とを分離すること
は少くとも二つの観点から有利である。制御器は
高速データ信号処理を取扱かう種々の算術操作を
実行する必要はないから、従来必要であつた特別
設計の高速の、例えば、ビツトスライス形の処理
装置ではなく、データセツトに比較的低速の市販
のマイクロプロセツサを使用することができる。
さらに、フルスケールの生産が開始されてからの
データセツトの設計変更の大部分は信号処理本来
の機能以外に関連することが多い。従つて、信号
処理の機能を特殊目的の回路に割当て、オフライ
ンの（リアルタイムでない）機能に主にプログラ
ム方式の処理装置によつて実現できる融通性を残
しておくことは有利である。

信号処理回路はこの例では、大規模集積回路
（LSI）の形式で実現される。LSI回路の開発コス
トは大であるが、その生産コストは比較的小さ
く、長期的にはLSI回路と通常の処理装置とを使
用したデータセツトはビツトスライス処理装置技
術によるものより、生産者にとつてより経済的で
ある。

種々の動作パラメータ値と信号処理フオーマツ
トに従つて動作できる信号処理回路の機能を使え
ば、同一の信号処理回路とデータセツト全体の構
造とに従つて、データセツトのフアミリー、すな
わち、種々のベルシステム、CCITTあるいは他
のフオーマツトに従う種々の速度で動作するデー
タセツトを構成することができるので有利であ
る。この実施例においては、この機能は、例え
ば、始動、正常のデータ伝送および回復、それに
切断の間の変化を取扱かうデータセツトの動作の
切替を実行するためにも使用される。

制御器は通常はバツクグラウンドループで動作
しており、この場合にはこれはオフラインのデー
タセツトの動作の管理と、オフラインおよびリア
ルタイムの動作の監視とに関する種々の所定のバ
ツクグラウンドの仕事をくりかえして実行する。
この目的のために、また制御器が実時間の信号処
理を実行するのを助けるために、信号処理回路は
多数のレジスタを経由して制御器に対して情報を
与え、このレジスタから制御器は上述したデータ
バスを通してデータを読み出す。いくつかの所定
の信号事象が生じたとき、信号処理回路によつて
発生される割込みに応動して制御器は実時間信号
処理を制御する。この方法の利点は例えば、デー
タセツトの送信回路と受信回路との両方の始動と
切断とのような多数の信号処理機能を規則正しい
方法で制御器が同時に制御できるようになる。詳
しく述べれば、割込みを受信すると、制御器はそ
のバツクグラウンドのループの実行を停止して割
込みサービスルーチンを実行し、これによつて、
発生された割込みの型に対応した信号処理回路の
情報を与える。例えば、いわゆる送信要求リード
がユーザの端末装置によつて高レベルになつたと
きに信号処理回路は割込みを発生する。これによ
つて制御器は割込みサービスルーチンを実行し、
これは信号処理回路が送信機の始動を行なうのに
必要な情報を与える。

特定の型の割込みには二つあるいはそれ以上の
割込みサービスルーチンが関与する。特定の型の
割込みに応動して動作する特定の割込みサービス
ルーチンは上述したバツクグラウンドのループに
よつて決定される。従つて、制御器によつて割込
みが受信されたときには、特定の割込みサービス
ルーチンは既知であり、これによつて割込みサー
ビスを開始するのに必要な時間を最小化する。

上述したバツクグラウンドループの一部とし
て、データセツトは、それ自身とそれに接続され
たネツトワークが正しく動作していることをチエ
ツクするために、データセツト全体の種々の信号
を連続的に監視する。

信号処理回路の少くとも一部は回路の一部によ
つて実時間信号処理を初期化する前に制御機によ
つて信号処理回路に格納されるプログラムに応動
して動作する。これによつてデータセツトの設計
の変更を比較的安価にすることを助けることにな
る。

図面において： 第１図乃至第４図は第５図に示すように配列さ
れる本発明の原理に従う音声帯域データセツトの
図； 第６図はデータセツトが１次および２次チヤネ
ルで動作する帯域の分割を示す図； 第７図はデータセツトの正面パネルの図； 第８図はデータセツトの中の制御機によつて実
行される動作の全体の順序を示す図； 第９図はデータセツト制御機の中のリード・オ
ンリー・メモリーに記憶された種々のフアイルの
図； 第１０図はデータセツト制御機によつて使用さ
れるタスクテーブルの図； 第１１図はデータセツト制御機中のランダムア
クセスメモリーの一部を示す図； 第１２図はデータセツトのユーザによつて開始
される種々のテストとコマンドとを実行するとき
にデータセツトの制御機が参照するメニユー表の
図； 第１３図乃至第１５図は第１６図に示されるよ
うに配列されるデータセツトのエンコーダの図； 第１７図乃至第１９図は第２０図に示されるよ
うに配列されるデータセツトのデコーダの図； 第２１図はデータセツトに使用される変調器の
図； 第２２図はデータセツトに使用される受信機処
理および等化回路の図である。

第１図乃至第４図は第５図に示されるように配
列される全二重同期式データセツト１０である。
データセツト１０はこの例では２線の送信線１１
と２線の受信線１２とから成る４線式専用線を通
して同様の設計の従う従属データセツトに接続さ
れた制御データセツトである。送信および受信ラ
インの帯域は第６図に示されるように１次チヤネ
ルと２次チヤネルとに分割されている。１次チヤ
ネルは変調されたデータと始動信号とを伝送し、
また種々のテスト信号を伝送する。２次チヤネル
は二つのデータセツトの間で診断および制御情報
を伝送する。

データセツト１０はそれぞれ１次チヤネルおよ
び２次チヤネルを通して通信を行なうために１次
および２次チヤネル回路を含んでいる。詳しく述
べれば、１次チヤネル回路は１次信号処理回路２
０、制御器３０および１次入出力（Ｉ／Ｏ）回路
８０を含んでいる。

回路２０はユーザ提供のデータと受信されたデ
ータ信号の実時間処理を実行する。先に詳細した
ように、回路２０は4800ビツト／秒（bps）でユ
ーザの端末装置（図示せず）から直列データを受
信する。信号はスクランブルされ、符号化されて
３ビツトのシンボルに組立てられる。これは次に
８相位相シフトキーング（PSK）を用いて周波
数fcの搬送波を変調し、1600ボーのシンボル周波
数を形成する。変調された送信データ信号は線路
１１の１次チヤネルによつて送信される。回路２
０はまた線路１２の１次チヤネルからPSKデー
タ信号を受信し、そこから4800bpsの遠方からの
データの流れを回復し、これをユーザの端末装置
に与える。回路２０は制御器３０によつて制御さ
れ、回路２０に対して実時間信号処理を実行する
方法に関する情報を与える。制御器３０はまた１
次（Ｉ／Ｏ）回路８０を制御する。回路２０と制
御器３０とに共にリード２６を通して１次マスタ
ークロツク２５によつて与えられる約1.8MHzの
クロツク信号に応動して動作する。

２次チヤネル回路はデータセツト診断ユニツト
（DDU）とも呼ばれるが、２次チヤネル制御器５
０によつて制御される２次信号処理回路を含んで
いる。制御器５０は、２次マスタークロツク４５
によつて与えられる、これも約1.8MHzのクロツ
ク信号に応動して動作する。回路４０は制御器５
０からの診断および制御情報を受信し、これを上
方および下方の周波数f_Uおよびf_Lを持つFSK信号
に変換する。この信号は線路１１の２次チヤネル
を通して伝送される。さらに、回路４０は線路１
２の２次チヤネルからFSK信号を受信し、受信
信号の零交叉を表わす波形を制御器５０に与え、
制御器５０は送信された情報を回復する。

制御器５０はバスインタフエース６０を経由し
て制御器３０と交信し、診断チヤネル回路７０を
経由して診断制御デバイス（DCD）７５と交信
する。制御器５０はまた２次Ｉ／Ｏ回路９０を制
御する。

１次チヤネル回路−システム動作 １次信号処理とＩ／Ｏ回路 １次信号処理回路２０はインタフエースコネク
タ１７を経由してユーザの端末装置とインタフエ
ースするが、コネクタはEIA標準RS−449と互換
性がある。ユーザから延びたインタフエースリー
ドの内で、SD（データ送信）、TT（端末タイミン
グ）およびRS（送信要求）はケーブル１０９を経
由してセレクタ１１０を通り、ケーブル１１１を
通してエンコーダ１１５に延びる。（データセツ
トがデイジタル・ループバツクテストモードにあ
るときには、セレクタ１１０はエンコーダ１１５
に対してケーブル１０９の信号ではなく、ケーブ
ル１７７の信号を延長する。） 回路２０の送信部はエンコーダ１１５、変調器
１２０それにＤ／Ａ変換器１２５を含んでいる。
詳しく述べれば、符号器１１５は変調の準備とし
てSDリードからの入力データを処理する大規模
集積（LSI）回路である。この処理は主としてス
クランブリングと作動エンコーデイングとの処理
である。エンコードされた出力信号はケーブル１
１６を通して、他のLSI回路である変調器１２０
に与えられる。ケーブル１２１上の変調器出力は
送信されるべきPSK変調信号のサンプルを表わ
すデイジタルワードの系統である。これらはＤ／
Ａ変換器１２５に与えられる。リード１２６上の
このアナログ出力はパツド１３０とアナログルー
プバツクレリーALの復旧状態にある切替え接点
AL−１とを通して加算増幅器１５の一方の入力
に送られる。加算増幅器の他方の入力は２次信号
処理回路４０の中の２次チヤネルを送信機４１５
の出力である。加算増幅器１５の出力はこれをコ
ンプロマイズ等化器１３に与えるときに送信低域
フイルタによつて成形される。これによつて出力
信号に予期されるチヤネル劣化の一部が補償され
る。等化器１３の出力は送信線１１に与えられ
る。

線路１２からの受信されたデータ信号は前置増
幅器１６を通してデータセツトに与えられる。前
置増幅器の出力は以下に詳述する２次チヤネル処
理回路４０に延長される。前置増幅器１６の出力
はまた復旧状態の切替接点AL−２を通して回路
２０の受信部に延長される。

詳しく述べれば、前置増幅器の出力は１次チヤ
ネル受信フイルタ１５０に延びる。フイルタ１５
０は２次チヤネル信号を取り除き、１次チヤネル
信号を自動利得制御（AGC）回路１５５に与え
る。これはその後に続く回路の適切な動作のため
の正しいレベルを設定する。

詳しく述べれば、AGC出力はリード１５６を
通してフエーズスプリツタ／タイミング回復回路
１６０に与えられる。回路１６０のタイミング回
復部はAGC出力信号から抽出されたボーレー
ト・トーンの零交叉に対応する変化点を持つ矩形
波を発生する。この矩形波はリード１６２を通し
て受信機の処理・等化回路１７０に延長され、こ
こでこれは受信機のタイミングを制御するのに使
用される。回路１６０の位相分割部はAGC出力
信号に応動してケーブル１６１上にヒルベルト変
換信号対を発生する。ヒルベルト変換対はＡ／Ｄ
変換器１６５に延長され、これはケーブル１６６
中のリード上に直列形式でヒルベルト変換信号の
デイジタル版を発生する。

ケーブル１６６は受信機処理・等化回路１７０
に延びるが、これもいくつかのLSI回路から成つ
ている。回路１７０は適応等化、復調およびデー
タ判定形成のような機能を実行する。これはケー
ブル１７１を通してデコーダ１７５に与えられる
伝送されたデータシンボルに対して（多分正し
い）判定を行なう。これもまたAGC利得を指定
するデイジタルワードをケーブル１７２を通して
AGC１５５に与える。

ケーブル１７２はまたAGC１５５のためのク
ロツク信号を伝送する。クロツク信号はまたケー
ブル１６７を通してＡ／Ｄ変換器１６５に延長さ
れる。他のLSI回路であるデコーダ１７５はエン
コーダ１１５の逆関数、例えば、差動デコーデイ
ングとデスクランブリングを実行する。リード１
７４および１８２に発生されるデコーダ１７５の
受信タイミングと受信機準備完信号とはそれぞれ
ケーブル１７８を通してインタフエースコネクタ
１７のRT、RRリードに関連したEIAドライバ１
８５のひとつに与えられる。正常の動作において
は、遠方からの回復されたデータを伝送するコネ
クタ１７のRD（受信データ）リードはまたデコ
ーダ１７５からのドライバ１８５のひとつを経由
してその信号を受信する。この信号はデコーダ出
力リード１７６、ケーブル１７７、セレクタ１１
０およびリード１１２を経由してドライバに与え
られる。コネクタ１７のST（送信タイミング）リ
ードはリード１１７とEIAドライバ１８５の他の
ものとを経由してエンコーダ１１５からその信号
を受信する。

リード１７６上の受信データ信号の他に、ケー
ブル１７７はケーブル１７８から受信タイミング
と受信機準備完信号とを伝送する。デイジタイル
ループバツクテストの間には、ケーブル１０９上
の信号ではなくケーブル１７７上の信号がセレク
タ１１０によつてエンコーダ１１５に与えられ、
セレクタ１１０はコネクタ１７のRDリードに関
連したEIAドライバ１８５のひとつに対して地気
電圧を与える。

コネクタ１７の他のリードとしてはSB（予備）、
DM（データモード）、CS（クリアツーセンド）、
TM（テストモード）およびSQ（信号品質）があ
る。これらの信号はラツチ１８０とリード１８１
とを通してEIAドライバ１９０のそれぞれによつ
て与えられる。（ラツチ１８０の他のものはデー
タセツトが正常モードにあるかデイジタルループ
バツクモードにあるかを示すためにリード１８２
を通してセレクタ１１０に対して信号を与える。
回路２０のLSI回路についてのこれ以上の説明は
以下の個々の節で行なわれる。

１次Ｉ／Ｏ回路８０はラツチ８１の集合を持つ
ている。ラツチ８１の個々のものは、第７図に示
したデータセツトの正面パネル７０１に配置され
たLED表示回路８２の状態を制御する。二つの
状態表示はそれぞれ赤と緑で示される。データセ
ツト１０と遠端のデータセツトとの両方が正常に
動作していれば緑の表示回路が点灯し、さもなけ
れば赤の表示回路が点灯する。データセツトがテ
スト状態ではなく、ユーザのデータを伝送できる
ようになつていれば、DM（データモード）表示
がオンになる。１次チヤネルを通しての正常の通
信を阻害するようなテストが進行しているとき
は、テスト状態表示がオンになる。（これらの表
示がオンになつているときには、インタフエース
１７のDMとYMのリードとが高レベルになる。）
RS、CSおよびRR表示は対応するEIAインタフ
エースリードの状態を示す。データセツトの等化
器が再訓練モードにあるときにはER表示がオン
となる。（パネル７０１のSDおよびRD表示８９
は図示していないバツフアを通して対応するEIA
インタフエースリードから直接駆動される。診断
チヤネル表示９４は２次チヤネル回路によつて制
御される。

ラツチ８１の他のものはアナログループバツク
リレーおよびセレクト予備リレーSRのようなデ
ータセツト中の種々のリレーを制御する。

Ｉ／Ｏ回路８０はまたバツフア８４の集合を含
み、これを通して種々の正面パネルのスイツチ８
５の位置が読み出される。これらはユーザによつ
てデータセツトに対して指示を出したり、それ自
身およびそれが接続されたネツトワークに対する
種々のテストを実行することを要求するのに使用
される。スイツチ８５の内の他のもの（図面中に
は図示しない）はデータセツトのローカルなアド
レスを規定する。診断制御装置（DCD）７５が
データセツト１０と同一の場所にあれば、このロ
ーカルアドレスがDCDに対して、データセツト
１０へのその通信法を指示する方法を与える。さ
らに、バスインタフエース６０からの信号はバア
ツフア８４のひとつを通して読み出される。

Ｉ／Ｏ回路８０はまた４文字の英数字デイスプ
レイ８７を含んでいる。データセツトあるいはネ
ツトワークの故障が検出されたときには、その性
質をユーザに知らせるためにデイスプレイが使用
される。さらにユーザがデータセツトに対して実
行することを指示するテストとコマンドの記号を
示すためにデータセツトはデイスプレイ８７を使
用する。これはまた、例えば、ワード（PASS）
あるいは測定（03DB）の形式でテスト結果を示
すのにデイスプレイを使用する。

１次制御機 １次制御機３０はマイクロプロセツサ３１０と
リードオンリーメモリー（ROM）３１５、ラン
ダムアクセスメモリー（RAM）３２０、タイマ
回路３２５、割込制御器３３０およびチツプセレ
クトデコーダ３３５を含む関連する周辺装置を含
んでいる。制御器はデータセツト全体のレジス
タ、バツフアおよび／あるいはラツチに情報を書
き込んだり、それから情報を読み出したりしてそ
の周辺装置およびデータセツトの残りの部分と通
信する。この通信は１次アドレスバスPA、１次
制御バスPC、１次データバスPDの三つのバスお
よび１次チツプセレクトケーブルPCSを経由して
実行される。

ケーブルPCSのリード３３６はアドレスバスリ
ードのサブロツトからのチツプセレクトデコーダ
３３５から誘導される。ケーブルPCSのリードは
データセツト内の種々の集積回路チツプあるいは
チツプのグループ（例えば、ROM３１５）に延
長される。もし特定のデバイス、すなわちレジス
タ、バツフアあるいはラツチと通信したいときに
は、マイクロプロセツサ３１０はバスPA上にそ
れに一義のアドレスを与える。デコーダ３３５は
リード３３６上の適切なものに信号を与え、制御
器が問題のデバイスと通信したいと思つているこ
とを伝える。もし特定のチツプセレクトリードに
ひとつ以上のデバイスが接続されていれば、通信
したいと思う特定の回路はバスPA上のアドレス
で識別される。

データバスPDは双方向性の８ビツトのバスで、
これを通して情報そのものが伝送される。制御バ
スは読み出しリードと書き込みリードとを持つ２
ビツトのバスである。書き込みリードの付勢はバ
スPDに与えた情報をアドレスされたレジスタあ
るいはラツチに書き込むことを意味する。読み出
しリードの付勢はアドレスされたレジスタあるい
はバツフアによつてバスPDに情報が与えられる
ことを意味する。

すべてのバスのすべてのリードが制御機３０と
通信する各回路に延びているわけではない。例え
ば、ラツチ（バツフア）は制御バスの書き込み
（読み出し）リードだけを受ける。さらにそれに
含まれるアドレス可能な素子の数に従つてデータ
セツト中の種々の集積回路が全数以下のアドレス
リードを受信する。

ラツチ８１、バスインタフエース６０のような
第１図乃至第４図に示した機能ブロツクのあるも
のはチツプセレクトケーブルPSCからのリードで
はなく、ケーブルによつて示される１本より多数
のチツプセレクトリードを受信する。３本のバス
とケーブルPSCを駆動するのに使用されるバツフ
アについては図面には示していない。

制御機３０の全体の動作については第８図に示
してある。最後に制御機３０はそれ自身とデータ
セツトの残りの部分を初期化する。次にこれはバ
ツクグラウンドループに入り、このループの中で
これはオフラインのデータセツトの動作の管理と
監視、それにオフラインとリアルタイムとの動作
の両方の監視に関連した所定の多数のバツクグラ
ウンドのタスクをくりかえして実行する。（バツ
クグラウンドのループを１回通過するのに約15ｍ
秒を要する。）リアルタイムの信号処理（それに
他の動作）の制御に関連する制御機の動作は割込
り方式で行なわれる。割込みは例えば回路２０の
中の種々の信号事象に応動して発生される。一例
として、RS（送信要求）リードがユーザの端末装
置によつて高レベルにされたときに割込みが発生
する。割込みを受信すると、制御機３０はそのバ
ツクグラウンドループの実行を中止し、適切な割
込みサービスルーチンによつて割込みを取扱か
う。

割込みサービスルーチンによつて制御器３０は
回路２０中のそれぞれのレジスタに発生された割
込みに対応する適切な種々の動作モード、動作パ
ラメータおよび／あるいは情報フオーマツトの信
号値を書き込む。例えば、RSリードの上昇によ
つて発生する割込みの場合には、制御器３０はエ
ンコーダ１１５を始動用に構成し、変調器１２０
をオンとし、理想的な（始動用の）データをエン
コーダ１１５に格納し（ジヤミング）、エンコー
ダ１１５を正常な動作用に構成し、CS（クリアツ
ーセンド）リードを上昇される。

割込みサービスルーチン（あるいはある時間そ
の後のフエーズから分離されたそのフエーズ）が
完了すると、制御器３０はバツクグラウンドルー
プを出た場所に戻る。

上述した三つの機能を実行するために制御機３
０によつて使用される種々のプログラム、ルーチ
ンおよびデータフアイルはROM３１５内の個々
のフアイルに記憶される。第９図に示すように、
これらのフアイルは概念的に７種に分けられる。
バツクグラウンド診断フアイル９０１、通信制御
フアイル９１１，９１２、DDUフアイル９２１、
EIAフアイル９３１，９３２、モデム運転フアイ
ル９４１−９４３、テスト・コマンドフアイル９
５１−９５３、ユテイリテイフアイル９６１−９
６５である。

はじめの６種のフアイルは１つあるいはそれ以
上のフアイルタイプを含んでいる。例えば、これ
らの一部はユーテイリテイルーチンを含む。これ
らのルーチンはその分類の中の少くとも他の二つ
のルーチンに共通の動作を規定し、必要に応じて
これらの他のルーチンから呼び出される。同様に
して汎用ユーテイリテイルーチン９６５は種々の
分類に共通の動作を規定する。他のフアイルタイ
プの機能は以後の適切なところで説明する。

制御器３０の三つの基本機能の全体の制御、初
期化、バツクグラウンドループおよび割込み処理
はユーテイリテイとして分類されるフアイルによ
つて取扱かわれるが、これは初期化ルーチン９６
３，タスクハンドラ９６１および割込みハンドラ
９６２である。これらの各々の動作については以
下に説明する。

１次制御機の動作−初期化／バツクグラウンドル
ープ 制御機はデータセツトに電力が与えられたとき
に初期化ルーチン９６３によつて初期化されるこ
とによつて制御される。初期化の間、マイクロプ
ロセツサの中の種々のポインタとマイクロプロセ
ツサの種々のレジスタはクリアされる。さらに、
データセツト−主に回路２０−中のレジスタに保
持された種々の動作モード信号が所定の初期値に
設定される。これには、例えば変調器の状態（オ
ンあるいはオフ）を指定する信号、エンコーダと
デコーダとの信号源を指定する信号、等化器の
種々の動作モードを指定する信号などが含まれ
る。

他の初期化の機能としては、回路２０のLSI回
路の信号処理フオーマツトと種々の動作パラメー
タ値とを決めることがある。データセツト２０は
所定の差動エンコーデイングとスクランブリン
グ、所定の搬送周波数、所定の始動プロトコル、
その他で動作するが、回路２０は種々の動作パラ
メータと信号処理フオーマツトとで動作すること
ができる。例えば変調器１２０は(a)1200ボーの
100％の過剰帯域を用いた位相シフトキーング
（PSK）、(b)1600ボーの50％の過剰帯域を用いた
PSK、(c)2400ボーの12％の過剰帯域を用いた直
角振幅変調で動作することができる。これはまた
広い範囲の搬送周波数で動作できる。エンコーダ
１１５は種々のスクランブルと差動エンコーデイ
ングのアルゴリズムおよびQAM信号のベクトル
配置のいずれをも実現できる。受信機の処理およ
び等化回路１７０とデコーダ１７５も同様に融通
性が高い。

ここで、初期に使用される、すなわち送信機と
受信機の始動時のスクランブル／デスクランブル
および差動エンコーデイング／デコーデイングの
アルゴリズムに関しての情報をエンコーダおよび
デコーダが受信したことになる。これらは、例え
ば送信機の始動から正常な送信機の動作に移行し
た場合などでは、変更することができる。変調器
１２０と受信機の処理および等化回路１７０は、
上述した三種の変調フオーマツトの内のいずれを
使用するか（この場合はフオーマツトｂ）、およ
びどの搬送周波数を使用するか……この例では
1800Hzについての情報を受信する。

種々のランダムアクセスメモリーにも初期化ル
ーチン９６３によつて情報が格納される。これに
はエンコーダ１１５およびデコーダ１７５内のそ
れによつてエンコーダおよびデコーダが動作する
のを制御するマイクロプログラム命令が含まれて
いる。またRAM３２０に記載される種々の変数
のすべても初期化される。これらは第１１図に示
されているが、これについては以下に説明する。

初期化ルーチンがすべて実行されてしまうと、
制御はタスクハンドラ９６１に移される。このル
ーチンはバツクグラウンドループを実行し、制御
器３０を動作して、上述したバツクグラウンドの
仕事を順次に実行する。各々のタスクはタスクを
実行するために制御機が実行するべき命令の集合
によつて規定される。

タスクハンドラ９６１は第１０図に示すタスク
表１００１に関連して動作する。表中の状態欄と
番号欄はRAM３２０内に含まれており、機能欄
はROM３１５中のデータフアイル９６４に含ま
れている。表１００１内の各々の行は異なるタス
クを示しており、タスクハンドラは各々のタクス
を順次に取扱かう。もしタスクの状態が“アクテ
イブ”であれば、制御はROM３１５中のそのタ
スクが記憶された位置に転送され、そのタスクが
実行される。（第１０図で示された‐ ε ‐の記号は
“そのアドレス”を示す。）もしタスクの状態が中
断あるいは待ちであれば、タスクは実行されず、
タスクハンドラは単に次のタスクに進む。（例え
ばその実行が他のデータセツトの動作に干渉を与
えるときにはタスクは中断状態となる。タスクを
待ち状態とする例は以下に示される。）表中の最
後のタスクが完了すると、タスクハンドラ９６１
は最初のタスクに戻つて以下同様にくりかえされ
る。

第９図に見られるように、各々のROMフアイ
ルはユーテイリテイの分類を除いて、ひとつある
いはそれ以上のタスクを含んでいる。各々の分類
の代表的なタスクについて以下に述べる。

バツクグラウンド診断タスク９０１は全体のバ
ツクグラウンド診断フアイルを含み、データセツ
ト回路の完全性を連続的にチエツクする。例え
ば、データが実際に正確にRAM３２０に読み書
きされることを保障するために、種々のデータパ
ターンがRAMに読み書きされる。RAM３２０
の予備電池（図示せず）の電圧がチエツクされ
る。ROM３１５を構成するチツプの各々の内容
の和が形成されて、データセツトの生産のときに
正しいチツプか正しい位置に挿入されたことを保
障し、ROMの内容が正しいことを保障するため
に既知の値を比較される。

バツクグラウンド診断タスクの他の特徴は回路
２０のLSI回路の各々の中の特定のレジスタに記
憶されたIDワードを読むことである。各IDワー
ドが読み取られると、ROM３１５に記憶された
既知の値と比較される。各LSI回路から正しいID
ワードを検索する制御器３０の能力は制御機３０
のバス構造の少くともかなりの部分が正しく機能
していることの良い表示となる。これはまたLSI
回路そのものが動作しており、データセツトの製
造時に正しいLSI回路が正しい位置に挿入された
ことの表示となる。

バツクグラウンド診断タスクはまた変調器１２
０が動作限界内にあることを示すために変調器の
出力信号のピーク信号レベルを監視する。これは
また（sin²θ＋cos²θ）（θは搬送波の角度）の値
を調べ、これは受信器の処理および等化回路１７
０によつて計算され保持される。その値は常に１
に等しくなつている。これが実際に１に等しくな
つていることを確認することは回路１７０が正し
く動作していることの良い確認法となる。これら
の診断チエツクのいずれかに失敗すると、バツク
グラウンド診断タスクは第１１図に示されるよう
にRAM３２０に記憶されたデータセツトのヘル
スワード１１０１のフラツグをセツトする。これ
らのタスクの動作によつて、以下にさらに詳述す
るように故障が検出されて、ヘルスワード１１０
１の適切なフラツグがセツトされると、正面パネ
ルの状態表示が赤オン／緑オフとなり、その故障
を示す記号がデイスプレイ８７に示される。

モデムの動作タスク９４１は多数のいわゆる無
矛盾チエツクを含んでいる。例えば、RS（送信要
求）リードの状態は、エンコーダ１１５から読む
ことができ、RAM３２０内の送信機状態ワード
と比較される。送信機の状態ワードは送信回路
が、例えば、オフか、オンが、始動状態か、切断
状態かを示す。もしRSリードと送信機の状態ワ
ードとが矛盾していれば、制御機はRSリードの
信号に従つて送信機のオンあるいはオフの動作を
開始する。同様にして、受信機の処理および等化
回路１７０の中の受信号の存在を示す信号は
RAM３２０内の受信機の状態ワードと比較され
る。この場合も、もし矛盾があれば、受信回路の
ターンオンあるいはターンオフが開始される。モ
デムの運転タスクもまたデータセツトのオプシヨ
ンが正しいがどうかのチエツクを行なう。このチ
エツクに従つて、RSリードが高レベルである時
間が監視される。もしこれが所定の値を越えてい
れば、タスクは変調器をオフとし、ヘルスワード
１１０１のフラツグをセツトするが、これによつ
て正面パネル７０１上に故障が表示されることに
なる。

EIAタスク９３１はデータセツトが接続されて
いる種々のリードの監視を行なう。EIAタスクの
ひとつはEIAインタフエースコネクタ１７の種々
のリードの状態を監視し、これをEIA状態ワード
１１１２に記憶し、変化を検出したときには適切
な動作を行なう。例えば、EIAバツフア１０５の
ひとつを経由して、ユーザの端末装置からのLL
（ローカル・ループバツク）あるいはRL（リモー
トループバツク）のリードが高レベルになつたこ
とを検出すると、これはテストを実行する。同様
に、バツフア１０５の内の他のものを経由して
SS（予備セレクト）リードが高レベルになつたこ
とを検出すると、このタスクはリレーSRを閉じ
る。この結果としてリレー接点SRが閉成すると、
データセツト１０に関連したバツクアツプ回路に
対して、これがバツクアツプ伝送チヤネルに接続
されたことを示す。このときSBリードも高レベ
ルとなり、バツクアツプチヤネルが使用されてい
ることを示す。

他のEIAタスクに従つて、インタフエース１７
の種々のリードの状態は５秒の間、連続的にサン
プルされる。もし特定のリードのすべてのサンプ
ルが、ある与えられた時間の間オフ（オン）であ
れば、そのリードについて“オフ”（“オン”）状
態の表示が記憶される。その時間の間それが状態
を変化させれば“変化中”の表示が記憶される。
ワード１１１４として記憶された状態表示の集合
はそれに対する要求に応動してDCD７５に報告
される。

テスト・コマンドタスク９５１は例えばいわゆ
る設備のヘルス監視を含んでいる。典型的なヘル
ス監視機能はデータセツト内で発生され、受信さ
れた信号のベクトルの分散の平均を表わすRSQ
（受信信号品質）ワード１１９の監視を行なうこ
とである。もしRSQワードが所定のスレシヨル
ドを越えて、検出誤り率が高い可能性があること
を示すと、ヘルスワード１１０１の中の設備障害
フラツグがセツトされる。他の設備ヘルス監視機
能によつて受信信号レベルが監視される。レベル
が高すぎるか、低すぎるかが判定されると、ヘル
スワード１１０１のフラツグがセツトされる。

通信制御のタスクは、例えばスイツチ８５の走
査、状態表示８２の起動およびデイスプレイ８７
の制御のようなデータセツトとユーザとの間の通
信に関連している。他の通信制御タスクにはデー
タセツトとネツトワークのテストの実行を監視す
るいわゆるテストマネージヤがある。

これらのタスクの動作の説明を含むより詳細な
説明は以下のコマンド・テストの節で述べる。そ
れによつて制御機３０が制御機５０と通信する
DDUハンドラのタスク９２１の説明もまたそこ
に含まれている。

１次制御機の動作−割込み 先に述べたように、タスクハンドラ９６１によ
るバツクグラウンドループの実行は制御機３０が
割込みを受信するまで永久的に連続して行なわれ
る。制御機の中で割込みはリード３３１を経由し
てマイクロプロセツサ３１０によつて受信され
る。割込みは回路２０内のいくつかの場所で発生
し、その回路の中の種々の信号事象に応動して発
生される。例えば、先に述べた送信要求割込みは
ユーザの端末装置でRSリードの信号を高レベル
にしたり、低レベルにしたりしたときにエンコー
ダ１１５によつてリード１１８上に発生される。
受信機の処理・等化回路１７０はケーブル１６６
に信号エネルギーが現われたり、消えたりしたと
きに、リード１７３上にエネルギー検出（COV）
割込みを発生する。デコーダ１７５は同期ワード
のような特別の受信されたデータワードが受信さ
れたと判定されたときに、リード１７７上にワー
ドトラツプ一致割込みを発生する。

さらにタイマ回路３２５内の三つのタイマ３２
５ａ，３２５ｂおよび３２５ｃのそれぞれによつ
て、リード３２６上に割込みが発生される。これ
らのタイマの各々は二つのモードの内の一方で主
に動作するようにマイクロプロセツサによつてプ
ログラムされる。いわゆるＮ逓降モードでは、タ
イマはそれぞれのクロツク信号のＮパルスごとに
割込みを発生する。ここでＮはデータバスPDを
通してマイクロプロセツサによつて指定される数
である。単安定モードでは、タイマは所定の数の
クロツクパルスが生じた後で、（これもまたマイ
クロプロセツサにより指定される）単一の割込み
を発生する。タイマ３２５ａと３２５ｂとは主に
それぞれ送信機と受信機の動作に関連して使用さ
れる。タイマ３２５は例えばテストや後述するタ
スク表の“待ち”状態数を減分する操作に関連し
て使用される汎用タイマである。図面には示して
いないが、タイマ３２５ａ，３２５ｂおよび３２
５ｃはそれぞれエンコーダリードLSC、デコーダ
リード１９１８のひとつおよびエンコーダリード
NDRからクロツク信号を受信するが、これにつ
いては後述する。

マイクロプロセツサ３１０がリード３３１を通
して割込み制御消３３０から割込みを受信したと
き、制御はタスクハンドラ９６１から割込みハン
ドラ９６２と呼ばれるユーテイリテイのルーチン
に渡される。このルーチンの主な仕事は割込み制
御器３３０をしらべて、制御を割込みサービスル
ーチン９４２（モデム運転フアイルの集合）の内
の適切なものあるいはROM３１５の他のフアイ
ルに記憶された割込みサービスルーチンに渡すこ
とである。

送信要求およびエネルギー検出割込みのような
ある種の割込みに関連しては、二つあるいはそれ
以上のサービスルーチン９４２が関連している。
例えば、データセツトのオプシヨンが連続搬送波
送出になつているときには、一方の送信要求割込
みサービスルーチンが呼び出され、データセツト
のオプシヨンが搬送波をスイツチするようになつ
ているときには他のルーチンが呼び出される。特
定の型の割込みに応動して制御を渡すべき特定の
割込みサービスルーチンは、例えば、テストマネ
ージヤ（後述）と呼ばれるテスト・コマンドタス
ク９５１のひとつによつて、バツクグラウンドで
決定される。そのルーチンの開始アドレスは問題
となる割込みの型に関連したRAM３２０の特定
の位置−割込みポインタに記憶されている。
RAM３２０は従つて、送信要求、エネルギー検
出（COV）およびワードトラツプ一致割込みポ
インタ１１２５，１１２７，１１２９とタイマ３
２５ａ，３２６ｂ，３２５ｃの割込ポインタ１１
３１，１１３３，１１３５とを持つている。割込
み制御機３３０から、どの型の割込みが受信され
たかを判定すると、割込みハンドラ９６２は適切
な割込みポインタを読み、それに記憶されたアド
レスに制御を渡す。

一例として、次に送信要求を取扱かうために制
御機３０によつて実行される動作の詳細について
説明する。

ルーチンの最初の動作はエンコーダ１１５から
RS（送信要求）リードの状態を判定することであ
る。送信要求の割込みは、ユーザの端末によつて
RSリードが高レベルにされたときも、これが低
レベルにされたときにも発生され、このいずれが
生じたかで異なる動作を実行する必要があるの
で、これが必要となる。この例では、RSリード
が高レベルになり、端末装置には送信したいデー
タがあるものと仮定する。

送信要求割込みサービスルーチンはここでその
第１フエーズに入る。このフエーズでは、これは
まずタイマ３２５をＮ逓降モードにして、エンコ
ーダ１１５によつて発生され、データバスを通し
て制御機３０によつて読むことができるボークロ
ツクと一致したひとつおきのシンボル時間で、こ
の割込みが発生されるようにする。さらに、３２
５ａのタイマが次の割込みを発生したときに実行
されるべき、このルーチンの次のフエーズの開始
アドレスがタイマ割込みポインタ１１３１に記憶
される。さらに正面パネル７０１RS表示がラツ
チ８１の対応するものを経由して点灯される。

第１フエーズの他の動作としては、エンコーダ
１１５と変調器１２０との中の種々のレジスタの
中に情報を書き込む動作がある。これには、例え
ば、変調器をオンとすることを示すビツトを変調
器にセツトすることも含まれる。さらに、理想基
準（始動）データ（これは始動時にエンコードさ
れて変調器１２０に渡される。）をひとつおきの
時間でエンコーダに格納し、２シンボル時間の理
想基準データを各々の時点で格納することを示す
情報をエンコーダに記入する。実際には、最初の
２個の始動シンボルはすでに一番最近実行された
送信機のターンオフルーチンの一部としてすでに
エンコーダ１１５に記入されている。（ターンオ
フルーチンによつてエンコーダに格納される他の
情報には、始動時に使用される差動エンコーデイ
ングアルゴリズムに関連する情報、始動時にエン
コーダによつて実行される動作の順序を規定する
プログラムのエンコーダRAM内のアドレスを示
すプログラムカウンタワードがある。） いわゆるプレスクランブラと呼ばれるスクラン
ブラ回路の初期部分の動作を禁止する情報もエン
コーダ１１５に格納される。さらに、RAM３２
０にはある種の変数が設定される。例えば、送信
機の始動時にデータが実際にセツトされたことを
示す送信機状態フラグがセツトされ；次の２つの
シンボル時間の理想基準データを保持するROM
３１５中のアドレスに始動ポインタ１１４１がセ
ツトされ；始動カウンタ１１４３は理想基準デー
タの格納を実行すべき回数に等しい値に初期化さ
れる。次にルーチンは割込みハンドラ９６２に制
御を戻し、これが次に制御をバツクグラウンドル
ープに転送する。

先にエンコーダ１１５に格納された理想基準デ
ータは次に二つのシンボル時間の間にエンコーダ
１１５と変調器１２０とによつてエンコードさ
れ、送信される。この後でタイマ３２５はタイム
アウトし、これによつて割込みを発生し、割込み
ハンドラ９６２を起動する。割込みハンドラは割
込みポインタ１１３１を読み（タイマ３２５ａが
割込み源であるから）、制御を割込みサービスル
ーチンの次のフエーズに移す。このとき、ルーチ
ンは始動ポインタ１１４１を読み；そのアドレス
が始動ポインタに記憶されたROM位置から次の
二つのシンボル時間の理想基準データを読み；デ
ータをエンコーダ１１５に格納し；始動ポインタ
１１４１を次の理想基準ワードを指すように増分
し；始動カウンタ１１４３を減分し、次にカウン
タの内容を調べる。始動カウンタの値が０でない
とすれば、ルーチンは再び割込みハンドラ９６２
に制御を戻し、次にバツクグラウンドに移る。タ
イマ３２５ａは２シンボル時間後に割込みを発生
し、このプロセスを繰返す。

始動カウンタ１１４３の内容が０であることが
わかると、タイマ３２５ａの割込みポインタ１１
３１はルーチンの次のフエーズのアドレスにセツ
トされ、タイマ３２５ａの動作を12ボー時間に変
更した後で割込みハンドラに戻る。タイマ回路３
２５の構造は12ボーの時間を計数するまで、タイ
マ３２５ａはその前の動作モードに従つて１回以
上のサイクル動作するようになつている。従つ
て、２シンボル時間後に、タイマ３２５ａは他の
割込みを発生し、制御は割込みサービスルーチン
の次のフエーズに移行する。このフエーズでは、
SD（送信データ）リードを低レベルにクランプす
ることによつて、スクランブルされたマークを送
信すべきことを示す情報がエンコーダ１１５に格
納される。さらに、エンコーダのプログラムカウ
ンタは正常の送信機オンの動作の動作を指示する
エンコーダのマイクロコードの部分にセツトされ
る。始動時とは異なつて、正常の動作の間に使用
されるべき差動エンコーデイングの型を示す情報
もまたエンコーダに与えられる。次に制御はタス
クハンドラ９６２に戻され、そこからバツクグラ
ウンドに戻る。さらにタイマ割込みポインタ１１
３１はルーチンの最後のフエージのアドレスにセ
ツトされる。

12シンボル時間の後で、タイマ３２５ａはその
最後の割込みを発生し、制御はルーチンの最後の
フエーズに移る。このときSDリードはクランプ
を外され；プレスクランブラが付勢され；CS（ク
リアー・ツー・センド）リードが高レベルとな
り；CS（クリア・ツー・センド）表示がオンとな
り；送信機のステータスワード１１０４が“送信
機オン”を示すようにセツトされ、タイマ３２５
ａがオフとなる。

エネルギー検出とワードトラツプ一致割込みと
に関連した割込みサービスルーチンも同様に問題
となる割込みについての適切なデータセツト動作
を実現する命令で構成されている。例えば、ケー
ブル１６６の中の信号リードにエネルギーが検出
されると、回路１７０によつてエネルギー検出割
込みが発生され、タイマ３２５ｂからの割込みに
よつてフエーズを形成して実行される割込サービ
スルーチンによつて受信機の始動が開始される。
初期フエーズでは、制御機３０は回路１７０を初
期タイミング回復モードを使用するように構成
し、AGC適応ステツプサイズと等化器の係数値
とのセツトする。さらに、回路１７０には、制御
器３０から理想規準データ（これは初期の等化器
の設定に使用される）をジヤムするように、設定
が行なわれる。このとき、デコーダ１７５はエン
コーダ１１５の初期始動動作の逆動作を行なうよ
うに構成される。

受信機の始動の継続中に、割込みサービスルー
チンは理想規準データの実際のジヤミング、
AGCのステツプの大きさの変更、搬送波回復回
路の付勢のような機能の実行を指示する。始動が
終了すると、RR（受信機準備完）とSQ（信号品
質）リードが高レベルになる。

（SQリードは回路１７０中の等化器が再訓練
モードにあるときにはSQリードが低レベルとな
る点を除き、RRリードに従う。）このときさら
にパネル７０１上のRR表示が点灯し、先に低レ
ベルにクランプされていたRD（受信データ）リ
ードのクランプが外される。

データトラツプ一致割込みは種々の、例えば、
エンド・ツー・エンドのテストの際に使用され
る。それに関連した割込みサービスルーチンの主
な仕事はデータセツトのワードトラツプ機能を利
用した種々のルーチンの最初のフエーズを開始す
ることである。

例えば、タイマ３２５ｃによつて発生された割
込みはタスク表１００１のタスクの“待ち”状態
に関連して使用される。典型的なデータセツトの
動作では、このタイマはＮ逓降モードで使用され
る。それに関連した割込みポインタ１１３５は
“待ち”状態の各タスクに関連したカウントを減
分する割込みサービスルーチンのアドレスにセツ
トされる。計数値が０であることが分つたとき、
割込みサービスルーチンはタスクの状態を“動
作”とし、これによつてタスクはタスク表を次に
通るときに実行されることになる。タスクの一部
はそれ自身の状態を“待ち”に戻し、関連した計
数値をその初期値にリセツトすることである。こ
のようにして、タスクは周期的に実行されるが、
タスク表を通るごとに実行されるわけではない。
以下に述べる状態報告タスクはこの型のタスクの
一例である。

１次チヤンネル回路−LSI回路 一般的説明 先に述べたように、回路２０のLSI回路の各々
−エンコーダ１１５、変調器１２０、受信機の処
理・等化回路１７０（これはこの例では４個の
別々のLSI回路で構成される。）、およびデコーダ
１７５は異なるスクランブリングアルゴリズム、
異なる差動符号化アルゴリズム、ビツトおよびボ
ー周波数、変調形式、搬送周波数その他で動作で
きるように設計されている。さらに、この回路は
電話交換回線でも専用線ネツトワークでも動作す
るデータセツトで使用できる。専用線ネツトワー
クにはポイント・ツー・ポイントもマルチポイン
ト（ポーリング）ネツトワークもあり、また延長
ネツトワークも非延長ネツトワークもある。さら
にエンコーダ回路とデコーダ回路は４個までの
2400bpsのデータ信号を送信端で多重化し、
9600bpsで伝送し、これを受信端で多重分離でき
るようになつている。

データセツト１０は非多重方式で非延長専用線
でポイント・ツー・ポイントでも動作する。これ
は８相PSKを使用する。以下の説明を簡単にす
るために、データセツト１０のこの動作モードを
実行するのに必要でないLSI回路中の回路はここ
では図示も説明もしない。従つて例えば、次の回
路については説明したい：多重化回路、多重分離
回路、マルチポイントのポーリング回路；QAM
の信号ベクトル発生回路；エラステイツク情報記
憶回路（これは延長ネツトワークでは使用されな
い。） 三つの一次バスのすべて、アドレスバスPA、
制御バスPCおよびデータバスPDおよびチツプセ
レクトケーブルPCSからのそれぞれのリードは各
LSI回路（あるいは回路１７０からの場合にはそ
の中のLSI回路のひとつ）に延びている。LSI回
路を示した図面に示すように、バスPDは制御機
３０が通信するLSI回路の各々に直接延びる。図
面を簡単にするために、図面には制御機のインタ
フエース回路は示していないが、各々のLSI回路
インタフエースの中でバスPA，PCおよびチツプ
セレクトのリードが延びているのである。（エン
コーダ、変調器、受信機の処理・等化回路および
デコーダに延びたチツプ・セレクト・リードはそ
れぞれCS１，CS２，CS３，CS４と名付けられ
ている。）しかしこの回路は通常の設計の回路で
ある。そのアドレスがそのときPAにあるレジス
タを動作するために、この回路はチツプセレクト
リードに応答するようになつている。詳しく述べ
れば、制御機のインタフエース回路は制御バス
PCの書き込みリードが付勢されたときにバスPD
からレジスタに情報が書き込まれるように動作
し、バスPCの読み出しリードが付勢されたとき
に、レジスタからバスPDに情報が読み出される
ようにする。

同様にして、制御機３０と交信するLSI回路の
レジスタの大部分は８ビツトの情報を保持できる
ようになつていることに注意しておく。大部分の
場合、ここに示したデータセツト１０の動作に関
係しないこれらのビツトの機能については、ここ
では説明しない。

エンコーダ 第１３図乃至第１５図は第１６図に示すように
配置されたときのエンコーダ１１５の動作を示
す。これらのLSI回路はクロツク発生器１５８０
と５個の信号処理モジユール−端末インタフエー
ス１３１０、ヘルスモジユール１３４０、スクラ
ンブラ１４４０、差動エンコーダ１４６０および
変調器インタフエース１５４０から成つている。
信号処理モジユールは制御機１４１０によつて制
御される。

制御機１４１０からのデータはエンコーダ出力
データバスEOBをを通してモジユール１３４０，
１４４０，１４６０および１５４０に伝送され
る。データはエンコーダ入力データバスEIBを通
してモジユール１３１０，１３４０，１４４０お
よび１４６０から受信される。個々の選択リード
は制御機１４１０からエンコーダ選択ケーブル
ESを経由して各々のモジユールに接続されてお
り、２本の選択リードがヘルスモジユール１３４
０に、各々１本が他に行くようになつている。さ
らに、制御機１４１０はエンコーダクロツクリー
ドECを通してヘルスモジユール１３４０、スク
ランブラ１４４０および差動エンコーダ１４６０
に対してクロツク信号を与える。

各々の送信機のボー時間の始まりで、制御機１
４１０は端末インタフエース１３１０にアクセ
ス、すなわち、その選択リードを付勢する。イン
タフエースはこれに応動して、バスEIBにユーザ
によつて与えられたか、あるいはデータセツトの
内部で発生されたデータビツトの４ビツトワード
を発生する。（データセツト１０はボー当り３ビ
ツトを伝送するから、この４ビツトワードの４ビ
ツトの内の３ビツトだけがユーザから誘導され、
第４ビツトは“ドントケア”のビツトとなる。）
この後で制御機１４１０は所定の順序でモジユー
ル１３４０，１４４０および１４６０にアクセス
する。各モジユールがアクセスされる度に、これ
はバスEOBから、制御機１４１０に先に記憶さ
れた４ビツトを読み出す。このモジユールはリー
ドEC上のクロツクパルスに応動してこのワード
を処理し、バスEIBを通して制御機１４１０に対
して処理されたワードを返送する。望ましい処理
が完了すると、制御機１４１０は変調器インタフ
エース１５４０にアクセスし、これがバスEOB
からの処理された４ビツトのワードを読み、これ
をケーブル１１６のリードの１本であるリード
SDAを経由して変調器１２０に対して直列の形
式で送出する。

制御機１４０はRAM／プログラムカウンタ１
４２６（これ以後は単にRAMと呼ぶ、制御論理
１４２２、インタフエース１４３１、およびレジ
スタ１４１１，１４１４，１４１７，１４１９を
含んでいる。データセツトの初期化の間には制御
機３０はレジスタ１４１４内の構成ビツトをセツ
トし、制御機を構成モードにすることを示す。こ
のビツトはレジスタ１４１４中の他の３ビツトと
共に制御論理１４２２に与えられる。制御論理は
リード２６を通して１次主クロツク２５からクロ
ツク信号を受信すると、構成ビツトがセツトされ
ていることに応動してケーブル１４２３上のリー
ドを通してRAM１４２６上に信号を送り、制御
機３０によつてレジスタ１４１９に与えられた連
続したプログラム命令をRAMがレジスタ１４１
９中の制御器３０によつて与えられたRAM位置
に格納することを指示する。このときレジスタ１
４１７と１４１９とは先にバツフアなしのモード
で動作する。すなわち情報がそれらに格納された
ときにはいつでも、これはただちにRAM１４２
６に与えられる。

RAM１４２６に格納された命令は、各々が異
なるエンコーダの動作モード、例えば、始動、正
常のデータ伝送等でエンコーダ１１５によつて実
行されるべき動作の順序を規定する多数のプログ
ラムを表わしている。制御機１４１０の初期化が
一度完了すると、制御機３０はレジスタ１４１４
中の動作モードのランビツトをセツトする。ボー
間隔の開始は送信機のボークロツクリードTBD
を通してクロツク発生器１５８０によつて与えら
れる1600Hzのボークロツクによつて制御論理１４
２２に知らされる。次の送信機のボー時間の開始
で、制御論理１４２２はケーブル１４２３の他の
リードを経由してRAM１４２６に対するパルス
の供給を開始し、これによつてプログラムカウン
タを増分し、これにより、実行されるプログラム
の連続した命令がケーブル１４２７を通して制御
論理１４２２に与えられるようにする。これらの
命令の各々は二つの情報、すなわちアクセスされ
るべきモジユールとリードEC上に発生されるべ
きクロツクの数（１乃至４）を含んでいる。この
情報は制御論理によつてデコードされ、これは選
択ケーブルES上の適切なリードを付勢してリー
ドEC上に指定された数のクロツクを発生する。
制御論理１４２２はまたケーブル１４２４を通し
てインタフエース１４３１にパルスを与え、バス
EIBからバスEOBへの４ビツトのワードの流れ
を制御する。

与えられたボー時間の間の処理の完了は、プロ
グラム中のいわゆるホールト（停止）命令によつ
て制御論理１４２２に示される。制御論理１４２
２はこれに応動して、(a)プログラムカウンタの増
分を停止し、(b)RAM１４２６に対してそのプロ
グラムカウンタに対してレジスタ１４１７中のア
ドレスの形式で動作モード信号を読み取るように
指示する。そのアドレスは実行されるべき次のプ
ログラムの最初の命令のアドレスである。エンコ
ーダが特定の動作モード、例えば、送信機の始動
モードにある限りは、そのアドレスは前のボー時
間の開始時にプログラムカウンタに格納されたの
と同一のものである。

初期化の間を除いて、レジスタ１４１７はダブ
ルバツフアのレジスタとして動作する。すなわち
レジスタには二つのセクシヨン、外側のセクシヨ
ンと内側のセクシヨンがある。制御機３０からの
情報は外側のセクシヨンに書き込まれるが、制御
機１４１０は内側のセクシヨンに応動して動作す
る。この構成によつて、制御機３０が実行される
べき新らしいRAMプログラムの開始アドレスを
書き込んでも、制御機１４１０の現在の動作を乱
さず、制御機の処理サイクル中でエンコーダの行
つている動作を追跡することができる。レジスタ
中の内側のセクシヨンから外側のセクシヨンに情
報を転送したいときには、制御機３０はレジスタ
１４１４中に書き込まれた先にセツトされている
レジスタ書き込みビツトをクリアする。次のボー
時間の開始で、制御論理１４２２はこれに応動し
てレジスタ１４１７に対して（図示していないリ
ードを通して）転送パルスを与え、レジスタの外
側のセクシヨンにある情報の内側の区間への転送
を実行する。

制御機３０が書き込みを行なう他のレジスタ
（これについては以下に示す。）もダブルバツフア
になつている。これらのレジスタはまた制御論理
１４２２から転送パルスを受信する。

レジスタ１４１４（その内のひとつについて以
下に述べる）の４ビツトの値は制御論理１４２２
に延長されるばかりでなく、モニタレジスタ１４
１１にも与えられ、ここからこれは制御機３０に
よつてその値が正しいことを確認するために読み
出される。レジスタ１４１１はまた先に述べた
IDワードをエンコーダのために保持する。

端末インタフエース１３１０はケーブル１０
９、セレクタ１１０およびケーブル１１１を経由
して送信要求信号と送信データ信号とをEIAイン
タフエース・コネクタ１７のRSリードとSDリー
ドから受信する。（これらのモジユールの入力リ
ードは実際にはインタフエースコネクタのRSお
よびSDではないが読者が信号の流れを追いやす
くするために、これらには第１３図のようにラベ
ルが付けられている。） 送信要求信号はクランプ・インバータ回路１３
１７によつて受信され、これはダブルバツフアレ
ジスタ１３１１に二つの動作モードビツトの状態
の関数として、送信要求信号をクランプし、これ
を反転したり、そのまま通過させたりする。回路
１３１７の出力は変化検出器１３１９に与えら
れ、その出力は送信要求割込みリード１１８であ
る。送信要求信号の状態はモニタレジスタ１３１
４中のビツトを経由して制御機３０によつて監視
される。そのレジスタ中の他のビツトはリード１
３２０を経由して変化検出器１３１９によつて制
御される。そのビツトは送信要求の変化の後の１
ボー時間の間セツトされ、その後でクリアされ
る。この目的のために、検出器１３１９はリード
TBDのボークロツクを受信する。

送信データ信号はデータ入力回路１３３１によ
つて受信される。この回路はまたリード１３４０
を経由して擬似ランダムワード（PRW）発生器
１３３９から、リード１３２９を経由してジヤム
データバツフア１３２８から直列のビツトの流れ
を受信する。ジヤムデータバツフアは８ビツトの
レジスタと関連する制御回路を含んでいる。

回路１３３１、バツフア１３２８および発生器
１３３９の動作はダブルバツフアによるレジスタ
１３２２中の情報によつて制御される。詳しく述
べれば、ケーブル１３２４に与えられるレジスタ
１３２２中の２ビツトの動作モードビツトが、回
路がその入力信号としてSDリードからのユーザ
の与えたデータ、理想規準、バツフア１３２８か
らの他のデータ（制御機３０からバツフアに格納
される。）あるいは発生器１３３９からの擬似ラ
ンダムワードのいずれかを取り入れるかを決め
る。最後のデータはある種のテストの一部として
使用される。このレジスタからの他の２ビツトは
ケーブル１３２６を経由して発生器１３３９に与
えられる。その一方は回路１３３１に15ビツトの
ワードか、511ビツトのワードかのいずれを与え
るかを決める。他のビツトは発生器１３３９がそ
の擬似ランダムワードに１ビツトの誤りを挿入す
るようにする。（これによつて相手方のデータセ
ツトの誤り検出機能をテストできる。）レジスタ
１３２２の他のビツトはリード１３２３を経由し
てバツフア１３２８に延びている。このビツトは
データセツト１０の中では常にセツト状態になつ
ており、バツフアに対して並直列モードで動作す
るように指示する。

回路１３３１の出力はデータクランプ／反転回
路１３３４に延びており、これはダブルバツフア
レジスタ１３２５の２ビツトの動作モードビツト
によつて制御され、回路１３１７と同様の機能を
実行する。出力回路１３３４は直／並列（Ｓ／
Ｐ）変換器１３３７に延び、これは端末インタフ
エース１３１０がアクセスされたときにバスEIB
上に並列の形式でデータを与える。回路１３３１
と１３３７、バツフア１３２８および発生器１３
３９はすべて送信機ビツトクロツクリードTBT
を経由してクロツク発生器１５８０から4800Hzの
クロツクを受信する。

端末インタフエース１３１０からの二つの信号
はケーブル１３３６を経由してクロツク発生器１
５８０中のモニタレジスタ１５８９に延長され、
ここでこれらは制御機３０によつて監視される。
これらの信号のひとつはリード１３３０上のバツ
フア１３２８からの信号であり、これが空きであ
つて、新しいデータを受理できるときにその旨を
表示する。他はリード１３３５上の回路１３３４
の出力のタツプオフである。

ヘルスモジユール１３４０は本質的にはヘルス
モニタ用のレジスタ１３４４である。このモジユ
ールの機能はエンコーデイングの過程で他のモジ
ユールによつて発生させた４ビツトのワードを記
憶することである。レジスタ１３４４の半分の４
ビツトの各々はケーブルES中でそれ自身の選択
リーを持つている。従つて、それぞれの４ビツト
ワードを記憶するために、制御機１４１０から
各々の半分に独立にアクセスすることができる。
レジスタ１３４４中のワードは制御機３０によつ
て検査され、エンコーダとその種々の要素とが正
しく動作しているかが調べられる。例えば、もし
スクランブラ１４４０にアクセスする前と後で、
レジスタ１３４４の両方の半分に制御機１４１０
がアクセスすれば、レジスタ１３４４中に記憶さ
れた２ワードはスクランブラの入力および出力と
なる。これらはスクランブラが正しく動作してい
ることを確認するために制御機３０によつて比較
される。

レジスタ１３４４はダブルバツフアされ制御機
３０によつて読まれる唯一のエンコーダレジスタ
である。レジスタ１４１４中のレジスタ読み出し
ビツトがセツトされていれば、レジスタ１３４４
内側のセクシヨンからその外側のセクシヨンに対
する情報の転送はない。しかし、レジスタの読み
出しビツトがクリアされれば、このレジスタは他
のダブルバツフアされたレジスタと同様に、各々
のボー時間の始めで、転送を実行するために（図
示されていないリードを経由して）、制御論理１
４２２からのパルスを受信する。

スクランブラ１４４０はプログラマブルスクラ
ンブラ回路１４４１とダブルバツフアレジスタ１
４４４とから成る。プログラマブルスクランブラ
回路１４４１は種々のCCITTおよびベルシステ
ムスクランブルアルゴリズムを実現するのに必要
な回路を含んでいる。レジスタ１４４４からの４
ビツトの信号処理フオーマツトビツトが、ケーブ
ル１４４５を経由して延びており、どのスクラン
ブルアルゴリズムを使うかを示し、またスクラン
ブラのクリアリングを行なう。

差動エンコーダモジユール１４６０はプログラ
マブル差動エンコーダ回路１４６１とダブルバツ
フアされたレジスタ１４６４を含んでいる。プロ
グラマブル差動エンコーダ回路１４６１は種々の
CCITT及びベルシステムの差動エンコーデイン
グアルゴリズムを実現するのに必要な回路を含ん
でいる。レジスタ１４６４からケーブル１４６５
を通して回路１４６１に延びた４ビツトの信号処
理ビツトは、どの差動エンコーデイングアルゴリ
ズムを使うかを示し、また差動エンコーダのクリ
アリングを行なう。

変調器インタフエースモジユール１５４０は、
並／直列（Ｐ／Ｓ）変換器１５４４、新データ準
備完（NDR）クロツク１５４８およびモニタレ
ジスタ１５４１を含んでいる。各々のボー時間
で、変換器１５４４は制御機１４１０からバス
EOB上に変調器１２０によつて送信搬送波上に
乗せられるべき位相を表わす４ビツトのワードを
受信する。次のボー時間の始めで、端末インタフ
エース１３１０が制御機１４１０上にエンコード
されるべき次の４ビツトのワードを与えている間
に変調器インタフエース１５４０はそれに格納さ
れていた４ビツトをケーブル１１６上のリード
SDAを経由して変調器１２０にシフトする。こ
れを実行するために、変換器１５４４はリード
TBDから送信機ボークロツクをまたリードLSC
からクロツク発生器１５８０によつて発生された
9600Hzのライン信号クロツクを受信する。ライン
信号クロツクはまた変調器１２０にも延びる。

NDRクロツク１５４８はリードTBD上とLSC
上とのクロツクを受信する。変換器１５４４から
変調器１２０に４ビツトのすべてがシフトされた
ときに、NDRクロツク１５４８はケーブル１１
６上のリードNDRのパルスによつてこれが行な
われたことを示す表示を変調器に対して与える。

リードSDAおよびNDRとケーブル１４２７
（制御器１４１０中）のタツプ・オフは制御機３
０で検査するためにモニタレジスタ１５４１に延
長される。

クロツク発生器１５８０は位相制御ループ１５
８１、逓降チエイン１５８４、ダブルバツフアレ
ジスタ１５８７およびモニタレジスタ１５８９を
含んでいる。位相制御ループ１５８１は逓降チエ
イン１５８４に対して28.8KHzの信号を与え、こ
れは正常のデータセツトの動作では、リード２６
上の主クロツク信号に応動して内部的に発生され
るか、インタフエースコネクタ１７のTTリード
を通してユーザから与えられた4800Hzの信号に位
相同期したものかである。ループバツクテストモ
ードでは位相制御ループ１５８１の出力信号はデ
コーダ１７５によつて発生され、リード１７９を
通してエンコーダ１１５に与えられる1600Hzのビ
ツトクロツクに位相同期する。レジスタ１５８７
からのビツトの動作モードビツトが、これらのタ
イミング源の内のどれを使用するかを決定する。

位相制御ループの出力に応動して逓降チエイン
１５８４によつて発生されるボーおよびビツト周
波数はレジスタ１４４４からのケーブル１４６７
中のリード１４４６の与える２ビツトの動作パラ
メータビツトと、ケーブル１４６７中のケーブル
１４６６とによつて与えられるレジスタ１４６４
からの４ビツトの動作パラメータビツトとによつ
て決定される。（このように多数のビツトが使用
される理由は多重化機能を持つデータセツトの中
でエンコーダ１１５が使用されるときに逓降チエ
インが種々のモードで動作できるという事実に関
連している。）4800Hzのビツトのクロツクはリー
ドTBTを通してエンコーダの中で内部的に与え
られる他に、また先に述べたように、リード１１
７を経由してインタフエース変換器１７のSTリ
ードに延長される。

レジスタ１５８９はケーブル１３３６を通して
端末インタフエース１３１０から上述した２つの
信号を受信する他に、制御機３０によつて監視す
るためにボークロツクおよびビツトクロツクのリ
ードのタツプオフを受信する。

デコーダ 第１７図乃至第１９図は第２０図に示すように
配置され、デコーダ１７５を示す。デコーダ１７
５の構造はエンコーダ１１５のそれと同様であ
る。詳しく述べれば、これは６個の信号処理モジ
ユール−端末インタフエース１７１０、ヘルスモ
ニタ１８４０、デスクランブラ１８４０、受信機
インタフエース１９１０、差動デコーダ１９６０
および遅延モジユール１９８０を制御する制御機
１８１０を含んでいる。

制御機１８１０はエンコーダ１１５の制御機１
４１０に非常に似ている。これはRAM／プログ
ラムカウンタ１８２６（以後RAMと呼ぶ）を含
み、これは制御論理１８２２に応動して動作す
る。これはRAM１８２６から受信されたプログ
ラム命令を(a)デコーダ選択ケーブルDS中の選択
信号と(b)デコーダクロツクリードDC上のクロツ
ク信号とに変換する。これらのリード上の信号は
信号処理モジユールの各々が制御機１８１０のイ
ンタフエース１８３１からデコーダの出力データ
バスDOBに与えられた４ビツトのデータワード
に対して動作し、デコーダ入力データバスDIBを
通して処理されたワードをインタフエース１８３
１に戻すように信号処理モジユールを動作する。

また制御機１４１０の動作と同様に、プログラ
ム命令はレジスタ１８１９を経由して、制御機３
０からRAM１８２６に格納される。初期プログ
ラム命令の格納でも、それ以後のプログラムカウ
ンタの格納でも、RAMアドレスはレジスタ１８
１７を経由して与えられる。（レジスタ１８１７
はプログラムカウンタの格納についてはダブルバ
ツフアモードで動作する。）構成ビツト、ランビ
ツト、レジスタ読み出しビツト、レジスタ書き込
みビツトはレジスタ１８１４を経由して制御機３
０によつて与えられる。

モニタレジスタ１８１１は制御機１４１０のレ
ジスタ１４１１とは異なる機能を持つている。レ
ジスタ１８１１のビツトのひとつを経由して、制
御機３０は受信機インタフエースによつて回路１
７０からの直列データにクロツクを与えるのに使
用される受信機インタフエース１９１０のリード
１９１５上の信号を監視する。レジスタ１８１１
の他の２ビツトはケーブル１８２４を通して制御
論理１８２２から取られる。これらの２ビツトの
内の一方は制御機１８１０が現在のボー間隔にお
ける処理を完了したことを表示する。制御論理１
８２２から取られた他のビツトは、それによつて
制御論理がケーブル１８２３中のリードを通して
各々のRAM命令の読み出しを行なつた信号を監
視する。レジスタ１８１１の他の５ビツトはケー
ブル１８２７中のRAM出力を監視する。

デスクランブラ１８４０と差動デコーダ１９６
０はそれぞれエンコーダ１１５のスクランブラ１
４４０および差動エンコーダ１４６０の逆関数を
与える。デスクランブラ１８４０はプログラマブ
ルデスクランブラ１８４１を含み、その動作モー
ドはケーブル１８４５を通してダブルバツフアレ
ジスタ１８４４からの３ビツトの処理フオーマツ
トビツトによつて制御機３０によつて指定され
る。差動デコーダ１９６０内のプログラマブル差
動デコーダ１９６１の動作モードはケーブル１８
４６を通して与えられるレジスタ１８４４の二つ
の他の処理フオーマツトビツトによつて制御され
る。

レジスタ１８４４の他の二つの動作モードビツ
トは、ケーブル１８４７を経由して遅延モジユー
ル１９８０内のプログラマブル遅延１９８１に延
びる。ある種の応用では、受信機のターンオフの
間に発生される誤つたデータビツトをユーザの端
末装置が許容できないかもしれない。このように
応用では、モジユール１９８０はユーザに与えら
れるビツトの流れに対して、15あるいは21ビツト
の遅延（これは制御機３０によつて決定される）
を与える。RR（受信準備完）リードが伝達の終
りで低レベルにされたときに、上述した誤りビツ
トはまだモジユール１９８０中にあり、従つてユ
ーザに延長されることはない。

ダブルバツフアされたヘルスモニタレジスタ１
８３６を含むヘルスモジユール１８３５は、エン
コーダ１１５のヘルスモジユール１３４０と同一
の方法で動作し、同一の機能を提供する。

受信機インタフエース１９１０はクロツクセレ
クタ１９１４、逓降チエイン１９１７、直／並例
（Ｓ／Ｐ）変換器１９２１およびダブルバツフア
レジスタ１９１１を含んでいる。このモジユール
はケーブル１７１を通して受信機処理等化回路１
７０から復号器１７５に与えられた信号を受信す
る。ケーブル１７１は特に、リードSLD上のス
ライスされたデータ及びリードRBD上の受信さ
れたボークロツクの二つの信号を伝送する。

リード２６上のマスタクロツク信号に応動して
動作する逓降チエイン１９１７はその出力リード
１９１８上に種々のクロツク信号を発生し、逓降
チエインはリード１９２５上のリセツト回路１９
２４からのリセツト信号によつてリセツトされ
る。これは、次に、リードRBD上のボークロツ
クの前縁でリセツト信号を発生する。

（リセツト信号はまた制御論理１８２２をリセ
ツトする。）リード１９１８上の各々の信号は
1200Hzから9600Hzの異なる周波数を持つている。
これらの信号の内の種々のものはデコーダ１７５
がそれで動作することを指示されたデータセツト
のそれぞれのもので使用される。リード１９１８
はケーブルRCSを通してクロツクセレクタ１９
１４に延長される。ケーブル１９１２上のレジス
タ１９１１からの２ビツトの動作パラメータビツ
トはセレクタ１９１４に対して、この特定のデー
タセツトのビツトクロツクとして、逓降チエイン
からのクロツク信号のいずれを使用するかを指示
する。この例では、先に述べたように、ビツト周
波数は4800Hzである。

この4800Hzの信号はリード１９１５を通して
直／並列（Ｓ／Ｐ）変換器１９２１に延長され
る。この信号はリードSLDからのボー間隔ごと
に３ビツトにクロツクを与えるのに使用される。
各々のボー間隔の始めで、先のボー間隔の間に変
換器１９２１にシフトされたビツトは、リード
DC上のクロツクパルスに応動してＳ／Ｐ変換機
１９２１内のレジスタに格納され、これからこれ
はバスDIBを経由して制御機１８１０によつて読
み取られる。

ケーブル１９１６は受信機インタフエース１９
１０から端末インタフエース１７１０に多数の信
号を伝送する。これらはリードRBDおよびSLD
それにケーブルRCS上の信号を含んでいる。ま
たケーブル１９１６にはケーブルTICを含み、こ
れはレジスタ１９１１からの信号を伝送する。

端末インタフエース１７１０はバスDOBを経
由して制御機１８１０から３ビツトのワードの形
式で完全にデコードされたデータビツトを受信
し、これは、リードDC上のクロツク信号に応動
してＰ／Ｓ変換器１７２９に格納される。変換器
１７２９はそれぞれ、クロツクセレクタ１７２６
およびリード１７２７，１７２８を経由してケー
ブルRCSからのボーおよびビツトクロツクを受
信する。これらのケーブルRCSの信号の内でリ
ード１７２７および１７２８に与えられるべき特
定の信号はダブルバツフアレジスタ１７２３の動
作パラメータビツトによつて制御機３０によつて
セレクタ１７２６に対して指示される。

並／直列変換器１７２９の直列出力ビツトはリ
ード１７３０に与えられる。ここから、これは
RDクランプ１７１４に延長され、これはリード
１７１２上のダブルバツフアレジスタ１７１１の
動作モードビツトに応動して、データビツトをデ
コーダ出力リード１７６に与えたり、あるいはそ
のリードを高レベルにクランプする。レジスタ１
７１１中の他のビツトは、リード１７１３に与え
られ、RR（受信準備完）ラツチ１７１７を制御
し、その出力はデコーダ出力リード１８２とな
る。

リード１７２７および１７２８上のボーおよび
ビツトクロツクはそれぞれ、デコーダ出力リード
１７９および１７４に与えられる。これらの二つ
の信号とデータビツトの流れそのものは、また制
御機３０で検査するためにモニタレジスタ１７２
１に延長される。リード１７３０上のビツト流れ
とリード１７２８上のビツトクロツクとは擬似ラ
ンダムワード（PRW）比較器誤りカウンタ（以
後PRW比較器と呼ぶ）１７３８、ワードトラツ
プ１７３４およびデータバツフア１７５６に与え
られる。

詳しく述べれば、PRW比較器１７３８は種々
のテストの間に動作して、(a)受信されたビツトを
遠隔のデータセツトからくりかえし送信された既
知の擬似ランダムワードと比較し、あるいは、(b)
データの流れがすべてセツト状態のビツトである
かのいわゆるデータセツト自己テストにおける判
定を行なう。検出された伝送誤りの数は比較器１
７３８の中で計数され、ダブルバツフアによるモ
ニタレジスタ１７４１を経由して制御機３０に与
えられる。レジスタ１９１１（受信インタフエー
ス１９１０内の）からの３ビツトはケーブル１９
１６の部分であるケーブルTICを通してPRW比
較器１７３８に延びる。これらのビツトの内の２
ビツトは受信されたデータの流れを15ビツトの擬
似ランダムワード、511ビツトの擬似ランダムワ
ードあるいはすべてセツト状態にあるビツトの流
れのいずれと比較するかを決定する。他のビツト
は素子１７３８内の誤りカウンタをクリアするの
に用いられる。

ワードトラツプ１７３４は制御機３０によつて
レジスタ１７３１に格納された特定のワードがリ
ード１７３０上のビツトの流れの中に検出された
ときに、前述したワードトラツプ割込みをリード
１７１上に発生する。ワードトラツプ表示はワー
ドトラツプ内のラツチに保持され、そのラツチは
レジスタ１７３１に新らしいワードを書き込んだ
ときにリセツトされる。レジスタ１７３１はこの
例では８ビツトのレジスタであり、従つて16ビツ
トまでのワードを比較することができる。比較を
実行するのに使用されるレジスタ１７３１からの
ビツトの実際の数はケーブル１７４７上のレジス
タ１７４６の３ビツトによつて制御機３０によ
り、ワードトラツプ１７３４に示される。

カウンタ１７４９とデータバツフア１７５６と
は制御機３０に対して直列のビツトの流れを８ビ
ツト並列で調べる機能を与え、これらのビツトは
ワードトラツプ１７３４による一致信号の発生に
応じてフレーム構成される。動作時には、リード
１７３０のビツトの流れはバツフア１７５６に直
列にクロツクにより入れられる。一致の発生がリ
ード１７３５上のパルスによつて示されると、カ
ウンタ１７４９がリセツトされる。リード１７２
８からの８ビツトのクロツクパルスの後で、カウ
ンタ１７４９はリード１７５１を通してデータレ
ジスタ１７５２にパルスを与え、それを動作し
て、そのときバツフア１７５６中にある８ビツト
をレジスタ１７５２に与えるようにする。リード
１７４８上のレジスタ１７４６からのビツトは、
これがセツトされたときに、カウンタ１７４９が
ワードトラツプの一致によつてリセツトされるこ
とを禁止する。これによつて、受信データ中のビ
ツトの流れがたまたまレジスタ１７３１中のワー
ドと一致したときに、カウンタが誤つてリセツト
されるのを防止する。

モニタレジスタ１７４３中の４ビツトはデコー
ダのIDワードを与える。他の２ビツトはリード
RBD及びSLD上の信号を伝送する。他の１ビツ
トはワードトラツプ１７３４からリード１７７に
延長される。レジスタ１７４３上の他のビツトは
レジスタ１７５２に関連した制御回路によつてリ
ード１７５３に与えられるが、レジスタ１７５２
に新らしいデータが格納されたときにセツトさ
れ、レジスタが読み込まれたときにクリアされ
る。

変換器 第２１図に示された変調器１２０はマイクロス
トア／シーケンサ（以後マイクロストア）２１３
５、算術ユニツト２１４１および多数のレジスタ
を含んでいる。

ボー時間に１回、４ビツトのデータワードはケ
ーブル１１６上のリードSDAを通してエンコー
ダ１１５から入力レジスタ２１１１にシフトされ
る。前述したように、各データワードは送信され
るべき変調されたデータ信号の搬送波の角度を表
わしている。データワードのビツトはケーブル１
１６のリードLSCのエンコーダ１１５によつて与
えられる9600Hzのライン信号クロツクに応動して
レジスタ２１１１に与えられる。データはリード
NDR上の信号に応動して並列形式でホールドバ
ツフア２１１３に転送される。正常動作では、バ
ツフア２１１３の出力はセレクタ２１２２とケー
ブル２１２３とを通して算術ユニツト２１４１に
延長される。これはケーブル１２１を通してＤ／
Ａ変換器１２５の入力に与えられる。

算術ユニツト２１４１は加算器、乗算器、マル
チプレクサおよびランダムアクセスとリードオン
リーとのメモリーのような回路を含んでいる。任
意の時点で、変調されたデータの信号を発生する
ためにこの回路によつて実行される算術演算の順
序はマイクロストア２１３５に記憶された４個の
プログラムの内の適切なものによつて制御され、
ケーブル２１３６を通して算術ユニツト２１４１
に延長される。４個のプログラムの内の３個は３
種の上述した変調形式のそれぞれのものを与える
ときに実行される。第４のプログラムは種々のテ
ストを実行するのに利用されるトーン系列を発生
するのに必要な算術動作の順序を規定する。マイ
クロストア２１３５はリード２６上のマスタクロ
ツク信号とリードLSCおよびNDR上の信号に応
動して動作する。

１次チヤネルの搬送波周波数を指定する16ビツ
トの動作パラメータワードは、この例では２個の
８ビツトレジスタを含むレジスタ２１４６を経由
して制御機３０によつて算術ユニツト２１４１に
対して与えられる。制御機３０はまた正しい搬送
周波数値がそこに入つていることを確認するため
にこれらのレジスタを読むことができるようにな
つている。

レジスタ２１２５はいくつかの機能を実現す
る。その動作モードビツトはリード２１２６を経
由してセレクタ２１２２に延長され、セレクタが
その入力信号として保持バツフア２１２３からの
ユーザの与えたデータワードを取るか、あるいは
例えば、テストトーンの発生の間にレジスタ２１
１６を経由して制御機３０から与えられるジヤム
データワードを取るかを指定する。レジスタ２１
２５の他の動作モードビツトはリード２１２７を
通して算術ユニツト２１４１に延び、変調器をオ
ンするかオフするかを指示する。

レジスタ２１２５からの他の４ビツトはケーブ
ル２１２８を通してマイクロストア２１３５に延
びる。これらの内の３ビツトはマイクロストア中
の４種のプログラムのどれを使用するかを指定す
る処理フオーマツトビツトであり、テストプログ
ラムの場合には、これはまた算術ユニツト内の３
種のリードオンリーメモリー（これはベースバン
ド形成情報を含む）のいずれを使用するかを示
す。第４番目のビツトは現在のライン信号値ある
いは現在の搬送波角度のいずれを算術ユニツト２
１４１からモニタレジスタ２１４３に与えるかを
指示する。

モニタレジスタ２１３１は制御機３０に対して
リード２６、SDA，NDRおよびLSC上の信号を
監視する手段を与える。レジスタ２１１９は変調
器IDワードを保持する。

受信機処理・等化回路 受信機の処理・等化回路１７０は複数個のLSI
回路からなり、そのひとつは受信機制御器１７０
ａでその他方は受信機処理装置１７０ｂである。
回路１７０の第３の要素は等化器１７０ｃで、そ
れはそれ自身二つのLSI回路である。

回路１７０を通る基本的なデータ信号の流れは
次のようである：Ａ／Ｄ変換器によつて発生され
たヒルベルト変換信号はアナログ・デイジタル変
換が完了したとを示す信号と共にケーブル１６６
上に次々に受信される。ケーブル１６６は受信処
理装置１７０ｂに延び、これはライン信号のエネ
ルギーを検出すると、リード１７３上にエネルギ
ー検出割込み信号を与える。受信機処理装置１７
０ｂは、この後等化器１７０ｃに関連し動作し、
この両者は両方向ケーブル２２４８を通して交信
して、受信されたライン信号を等化して復調し、
それからデータ判定を行なう。データの判定結果
は受信機制御機１７０ａを経由して、リード
SLDを通してデコーダ１７５に与えられる。ま
た受信機処理装置１７０ｂはケーブル１７２を経
由してAGC１５５に対してAGC利得を指定する
上述しデイジタルワードとAGCのためのクロツ
ク信号を与える。

受信機処理装置１７０ｂ及び等化器１７０ｃの
両方とも当業者には周知の種々の方法のひとつで
実現することができる。さらに、受信機処理装置
１７０ｂあるいは等化器１７０ｃはいずれも制御
機３０と直接交信することはない。この代りに、
制御機３０と受信機処理装置１７０ｂおよび等化
器１７０ｃの間のすべての情報の転送は受信機制
御機１７０ａ内のレジスタを経由して実行され
る。このことを考慮して、受信機処理装置と等化
器のここでの説明は受信機制御機とのやりとりに
限定する。

受信機制御機１７０ａはタイミング回路２２４
６、レジスタ制御回路２２３６および複数個のレ
ジスタを含み、このレジスタに対して制御機３０
がバスPDを経由して読み書きを行なう。レジス
タ２２２２，２２３１および２２４１はバツフア
を持たない。他のレジスタの各々はダブルバツフ
アされている。（ダブルバツフアの考え方につい
てはエンコーダ１１５に関連して前述した。） タイミング回路２２４６はその入力としてリー
ド１６２を通して位相スプリツタタイミング回復
回路１６０によつて与えられるボー周波数の矩形
波信号を受信する。これはまたリード２６を経由
してマスタークロツク信号を受信する。（マスタ
ークロツク信号はまた受信機処理装置１７０ｂに
延びる。等化器１７０ｃは他のLSI回路とは異な
るマスタークロツク信号（図示せず）を受信す
る。）タイミング回路２２４６の動作はデータセ
ツト１０のビツト周波数を指定するレジスタ２２
４１からの二つの動作パラメータビツトによつて
制御される。レジスタ２２４１からの他の動作モ
ードビツが、例えば、受信機の始動時に、回路２
２４６内のタイミング回復回路を動作するか禁止
するかを決定する。

タイミング回路２２４６の出力はリードRBD
上の受信機ボークロツクを含んでいる。この信号
は受信機処理装置１７０ｂ、等化器１７０ｃ、ケ
ーブル１７１を通してデコーダ１７５、モニタレ
ジスタ２２２２、およびレジスタ制御回路２２３
６に延びる。ボークロツクはレジスタ２２２２の
ビツトを介し制御機３０によつて監視される。

タイミング回路２２４６はまた307KHzのクロ
ツクとボー周波数の２倍の周波数を持つクロツク
を発生し、これらは共にケーブル１６７を経由し
てＡ／Ｄ変換器１６５に延びる。タイミング回路
２２２６の他の出力は後述する。

制御機３０が書き込みを行なうレジスタはレジ
スタ２２１２，２２１７，２２２７，２２３１お
よび２２４１（これについてはすでに説明した）
を含んでいる。

データセツトの初期化の間は、制御器３０はレ
ジスタ２２１２および２２１７を動作して受信機
処理装置１７０ｂの中のRAMに搬送波周波数、
理想判定点などに関する動作パラメータを格納す
る。詳しく述べれば、情報そのものはレジスタ２
２１７に格納され、関連するRAMのアドレスが
レジスタ２２１２に格納される。レジスタ２２１
２と２２１７との中のビツトはリード２２１３を
経由して受信機処理装置１７０ｂに直列シフトさ
れ、レジスタ２２１７からのビツトはリード２２
１８を経由してレジスタ２２１２を通過する。こ
れらのビツトのシフト動作はリードRC１上のタ
イミング回路２２４６によつて与えられるクロツ
ク信号によつて制御される。このプロセスは受信
機の処理装置RAMに完全に格納が行なわれるま
で継続する。レジスタ２２１２および２２１７の
各々の制御ビツトは受信機処理装置１７０ｂに対
して、レジスタ中の情報が実際にRAM情報であ
ることを示す。

受信機処理の間、レジスタ２２１２と２２１７
の中の制御ビツトは、レジスタ中の情報はRAM
情報ではなく、受信機処理装置のための制御情報
であることを示す。この制御情報は、例えば、レ
ジスタ２２１７中の二つの動作パラメータビツト
を含み、等化器の係数を更新するのに使用する適
応ステツプサイズを示す。他の動作モードビツト
は、等化器が正常モードで動作するか、保留モー
ドで動作するかを指示する。三つの動作パラメー
タビツトはAGC利得を更新するために使用する
ステツプの大きさを決定する。二つの動作パラメ
ータビツトは後述する理想的な規準データを決定
する。レジスタ２２１２中の制御情報は等化器が
正常モードで動作するか、始動モードで動作する
かを示す。他の２ビツトはモード制御信号であ
り、受信機処理装置が正常モードで動作するか、
テストモードで動作するか、始動モード（判定指
向等化器係数更新を行なう）で動作するか、理想
規準モード（この場合には係数更新は理想規準デ
ータに応動して実行される）で動作するかを規定
する。他の動作モードビツトは、等化器を全体と
してバイパスするかを決め、また他はAGC利得
を更新するのに二つのアルゴリズムの内のいずれ
を使用するかを規定する。受信信号処理の間のレ
ジスタ２２１２および２２１７から受信機処理装
置への情報のシフトはボー間隔に一度実行され
る。

レジスタ２２２７は制御機３０から一時に４シ
ンボル（シンボル当り２ビツト）の理想規準デー
タを受信する。回路１７０が理想規準始動モード
にあるときには、制御回路（図示せず）はレジス
タ２２２７を動作して、そこに記憶され理想規準
データを２ビツトづつシフトするように動作す
る。各々の連続した２ビツトがレジスタ２２２７
の終りに到達すると、これは、ケーブル２２２８
を通してレジスタ２２１７の２個のビツト位置に
格納される。このようにしてレジスタ２２１７に
格納された理想規準ビツトは、この後で先に述べ
たように受信機処理装置１７０ｂに格納される。
レジスタ２２２７が新らしい規準データを受信す
る準備ができると、これを示す信号がレジスタ２
２２７からリード２２２９に与えられる。この信
号はモニタレジスタ２２２２（これはまた回路１
７０のIDワードを与える）のビツトを経由して
制御器３０に与えられる。

レジスタ２２３１はケーブル２２３３を経由し
て等化器１７０ｃに３ビツトの動作モードビツト
を与える。これらのビツトの内の２ビツトは等化
器係数の制御信号を規定し、等化器が係数を正常
に更新すべきか；係数の更新を禁止するか；セン
タータツプ１として他のすべての係数を０にする
か；あるいはすべての係数を０にセツトするか；
を規定する。第３のビツトは等化器のタツプ回転
制御回路を動作する。レジスタ２２３１からの他
の動作モードビツトはリード２２３４を経由し
て、タイミング回路に延びており、これがセツト
されると、その中のタイミング回復回路は、例え
もし搬送波が見かけ上失なわれても動作を継続す
べきであることを示す。この機能は見かけ上の搬
送波の消失を補うのに使用される。

レジスタ２２３１中の他の２ビツトは受信機制
御機１７０ａのダブルバツフアレジスタのレジス
タ書き込みおよびレジスタ読み出しビツトを形成
する。これらのビツトはケーブル２２３２を経由
してレジスタ制御回路２２３６に延びる。リード
RBDを経由してボークロツクパルスを受信する
と、もしレジスタ書き込みビツトがセツトされて
いれば、回路２２３６はリード２２３７に転送パ
ルスを発生する。リード２２３７はそれに制御機
３０が書き込みを行なう各々のダブルバツフアレ
ジスタに延長され、その転送パルスはこれらのレ
ジスタの各々の外側から内側への情報の転送を実
行する。回路２２３６は同様に各々のダブルバツ
フアモニタレジスタに対して、リード２２３８と
モニタレジスタケーブルMRCとを通して転送パ
ルスを与える。

まだ説明していない受信機制御機１７０ａのレ
ジスタはすべてモニタレジスタである。詳しく述
べれば、ケーブル１６６からのヒルベルト変換成
分は、受信機処理装置１７０ｂに与えられる他に
制御機３０で検査するためにモニタレジスタ２２
０２および２２０７に読み込まれる。残りのモニ
タレジスタはその入力を受信機処理装置１７０ｂ
から読み取る。レジスタ２２０１はAGC利得値
を保持する。レジスタ２２０６と２２１１はいわ
ゆる同相Ｉと直角位相Ｑのスライスしていない復
調ライン信号値を保持する。上述したレジスタ２
２１２中の受信機処理装置モード制御ビツトが正
常モードを示しているかテストモードを示してい
るかによつて、(a)レジスタ２２１６はレジスタ２
２１２中で制御機３０によつて指定された位置で
受信機処理装置RAMに記憶されている８ビツト
を含むか、あるいはこれはライン信号電力で表わ
されるワードを含み、(b)レジスタ２２２１は現在
の搬送波位相角を含むか、あるいはθを角度とし
て（sin²θ＋cos²θ）の値を含む。レジスタ２２２
６の３ビツトはスライスされたデータ判定と搬送
波が検出されたことを示す１ビツトを保持する。

受信機処理装置１７０ｂからこれらのモニタレ
ジスタに格納されるビツトは受信機処理装置１７
０ｂから受信機処理装置データケーブルRPD中
のリードに直列に与えられ、これにはそのケーブ
ル内の他のリード上のクロツク信号が判つてい
る。レジスタ制御回路２２３６はリードRBD上
のボークロツク及びリードRC２上のタイミング
回路２２４６からのクロツクとに応動して、レジ
スタ制御ケーブルRCCのリードを通してこれら
のモニタレジスタの各々にパルスを与える。ケー
ブルRCCはケーブルMRCに含まれている。各レ
ジスタにパルスが与えられたときに、これはケー
ブルRPD中のデータリードに現われる次の８ビ
ツトを取入れるよう付勢される。

レジスタ２２２６またはリードBCを通してタ
イミング回路２２４６からビツトクロツクを受信
する。このクロツクはリードSLDを通してレジ
スタに記憶された３ビツトのスライスされたデー
タ判定をリードSLDを通して直列にシフトする
のに使用される。

２次チヤネル回路 先に述べたように、２次チヤネル回路−これは
またデータセツト診断ユニツト（DDU）と呼ば
れる−は制御機５０によつて制御される。制御機
５０は制御機３０と同様に構成されている。これ
はマイクロプロセツサ５１０、ROM５１５、
RAM５２０、タイマ回路５２５、割込み制御機
５３０およびチツプセレクトデコーダ５３５を含
んでいる。制御機５０は、２次アドレスバスSA、
制御バスSC、データバスSDおよびチツプセレク
トケーブルSCSを経由してその周辺装置および
DDUの残りの部分−２次信号処理回路４０、診
断チヤネル回路７０、２次Ｉ／Ｏ回路９０と交信
する。チツプセレクトケーブルSCSはデコーダ５
３５の出力リード５３６から成る。

２次信号処理回路４０は先に述べたように、前
置増幅器１６の出力を受信する。回路４０の中
で、信号は２次チヤネルフイルタ４０５によつて
受信され、これは１次チヤネルの受信信号を除
き、FSK2次チヤネル受信信号を受信機４１０に
与える。受信機はFSK信号の零交叉に応動して
リード４１１上に出力パルスを与える。零交叉表
示は割込み制御機５３０および割込みリード５３
１を経由してマイクロプロセツサ５１０に与えら
れる。マイクロプロセツサは連続した零交叉割込
みの間の時間幅の測定を含むアルゴリズムによる
測定によつて２次チヤネルの情報を回復する。こ
れはタイマ５２５ｂの助けによつてこれを実行
し、これから計数値はバスSDに読み出される。
（またＮ逓降モードで動作しているものにタイマ
５２５ｃがあり、その割込みは２次チヤネルから
の１１０ボーのクロツクを規定する。） ２次チヤネルの送信機４１５は制御機５０から
２次チヤネルを通して伝送されるべき情報を受信
する。この例では送信機４１５はFSK送信機で
あり、これはジエー・サルツ（J.Salz）の1979年
10月９日の米国特許4170764およびジエー・コン
ドン（J.Condon）の1974年４月２日の米国特許
3801807を実現したものである。送信機４１５の
出力はリード４１６を経由して加算器１５に与え
られる。それから二つのFSKのトーンの周波数
を誘導できる信号がリード５２６の一本を経由し
てタイマ５２５ａから送信機４１５に与えられ
る。

２次Ｉ／Ｏ回路９０は一対のラツチ９１、ワン
シヨツト９３およびLED９４を含んでいる。ラ
ツチ９１の出力はケーブル９２を経由して送信機
４１５に延びる。これらのラツチの出力のひとつ
が送信機４１５をオンオフする。他のラツチ出力
が送信機４１５によつて現在送信されているトー
ンのいずれが二つの振幅の一方を取るかを決め
る。ザルツ（Salz）他の特許では高周波のトーン
が低周波のトーンより低振幅を持つようになつて
いる。ワンシヨツト９３には２次（診断）チヤネ
ルを通してメツセージが送信あるいは受信されて
いるときにはいつも制御機５０によつて周期的に
パルスが与えられる。（例えば、10Hz）これによ
つて正面パネル７０１の診断チヤネル表示９４に
ブリンクが生ずる。

テストとコマンドとはユーザによつて正面パネ
ルからだけではなく、以下に述べるように、デー
タセツトから物理的に離れた診断制御装置
（DCD）７５によつても開始することができる。
DCDは診断チヤネル回路７０を経由して制御機
５０と非同期的に通信する。診断チヤネル回路は
非同期データのフオーマツトを形成し、またこれ
を使用するDCDインタフエース７１と汎用非同
期受信機送信機（UART）７２とを含んでいる。
UART７２のクロツクはタイマ５２５ｆから与
えられる。タイマ５２５ｄと５２５ｅとは汎用割
込みタイミングのために使用される。

バスインタフエース６０を経由した制御機３０
と５０との間の通信は一時に１文字づつ実行され
る。バスインタフエース６０はこの図の例では並
列周辺インタフエースとして知られる市販の回路
である。制御機５０がインタフエースに文字を書
き込んだときには、これはインタフエース内のフ
ラグをセツトする。このフラグは各々のタスク表
のタスクの間で制御機３０によつて呼ばれる関数
によつて、リード６１とバツフア８４とのひとつ
を通して読み出される。もしフラグがセツトされ
ていれば、制御機５０によつて記憶されている文
字は制御機３０によつて読み出され、DDUバツ
フア１１６５に記憶される。文字を読み出すとフ
ラグは自動的にリセツトする。制御機５０は周期
的にフラグを監視し、もし制御機３０に与えられ
るべき文字がさらに存在すれば、これは、その文
字をフラグがリセツトされた後でインタフエース
に格納する。DDU取扱いタスク９２１が一度実
行されると、バツフア１１６５の内容を読み出
し、もし完全なメツセージがみつかれば、以下に
さらに詳細に述べるようにこれに対して動作を行
なう。

制御機３０から制御機５０への情報の転送を同
様に実行される。

２次チヤネル回路すなわちDDUは三つの基本
的な機能−DDUバツクグラウンド診断、ネツト
ワークヘルス監視およびメツセージのルーテイン
グを行なう。DDUバツクグラウンド診断にはこ
れが正しく動作していることを確認するための
DDU内の回路の種々のチエツクを含んでいる。
これらのチエツクはデータセツトの１次側で実行
されるものに類似している。ネツトワークのヘル
ス監視には、それがどのように機能しているか−
いわゆる“ヘルス”（健康状態）−の情報を得るた
めの下流のネツトワーク（この例では単一のデー
タセツトから成る。）の監視を含んでいる。これ
はまた１次チヤネル回路からのヘルス情報の受信
を含んでいる。このヘルス情報はすべてRAM５
２０に保持され、ユーザに表示するために１次チ
ヤネル回路とDCD７５とに与えられる。

DDUのメツセージルーテイング機能は１次チ
ヤネル回路（インタフエース６０を経由）、ネツ
トワーク（回路４０を経由）およびDCD（回路７
０を経由）の間のメツセージの規則的な流れを実
現するものである。メツセージは上述したデータ
セツトのヘルス情報、正面パネル８０あるいは
DCD７５からの要求によるテストの設定および
吸収それに正面パネルあるいはDCDへのテスト
結果の報告を含んでいる。

コマンドとテスト 詳細な説明のこの部分はデータセツトがユーザ
に次の機能をどのように与えるかを述べるもので
ある。(a)データセツトが動作しているオプシヨン
の変更、(b)二つのデータセツトの間のテストの実
行の要求。この説明では種々のタスクの動作の関
係を述べ、また制御機３０／制御機５０の通信を
説明する。

ユーザが連続搬送波から断続搬送波に動作を切
替えるようなデータセツトのオプシヨンの変更を
行ないたいと思つたとしよう。このオプシヨンの
変更はデータセツトに“オプシヨン変更”コマン
ドを与えることによつて実行され、この手順は正
面パネルのTEST／CMDロツカスイツチ８５の
CMD（コマンド）位置を選択することによつて開
始される。スイツチ８５のすべての位置は走査タ
スクと呼ばれる通信制御タスク９１１のひとつに
よつてタスク表１００１の読み出しが行なわれた
ときに読み出される。TEST／CMDスイツチに
とつてこれが新らしいタスクであると判定される
と、走査タスクはRAM３２０内のメニユーアド
レスポインタ１１５１をテスト／コマンドメニユ
ーの第１行目の入口のアドレスにセツトする。こ
れはROM３１５のデータフアイル９６４の中に
記憶された第１２図に示す表１２０１である。

走査タスクは表１２０１の内の第１の内容の多
ビツトフラグの内の特定のビツト位置をしらべ
る。このビツトはその内容がテストに関連するか
コマンドに関連するかを示す。この例では第１の
内容はテストに関連している。これを判定する
と、走査タスクはメニユーアドレスポインタを次
の行の内容に進め、次々に、コマンドに到着する
までこれをくりかえす。フラグ中の他のビツトが
次に検査されてそのコマンドが正しいデータセツ
トの構成を判定する。例えば、オプシヨン変更コ
マンドを含むある種のコマンドは、データセツト
がいわゆる保守モードにあるときだけ有効であ
る。（データセツト１０はこの例では保守モード
コマンド（記号はMTNC）を実行することによ
つて保守モードになつているものと仮定してい
る。）他のコマンドは制御データセツトについて
は有効であるが、従属データセツトについては有
効でないこともある。RAM３２０中のデータセ
ツト状態ワード１１６１がデータセツト１０の現
在の構成を示し、このワードが現在考えているコ
マンドが有効であるかどうかを判定するのに使用
される。

コマンドが有効であると仮定すると、走査タス
クはそのコマンドの記号−この例ではMDCK−
（モデムチエツク）−を表１２０１の記号の欄から
読み取り、これをRAM３２０内のデイスプレイ
バツフア１１５５に格納する。走査タスクは次に
デイスプレイ８７を制御する関数を呼ぶ。この関
数は次にデイスプレイバツフアの内容を読み、デ
イスプレイ８７にその記号を与える。ユーザはモ
デムチエツクコマンドを実行することを望んでい
ないから、ユーザはBWD／FWD（後退／前進）
瞬間接触ロツカスイツチ８５をFWDの位置に押
す。BWD／FWDスイツチが押されている間は、
走査タスクは約１秒に１回づつメニユーアドレス
ポインタ１１５１を次の有効なコマンドの行に進
めて、その記号を表示するようにコマンドメニユ
ーを周期的にスクロールする。（BWD／FWDス
イツチをBWDの側に押すことによつて逆方向の
スクロールが行なわれる。） オプシヨン変更コマンド−CHOP−の記号が現
われたときに、ユーザはBWD／FWDのスイツチ
を離し、EXECUTEスイツチを押す。ここで走
査タスクはこの行に関連したフラグを調べ、コマ
ンドを実行するには＋／−スイツチを押さなけれ
ばならないかどうかを判定する。この場合には、
＋／−スイツチは変更されるべきオプシヨンを示
すのに用いられる。従つて、走査タスクは次に
CH^**を表示するためにその文字列をデイスプレ
イバツフア１１５５に書き込む。＊＊の印はユー
ザに対して＋／−スイツチを押すべきことを示
す。各々のオプシヨンに関連して２文字の英数
字、例えば、A1、B3、C4がある。＋／−が押さ
れているときに（いずれかの側に）走査タスクは
この形のデータセツトに対するオプシヨンの英数
字をROM３１５中の表から読み取つて順次に表
示する。もしオプシヨンがそのとき実装されてい
れば、これはRAM３２０によつて判定され、例
えばB3のように、チエツクの印によつて表示さ
れる。

もしユーザがここで実行ボタンを再び押せば、
デイスプレイオプシヨンがもし実装されていなけ
れば実装され、もしされていれば取り消される。
詳しく述べれば、走査タスクはRAM３２０中の
フラグをセツトして、実行されるべきコマンドが
待つていることを示す、またコマンド発生源（正
面パネルあるいはDDU）を表示する。このフラ
グはテストマネージヤと呼ばれるテスト・コマン
ドタスク９５１のひとつによつてバツクグラウン
ドで読み取られる。

テストマネージヤはメニユー・アドレス・ポイ
ンタ１１５１の現在の値を読み取り、正面パネル
関数の欄（このコマンドはそこから発生されてい
るから）をみて、オプシヨンの変更を実行する関
数のテスト・コマンドフアイル９５２の中のアド
レスをみつける。テストマネージヤはその関数に
制御を移し、その関数がオプシヨンを変更する。
他の例として、ユーザが伝送損失テストを実行し
たいと思つたとしよう。これは伝送線路１１の１
次チヤネルを通してデータセツト１０からのトー
ン−例えば1004Hzの−の受信レベルを遠端のモデ
ムで測定するものである。テストはTEST／
CMDスイツチをTEST側に押すことによつて開
始される。次にBWD／FWDスイツチを押したと
きにテストの記号だけが表示される。問題となる
テストの記号−この場合にはTRAN−がデイス
プレイ上に現われたときに、ユーザによつて
BWD／FWDスイツチを放す。（オプシヨン変更
コマンドの場合と同様に、このテストの場合にも
データセツトは先に保守モードにしておかなけれ
ばならない。）EXECUTEスイツチを押すと、デ
イスプレイ８７上にTR^**が現われ、伝送損失の
測定を実行すべき遠端のデータセツトの２桁のア
ドレスがデイスプレイに現われるまで＋／−スイ
ツチを押すべきことを示す。

先と同様に、走査タスクはEXEUCUTEスイツ
チを２回目に押したときに、テストマネージヤに
対するフラグをセツトする。これは表１２０１の
適切な関数のアドレスを調べ、それに制御を移
す。

伝送損失テストの設定の説明を進める前に、制
御機３０と５０との間の通信を支配する規約につ
いて簡単に述べておくのが有用である。制御機３
０は常に制御機５０に関して応答モードにある。
すなわち後者が常に通信を開始する。制御機５０
は周期的に（インタフエース６０を通して）
DDUバツフア１１６５に記憶されている問合せ
メツセージを制御機３０に送ることによつて、こ
れを実行する。

DDUハンドラタスク９２１が実行されたとき
に、問合せが読まれ、もしこれに対する応答が他
になければ、１次チヤネル回路のヘルスを示すメ
ツセージをヘルスワード１１０１から読み取つ
て、そのメツセージを返送する。報告すべき故障
が存在しなければ、この事実は制御機５０に報告
される。もし故障が存在すれば、それが報告され
る。このヘルス情報は遠端のデータセツトから受
信されたヘルスレポートと共に制御機５０によつ
てRAM５２０に記憶される。

DDUハンドラタスク９２１はまた状態報告タ
スクと呼ばれる通信制御タスク９１１のひとつに
よつて周期的にセツトされるDDUフラグ１１６
７のひとつを監視する。このフラグは状態報告タ
スクが制御機５０によつてまとめられたヘルス情
報を受信したいと思つていることを示す。もし
DDUハンドラタスクによつて、このフラグがセ
ツトされていることがわかると、これは制御機５
０からの問合せに応動して、１次チヤネル回路の
ヘルスの表示ではなく、制御機５０がメツセージ
を受けるように空きとなつているかを問合せるワ
ードを与える。もし、例えば、テストが進行中で
あり、遠端のデータセツトから返送される結果を
待つていれば、制御機５０は否定的に応答する。
しかし、もし制御機５０が肯定的に応答すれば、
DDUハンドラのタスクは状態報告タスクに要求
されたメツセージ、すなわち、ネツトワークのヘ
ルス報告の要求を送信する。

要求された情報はこれによつて制御機５０によ
つてインタフエース６０に書き込まれ、DDUハ
ンドラによつて読み出される。これは次にRAM
３２０中にネツトワークヘルス情報を記憶し、こ
れからこの情報は状態報告タスクによつて読み出
される。もし故障が報告されれば、状態報告タス
クは状態表示８２を赤／オン、緑／オフとし、デ
イスプレイバツフア１１５５に検出された故障に
適応した適切な記号を書き込む。

状態報告タスクと同様に、テストマネージヤは
DDUに関連したテストを実行したいときには、
DDUフラグ１１６７のひとつを“１”にする。
今説明している伝送損失テストの場合には、遠端
のデータセツトでトーンを受信し、受信信号レベ
ルを測定して、結果を返送しなければならないか
ら、DDUを使う必要がある。

DDUハンドラが制御機５０からメツセージを
送信しても良いという信号を受信すると、これは
遠端のデータセツトに対して、いわゆるテストモ
ードに入ることによつてテストの準備をするよう
に指示するメツセージをインタフエース６０に対
して与える。制御機５０はメツセージを調べて、
これがそれ宛ではなく、それを２次チヤネルを通
して伝送すべきであることを判定する。これに従
つてこれはメツセージを送出する。

遠端のデータセツトからテストを実行する準備
ができたことを知らせる確認を受信すると、制御
機５０はこの情報を制御機３０に与え、これはこ
れによつて遠端のデータセツトに対して、損失テ
ストの伝送の準備をするべきことを指示する。こ
の命令が受信されたことの確認を受信すると、制
御機３０は変調器１２０を動作して、0dbmで１
次チヤネルを通して1004Hzのトーンを５秒間送出
する。制御機５０は遠端のデータセツトを連続的
にポーリングしてテスト結果を求める。テスト結
果−dbmで表わした受信信号レベルの測定値−を
受信すると、制御機５０はこれをDDUハンドラ
に与え、これは次に結果をデイスプレイ８７に与
えるための関数を呼ぶ。制御機３０は次に遠端の
データセツトに対して伝送損失のテストを終了す
るように指示し、これに対する確認を受信する
と、遠端のデータセツトにテストモードを終了す
ることを指示する。