JPH03289820A - ディジタルｐｌｌ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンパクトディスクの再生ＥＦＭ信号に基
づくクロックを形成するのに用いて好適なディジタルＰ
ＬＬに関する。

〔発明の概要〕

この発明は、コンパクトディスクの再生ＥＦＭ信号に基
づくクロックを形成するのに用いて好適なディジタルＰ
ＬＬにおいて、ディジタル制御発振器の発振出力の位相
と入力信号の位相との位相差が土１８０度の近傍に不感
帯を設定することにより、アシンメトリの悪いディスク
を再生させる場合のエラーレートの改善を図れるように
したものである。

〔従来の技術〕

コンパクトディスクからの再生ＥＦＭ　（８−１４変調
）信号に基づくクロックを形成するのに、ディジタルＰ
ＬＬが用いられる。

ディジタルＰＬＬでは、設定データに応じて発振周波数
が制御されるディジタル制御発振器が用いられる。ディ
ジタルＰＬＬで再生ＥＦＭ信号に基づくクロックを形成
する場合、再生ＥＦＭ信号とディジタル制御発振器の出
力信号との位相差がカウンタで計測され、この位相差に
よりディジタル制御発振器の発振周波数が制御される。

〔発明が解決しようとする課題〕

コンパクトディスクでは、ピットの凹凸のそれぞれの長
さのデユーティ比が５０パーセントにならず、極性をも
った欠陥が生じることがある。このような欠陥は、アシ
ンメトリと呼ばれている。

アシンメトリの悪いディスクでは、高域のジッタが生じ
る。また、符号量干渉やピット異常等により、ジッタが
生じることがある。

このようなピットの欠陥により、再生ＥＦＭ信号中に例
えば±０．５Ｔ分のジッタが生じたとする。再生ＥＦＭ
信号のピットクロックを形成する場合、±０．５Ｔ分ジ
ッタは、クロックの１８０度分のジッタに相当する。従
来のディジタルＰＬＬでは、このように±１８０度分の
ジッタが発生すると、安定した状態でロックできなくな
り、エラーレートを悪化させるという問題が生じる。

つまり、従来のディジタルＰＬＬでは、ＥＦＭ信号の変
化点からクロックの例えば立ち下がりまでの間が１８０
度分以上かどうかによりディジタル制御発振器の制御方
向を決定している。ところが、±１８０度分のジッタの
場合、位相が進んだのか遅れたのかを判断できない。こ
のため、ディジタル制御発振器が不安定な状態となる。

したがって、この発明の目的は、アシンメトリの悪いデ
ィスクでも、エラーレートを改善できるディジタルＰＬ
Ｌを提供することにある。

〔課題を解決するための手段］ この発明は、ディジタル制御発振器の発振出力の位相と
、入力信号の位相との位相差を計測し、位相差に基づい
てディジタル制御発振器を制御するようにしたディジタ
ルＰＬＬにおいて、ディジタル制御発振器の発振出力の
位相と入力信号の位相との位相差が±１８０度の近傍に
不感帯を設定するようにしたことを特徴とするディジタ
ルＰＬＬである。

〔作用〕

再生ＥＦＭ信号ｓ　ｖｙｓの位相とクロックＰＬＣＫの
位相とが±１８０度となる点に不感帯が設けられる。こ
のため、再生ＥＦＭ信号Ｓ　ＥＦＭの位相とクロックＰ
ＬＣＫの位相とが±１８０度分ずれている場合にも、位
相ロックがかかる。したがって、±１８０度分のジッタ
が含まれている場合でも位相ロックがかかり、アシンメ
トリが悪いディスクでも、エラーレートが改善できる。

〔実施例〕

以下、この発明の一実施例について、図面を参照して説
明する。

第１図は、この発明の一実施例を示すものである。第１
図において、１は再生ＥＦＭ信号Ｓ　１７Ｍの位相とク
ロックＰＬＣＫの位相との位相差を計測する位相差計測
回路、２は再生ＥＦＭ信号の周波数差を計測する周波数
差計測回路、３は数値データに応じて発振周波数が制御
されるディジタル制御発振器である。

位相差計測回路１には、入力端子４からコンパクトディ
スクの再生ＥＦＭ信号Ｓ　１７Ｍが供給される。これと
ともに、位相差計測回路１には、ディジタル制御発振器
３からクロックＰ　Ｌ　ＣＫが供給される。また、位相
差計測回路１には、端子７からシステムクロックＳＣＫ
が計測用のクロックとして供給される。このシステムク
ロックＳＣＫの周波数（例えば３４．５ＭＨｚ）は、ク
ロックＰＣＬＫの周波数（例えば４．３２１８ＭＨｚ）
の例えば８倍とされる。

位相差計測回路ｌで、システムクロックＳＣＫを用いて
、ディジタル制御発振器３の出力クロックＰＬＣＫの位
相と再生ＥＦＭ信号Ｓ　ＥＦＭの位相との位相差が計測
される。

つまり、第２図において、再生ＥＦＭ信号（第２図Ｂ）
のデータ変化点１．からクロックＰＬＣＫ（第２図Ｃ）
の例えば立ち下がりＬ２までの時間Ｔ　、で、第２図り
に示すように、システムクロック５ＣＫ（第２図Ａ）が
カウントされる。

システムクロックＳＣＫは、第２図りに示すように、「
０、−３、−２、−１．０，１．２．３・・・」の順に
カウントされる。システムクロックＳＣＫは、従来では
、「−４、−３、−２、−１、０．１．２．３・・・」
の順にカウントされていたが、この実施例では、カウン
ト値「−４」はＯとして処理される。これは、後に説明
するように、アシンメトリの悪いディスクでも、位相ロ
ックできるように、位相ロックの不感帯を設定するため
である。

第２図では、再生ＥＦＭ信号のデータ変化点ｔ１からク
ロックＰＬＣＫの立ち下がりｔ２までの時間Ｔ１で、シ
ステムクロックＳＣＫが４クロツク分カウントされてい
る。システムクロ、ツクＳＣＫは、クロックＰＬＣＫの
８倍の周波数とされている。したがって、このように再
生ＥＦＭ信号のデータ変化点ｔ、からクロックＰＬＣＫ
の立ち下がりｔ２までの時間ＴＩで、システムクロック
ＳＣＫが４クロツク分（クロックＰＬＣＫのＡ周期分）
カウントされている時、再生ＥＦＭ信号の位相とクロッ
クＰＬＣＫの位相とが同期している。

システムクロックＳＣＫは「０、−３、−２．１．０．
１．２．３、・・・」の順にカウントされるので、この
場合には、第２図りに示すように、システムクロックＳ
ＣＫのカウント値が「０」になる。

第３図に示すように、クロックＰＬＣＫの位相が再生Ｅ
ＦＭ信号の位相より進んでいると、時間Ｔ、でカウント
されるシステムクロックＳＣＫが４クロツクより少なく
なる。第３図りでは、システムクロックＳＣＫが２クロ
ツク分カウントされ、そのカウント値が負の値（例えば
’−２Ｊ）になる。カウント値が負の値の時には、ディ
ジタル制御発振器３から出力されるクロックＰＬＣＫの
位相が遅らされる。

第４図に示すように、クロックＰＬＣＫの位相が再生Ｅ
ＦＭ信号Ｓ０８より遅れていると、時間ＴＩの間にカウ
ントされるシステムクロックＳＣＫが４クロツクより多
くなる。第４図りでは、システムクロックＳＣＫが５ク
ロツク分カウントされ、そのカウント値が正の値（例え
ば「１」）になる。カウント値が正の値の時には、ディ
ジタル制御発振器３から出力されるクロックＰＬＣＫの
位相が進められる。

このように、再生ＥＦＭ信号のデータ変化点Ｌ１からク
ロックＰＬＣＫの立ち下がりｔ２までの時間Ｔ１が４ク
ロツク分となるように制御することにより、再生ＥＦＭ
信号の位相とクロ・７りＰＬＣＫの位相とがロックされ
る。

ところで、この実施例では、時間Ｔ、の間にカウントさ
れるシステムクロックＳＣＫが４クロツク分の場合だけ
でなく、０クロツク分（又は８クロ、り分）となった場
合にも、位相差計測回路１から「０」が出力されるよう
にされている。すなわち、従来では、カウント値「−４
」とされていた値が「０」として処理される。したがっ
て、第５図に示すように、再生ＥＦＭ信号のデータ変化
点とクロックＰＬＣＫの立ち下がりとが同期している場
合にも、位相がロックされる。換言すると、再生ＥＦＭ
信号Ｓ。ＦＭの位相とクロックＰＬＣＫの位相とが±１
８０度分ずれている場合にも、位相ロックがかかる。

これは、例えば再生しているコンパクトディスクのアシ
ンメトリが悪く、再生ＥＦＭ信号中に±１８０度のジッ
タが含まれている場合でも、位相ロックできるようにす
るためである。

つまり、アシンメトリが悪く再生ＥＦＭ信号ＳＥＦＭ中
に例えば±０．５Ｔ分のジッタが生じたとする。±０．
５Ｔ分ジッタは、クロンクＰＣＫＯ±１８０度分の変動
に対応する。

従来では、±１８０度の変動に対する不感帯が設けられ
ていないので、再生ＥＦＭ信号Ｓ　ＥＦＭの位相とクロ
ックＰＬＣＫの位相とが一致している場合だけ位相ロッ
クがかかり、±１８０度分のジッタが発生すると、安定
した状態でロックできなくなる。±１８０度分のジッタ
では、位相が進んだのか遅れたのかを判断できないため
である。

これに対して、この発明の一実施例では、再生ＥＦＭ信
号Ｓ４２、の位相とクロックＰＬＣＫの位相とが±１８
０度分ずれている場合にも、位相ロックがかかる。した
がって、±１８０度分のジッタが含まれている場合でも
位相ロックがかかり、アシンメトリが悪いディスクでも
、エラーレートが改善できる。

第１図において、位相差計測回路１から、上述のように
再生ＥＦＭ信号Ｓ！：ＦＭの位相とクロックＰＬＣＫの
位相との位相差を計測して求めた位相補正データが出力
される。この位相補正データが加算器５に供給される。

周波数差計測回路２は、エツジ微分回路１０と、ΔＴ計
測カウンタ１１と、Ｎ検出カウンタ１２と、周波数エラ
ー量換算ＲＯＭ１３と、ローパスフィルタ１４とから構
成される。

入力端子４からの再生ＥＦＭ信号Ｓ　ＥＦＭがエツジ微
分回路１０に供給される。エツジ微分回路１０で、再生
ＥＦＭ信号の変化点が検出される。このエツジ微分回路
１０の出力がΔＴ計測カウンタ１１に供給されるととも
に、Ｎ検出カウンタ１２に供給される。

ΔＴ計測カウンタ１１には、端子８からシステムクロッ
クＳＣＫが計測クロックとして供給される。ΔＴ計測カ
ウンタ１１で、再生ＥＦＭ信号ＳＥＦにの変化点の間の
システムクロックＳＣＫがカウントされる。

ΔＴ計測カウンタ１１の出力がＮ検出カウンタ１２に供
給される。システムクロックＳＣＫがクロックＰＬＣＫ
の８倍であるから、ＩＴパターンの間に、ΔＴ計測カウ
ンタ１１でシステムクロックＳＣＫが８クロック分カウ
ントされる。ΔＴ計測カウンタ１１でシステムクロック
ＳＣＫが８クロック分カウントされる毎に、Ｎ検出カウ
ンタ１２がアップカウントされる。このＮ検出カウンタ
１２の出力から、再生ＥＦＭ信号のパターンが検出され
る。

ΔＴ計測カウンタ１１の出力及びＮ検出力ウンタエ２の
出力が周波数エラー量換算ＲＯＭ１３に供給される。周
波数エラー量換算ＲＯＭ１３には、第６図に示すように
、各パターン毎に、周波数差に対応する周波数補正デー
タが蓄えられている。

この周波数エラー量換算ＲＯＭ１３に蓄えられている周
波数補正データは、所定クロックの誤差に対する各パタ
ーン毎の時間軸変動の割合に応じた重み付けをして設定
される。但し、後に詳述するように、３Ｔパターンの場
合には、このような重み付けに従っていない。すなわち
、３Ｔパターンでは、ΔＴ計測カウンタ１１の出力が「
３」、ｒ５ｊになる点が不感帯とされている。また、Δ
Ｔ計測カウンタ１１の出力が「２」、「６」になる点の
周波数補正データが理論値より小さくされている。これ
は、アシンメトリの悪いディスクの場合に、３Ｔパター
ンでエラーレートが悪化するのを防止するためである。

ΔＴ計測カウンタ１１の出力及びＮ検出カウンタ１２の
出力に応じて、周波数エラー量換算ＲＯＭ１３から周波
数補正データが読み出される。この周波数補正データが
ローパスフィルタ１４を介して加算器５に供給される。

第７図Ｃに示すように、再生ＥＦＭ信号Ｓ　ＥＦＭのデ
ータの変化点ｔ１１から、ΔＴ計測カウンタ１１で、シ
ステムクロックＳＣＫ　（第７図Ａ）がカウントされる
。ΔＴ計測カウンタ１１は、０〜７まで８クロック分（
クロックＰＬＣＫの一周期分に対応する）、システムク
ロックＳＣＫをカウントする。ΔＴ計測カウンタ１１で
システムクロックＳＣＫが８クロック分カウントされる
毎に、第７図りに示すように、Ｎ検出カウンタ１２がカ
ウントアンプされる。このＮ検出カウンタ１２の出力か
ら、再生ＥＦＭ信号のパターンが検出される。

そして、次の再生ＥＦＭ信号Ｓ　ＥＦＭのデータの変化
点ｔ＋ｚで、ΔＴ計測カウンタ１１の出力及びＮ検出カ
ウンタ１２の出力が周波数エラー量変換ＲＯＭ１３に取
り込まれる。

周波数エラーのない場合には、第７図Ｃに示すように、
次のデータの変化点ｔ＋ｚでのΔＴ計測カウンタ１１の
出力は「０」になる。

これに対して、再生ＥＦＭ信号ｓｉｒ＋の周波数が低く
なってくると、第８図Ｃに示すように、データの変化点
ｔ１１から次のデータの変化点ｔ＋ｚまでの間にカウン
トされるシステムクロックＳＣＫの数が８の倍数より多
くなる。第８図Ｃでは、ΔＴ計測カウンタ１１の出力が
「２」になっている。

Ｎ検出カウンタ１２の出力が３Ｔパターンで、ΔＴ計測
カウンタ１１の出力が「２」の場合には、第６図に示す
ように、周波数エラー量変換ＲＯＭ１３の出力は「３８
」になる。周波数エラー量変換ＲＯＭ１３の出力が正の
時には、ディジタル制御発振器３の位相が進められる。

また、周波数が高（なってくると、第９図Ｃに示すよう
に、データの変化点ｔｌｌから次のデータの変化点ｔ１
□までの間にカウントされるシステムクロックＳＣＫの
数が８の倍数より少なくなる。

第９図Ｃでは、ΔＴ計測カウンタ１１の出力が「６」に
なっている。Ｎ検出カウンタ１２の出力が３Ｔパターン
で、ΔＴ計測カウンタ１１の出力が「６」の場合には、
第６図に示すように、周波数エラー量変換ＲＯＭ１３の
出力はｒ−３８Ｊになる。周波数エラー量変換ＲＯＭ１
３の出力が負の時には、ディジタル制御発振器３の位相
が遅らされる。

したがって、ΔＴ計測カウンタ１１の出力が「０」にな
るように、ディジタル制御発振器３の周波数が制御され
る。

ところで、１周期当たりの周波数エラー量はΔＴ計測カ
ウンタ１１で得られるカウント値をパターン数で割れば
求まり、これに基づいて重み付けして周波数補正データ
を求めると、３丁パターンではΔＴ計測カウンタ１１の
出力が「３」、「５」になる点に対して、大きな値（例
えば「６３」、ｒ−６３Ｊ）の周波数補正データが設定
される。ところが、このように３Ｔパターンで、ΔＴ計
測カウンタｌｌの出力が「３」、「５」になる点に周波
数補正データを蓄えるようにすると、アシンメトリが悪
いディスクで大きなジッタが発生している場合に、周波
数エラー量変換ＲＯＭｌ３から絶えず大きな値の周波数
補正データが出力されることになり、ディジタル制御発
振器３が安定しなくなる。

そこで、この発明の一実施例では、３Ｔパターンでは、
±３クロック分の時間軸変動に対して不感帯を設けてい
る。また、３Ｔパターンでは、±２クロック分の変動に
対する周波数補正データが小さくされている。このため
、アシンメトリの悪いディスクの場合には、３Ｔパター
ンで大きな周波数変動が生じている場合にはディジタル
制御発振器３の発振周波数が変動されなくなり、ディジ
タル制御発振器３が安定し、エラーレートが改善される
。

第１図において、加算器５で、位相差計測回路１からの
位相差データと、周波数差計測回路２からの周波数差デ
ータとが加算される。この加算器５の出力がディジタル
制御発振器３に供給される。

この加算器５からのデータに応じて、ディジタル制御発
振器３の周波数が制御される。

〔発明の効果〕

この発明によれば、再生ＥＦＭ信号５ＥＦＮの位相とク
ロックＰＬＣＫの位相とが±１８０度となる点に不感帯
が設けられる。このため、再生ＥＦＭ信号Ｓ　ＥＦＭの
位相とクロックＰＬＣＫの位相とが±１８０度分ずれて
いる場合にも、位相ロックがかかる。したがって、±１
８０度分のジッタが含まれている場合でも位相ロックが
かかり、アシンメトリが悪いディスクでも、エラーレー
トが改善できる。

第１０図は、アシンメトリの悪いディスクを従来のディ
ジタルＰＬＬを用いたコンパクトディスクプレーヤで再
生した時のエラーレートを示し、第１１図は、アシンメ
トリの悪いディスクをこの発明が通用されたディジタル
ＰＬＬを用いたコンパクトディスクプレーヤで再生した
時のエラーレートを示すものである。第１０図及び第１
１図において、横軸は時間を示し、縦軸はエラーレート
を示す。Ｅｌはブロックエラー、Ｅ２はエラー訂正不能
で補間されるエラーである。なお、この例では、ディス
クを倍速再生させている。

従来では、第１０図においてＥ２で示すように、エラー
訂正不可能で補間されるエラーが多く発生している。こ
の発明が適用されると、第１１図においてＥｌ２で示す
ように、エラー訂正不可能で補間されるエラーが殆ど発
生されなくなる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図〜第
５図はこの発明の一実施例における位相制御の説明に用
いるタイミング図、第６図はこの発明の一実施例におけ
る周波数制御の説明に用いる路線図、第７図〜第９図は
この発明の一実施例における周波数制御の説明に用いる
タイミング図。 第１０図及び第１１図はこの発明の効果を示すグラフで
ある。 図面における主要な符号の説明 に位相差計測回路、２：周波数差計測回路。 ３：ディジタル制御発振器、１１：ΔＴ計測カウンタ。 １２：Ｎ検出カウンタ、１３：周波数エラー量変換ＲＯ
Ｍ。

Claims (1)

1. 【特許請求の範囲】 ディジタル制御発振器の発振出力の位相と、入力信号の
   位相との位相差を計測し、上記位相差に基づいて上記デ
   ィジタル制御発振器を制御するようにしたディジタルＰ
   ＬＬにおいて、 上記ディジタル制御発振器の発振出力の位相と上記入力
   信号の位相との位相差が±１８０度の近傍に不感帯を設
   定するようにしたことを特徴とするディジタルＰＬＬ。