JPH03283621A - 多層配線構造 - Google Patents
多層配線構造Info
- Publication number
- JPH03283621A JPH03283621A JP8421890A JP8421890A JPH03283621A JP H03283621 A JPH03283621 A JP H03283621A JP 8421890 A JP8421890 A JP 8421890A JP 8421890 A JP8421890 A JP 8421890A JP H03283621 A JPH03283621 A JP H03283621A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- lower wiring
- etching
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000011229 interlayer Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特に多層配線構造に関する。
従来の、この種の多層配線構造を第4図に示す6図にお
いて102は下地と半導体基板内素子配線との間の絶縁
膜で、 103,1011は各々下位配線(アルミニウ
ム)、上位配線(アルミニウム)、また104は層間絶
縁膜であって、下位配線103と上位配線10Bとの接
続はコンタクト孔105でなされている。
いて102は下地と半導体基板内素子配線との間の絶縁
膜で、 103,1011は各々下位配線(アルミニウ
ム)、上位配線(アルミニウム)、また104は層間絶
縁膜であって、下位配線103と上位配線10Bとの接
続はコンタクト孔105でなされている。
〔発明が解決しようとする!!It)
ところで、近年微細化、高集積化が進みコンタクト孔と
下位配線との合わせマージンが小さくなってきている。
下位配線との合わせマージンが小さくなってきている。
このような状況において上述した従来の配線の接続では
第5図でBで示すように、コンタクト孔105の一部が
下位配線103からずれることがある。そして、コンタ
クト孔!05の酸化膜エツチングは拡散プロセスのばら
つき等を考えオーバエツチングするので。
第5図でBで示すように、コンタクト孔105の一部が
下位配線103からずれることがある。そして、コンタ
クト孔!05の酸化膜エツチングは拡散プロセスのばら
つき等を考えオーバエツチングするので。
下位配@103下の絶縁M102もエツチングされてし
まう、このため、より下位の配線(図示していない)ま
たは基板とショートすることがあり、半導体装置の歩留
り、信頼性を下げるといった欠点があった。
まう、このため、より下位の配線(図示していない)ま
たは基板とショートすることがあり、半導体装置の歩留
り、信頼性を下げるといった欠点があった。
本発明の目的は、上記の欠点を除去した多層配線構造を
提供することにある。
提供することにある。
(fallを解決するための手段〕
本発明の多層配線構造は、上位配線と下位配線とが、層
間絶縁膜のエツチングにより形成されるコンタクト孔を
介して、接続されるものであるが、前記下位配線の下方
の、少なくとも前記コンタクト孔を含む領域に前記エツ
チングに対する耐性を有する絶IjklIが設けるよう
にしている。
間絶縁膜のエツチングにより形成されるコンタクト孔を
介して、接続されるものであるが、前記下位配線の下方
の、少なくとも前記コンタクト孔を含む領域に前記エツ
チングに対する耐性を有する絶IjklIが設けるよう
にしている。
下位配線上に層間絶縁膜を形成してから、エツチングに
よりコンタクト孔を形成する際に、コンタクト孔が下位
配線端部より外れて形成されるような場合があっても、
下位配線下のエツチング耐性の絶縁膜の存在によって、
下位配線より下方にある絶縁膜等にクラックが生ずるこ
とがない、したがって、コンタクト孔を介して上位・下
位配線を接続する際に、下位配線下の配線1例えば半導
体基板の素子配線と短絡する事故は生じない。
よりコンタクト孔を形成する際に、コンタクト孔が下位
配線端部より外れて形成されるような場合があっても、
下位配線下のエツチング耐性の絶縁膜の存在によって、
下位配線より下方にある絶縁膜等にクラックが生ずるこ
とがない、したがって、コンタクト孔を介して上位・下
位配線を接続する際に、下位配線下の配線1例えば半導
体基板の素子配線と短絡する事故は生じない。
(実施例〕
以下1図面を参照して、本発明の一実施例につき説明す
る。181図は、実施例の多層配線構造を製造する工程
を示すもので、先ず同図(a)のように、半導体基板l
上に1図示していないが、下地1例えば素子分離領域、
拡散層領域、トランジスタ領域等を形成した後、第1の
層間絶縁膜である酸化g2を約5.Gooλ形成する。
る。181図は、実施例の多層配線構造を製造する工程
を示すもので、先ず同図(a)のように、半導体基板l
上に1図示していないが、下地1例えば素子分離領域、
拡散層領域、トランジスタ領域等を形成した後、第1の
層間絶縁膜である酸化g2を約5.Gooλ形成する。
その後、窒化シリコン膜3を周知のcVD法やプラズマ
法等で形成する。この窒化シリコン[I3がエツチング
耐性の絶縁膜である。
法等で形成する。この窒化シリコン[I3がエツチング
耐性の絶縁膜である。
次に同図(b)のように、下位配線(アルミニウム)4
を5,0OOAから10,0OOA形成し、第2の層間
絶縁膜である酸化膜5をプラズマ法やスパッタ法等で5
,0OOA −10,0OOA 31 !する。
を5,0OOAから10,0OOA形成し、第2の層間
絶縁膜である酸化膜5をプラズマ法やスパッタ法等で5
,0OOA −10,0OOA 31 !する。
そして、酸化膜5上にホトレジストを被着後。
周知のホトリソグラフィ技術により、コンタクト部位の
ホトレジストに開口を設けた後、同図(C)のように、
ドライエツチングにより酸化膜5にコンタクト孔6を形
成する。その後上位配線7をアルミニウムで約10,0
OOA形成する。
ホトレジストに開口を設けた後、同図(C)のように、
ドライエツチングにより酸化膜5にコンタクト孔6を形
成する。その後上位配線7をアルミニウムで約10,0
OOA形成する。
このような方法で配線の接続をしておくことにより1例
えば第2図にAで示すように、コンタクト孔6がずれて
下位配#114からはずれた場合にも、コンタクト孔6
をエツチング時に窒化シリコン膜のエツチングレートが
酸化膜に比べて非常に小さい為、窒化シリコン膜はほと
んどエツチングされない、このため、より下位の配線又
は基板までコンタクト孔が開孔することはない。
えば第2図にAで示すように、コンタクト孔6がずれて
下位配#114からはずれた場合にも、コンタクト孔6
をエツチング時に窒化シリコン膜のエツチングレートが
酸化膜に比べて非常に小さい為、窒化シリコン膜はほと
んどエツチングされない、このため、より下位の配線又
は基板までコンタクト孔が開孔することはない。
次に、別の実施例につき説明する。第2の実施例は、第
3図の縦断面図に示す構造であって、窒化シリコン膜3
はコンタクト孔6下部にのみ形成されている。この実施
例では1例えば下位配線4と、より下位の配線とを接続
するコンタクト孔の形成が従来と全く同一に出来るとい
う利点がある。
3図の縦断面図に示す構造であって、窒化シリコン膜3
はコンタクト孔6下部にのみ形成されている。この実施
例では1例えば下位配線4と、より下位の配線とを接続
するコンタクト孔の形成が従来と全く同一に出来るとい
う利点がある。
以上説明したように、本発明は下位配線と上位配線とを
接続するコンタクト孔下にコンタクト孔エツチングの際
、エツチング耐性のある絶縁膜を設けることにより、よ
り下位の配線とのショートを防止できる効果があり高歩
留りの半導体装置を提供できる。
接続するコンタクト孔下にコンタクト孔エツチングの際
、エツチング耐性のある絶縁膜を設けることにより、よ
り下位の配線とのショートを防止できる効果があり高歩
留りの半導体装置を提供できる。
なお1本発明の実施例では耐エツチング性のある絶縁膜
を窒化シリコン膜で説明したが下位配線上の第2の層間
絶縁膜とエツチングレートの違う絶縁膜であれば何でも
使用できることは明らかである。
を窒化シリコン膜で説明したが下位配線上の第2の層間
絶縁膜とエツチングレートの違う絶縁膜であれば何でも
使用できることは明らかである。
また、下位配線とコンタクト孔の合わせマージンは設計
時より第2図のようにマイナスマージンでもかまわない
。
時より第2図のようにマイナスマージンでもかまわない
。
第1図(a)〜(c)は本発明の一実施例の縦断面図、
第2図は第1図においてコンタクト孔がずれた場合を示
す縦断面図、第3図は別の実施例の縦断面図、第4図、
第5図は従来例の縦断面図である。 3・・・窒化シリコン膜 (エツチング耐性絶縁膜)、 4・・・下位配線、 5・・・酸化膜 (層間絶縁膜) 6・・・コンタク ト 孔、 7・・・上位配線。 特 許 出 願 人 日 本 電 気 株2式 %式%
第2図は第1図においてコンタクト孔がずれた場合を示
す縦断面図、第3図は別の実施例の縦断面図、第4図、
第5図は従来例の縦断面図である。 3・・・窒化シリコン膜 (エツチング耐性絶縁膜)、 4・・・下位配線、 5・・・酸化膜 (層間絶縁膜) 6・・・コンタク ト 孔、 7・・・上位配線。 特 許 出 願 人 日 本 電 気 株2式 %式%
Claims (1)
- 上位配線と下位配線とが、層間絶縁膜のエッチングに
より形成されるコンタクト孔を介して、接続される多層
配線構造において、前記下位配線の下方の、少なくとも
前記コンタクト孔を含む領域に前記エッチングに対する
耐性を有する絶縁膜が設けてあることを特徴とする半導
体装置の多層配線構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8421890A JPH03283621A (ja) | 1990-03-30 | 1990-03-30 | 多層配線構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8421890A JPH03283621A (ja) | 1990-03-30 | 1990-03-30 | 多層配線構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03283621A true JPH03283621A (ja) | 1991-12-13 |
Family
ID=13824343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8421890A Pending JPH03283621A (ja) | 1990-03-30 | 1990-03-30 | 多層配線構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03283621A (ja) |
-
1990
- 1990-03-30 JP JP8421890A patent/JPH03283621A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
JPS61112356A (ja) | 集積回路に貫通導体を形成する方法 | |
JPH1117005A (ja) | 半導体装置及びその製造方法 | |
JPS63211672A (ja) | 半導体集積回路装置 | |
US6445071B1 (en) | Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof | |
JP2515408B2 (ja) | バイポ−ラ型半導体装置 | |
JPH03283621A (ja) | 多層配線構造 | |
JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
JP2950620B2 (ja) | 半導体装置 | |
JP2809172B2 (ja) | 半導体装置 | |
JPH05226475A (ja) | 半導体装置の製造方法 | |
KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
JP3112036B2 (ja) | 半導体装置の製造方法 | |
JPS61239646A (ja) | 多層配線の形成方法 | |
JPH04239751A (ja) | 半導体集積回路の製造方法 | |
JPH03116852A (ja) | 半導体装置 | |
JPH0541454A (ja) | 半導体装置 | |
JP2002083867A (ja) | 半導体装置及びその製造方法 | |
JPS60177652A (ja) | 半導体装置の製造方法 | |
JPH01154534A (ja) | 半導体装置の製造方法 | |
JPS63287035A (ja) | 多層配線をもつ半導体集積回路装置 | |
JPH0542139B2 (ja) | ||
JPS5921043A (ja) | 半導体装置の製造方法 | |
JPS62156834A (ja) | 半導体集積回路装置 |