[go: up one dir, main page]

JPH03280562A - Lead frame and semiconductor device resin sealing method - Google Patents

Lead frame and semiconductor device resin sealing method

Info

Publication number
JPH03280562A
JPH03280562A JP8183390A JP8183390A JPH03280562A JP H03280562 A JPH03280562 A JP H03280562A JP 8183390 A JP8183390 A JP 8183390A JP 8183390 A JP8183390 A JP 8183390A JP H03280562 A JPH03280562 A JP H03280562A
Authority
JP
Japan
Prior art keywords
resin
cavity
lead frame
gate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8183390A
Other languages
Japanese (ja)
Inventor
Tamaki Wada
環 和田
Kenichi Imura
健一 井村
Takafumi Nishida
隆文 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP8183390A priority Critical patent/JPH03280562A/en
Publication of JPH03280562A publication Critical patent/JPH03280562A/en
Pending legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To prevent the void failures on a package surface without damaging a package or a semiconductor chip, by equipping the outer frame of a lead frame with a hole for passing resin sealing material which hole has a sectional area smaller than the horizontal sectional area of a void discharging cavity of a metal mold for resin-sealing semiconductor mounting. CONSTITUTION:The outer frame 1 of a lead frame is equipped with a resin passing hole 8 whose area is smaller than the horizontal sectional area of a second cavity (void discharging cavity) 24 of a metal mold 20 for resin-sealing a semiconductor chip. Resin 11A containing voids on and under the lead frame is trapped, through the resin passing hole 8 of the lead frame, in the second cavity 24 linked to a second gate 23 for discharging voids generated in a first cavity 22. Thereby, when a completed product is cut off from the second gate 23, and the lead is subjected to bending molding process, the resin 11A molded by the second cavity (void discharging cavity) 24 is vertically fixed penetrating the resin passing hole 8, and the exfoliation from the lead frame can be prevented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リードフレーム及び半導体装置樹脂封止方法
に関し、特に、パッケージ表面にボードが発生するのを
防止する技術に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a lead frame and a method for resin-sealing a semiconductor device, and particularly relates to a technique for preventing the formation of a board on the surface of a package.

〔従来技術〕[Prior art]

従来、パッケージ内部の半導体チップ上のレジンとタブ
下レジンの注入量等のバランスがずれることによりボー
ドが発生する。これを防止する対策として、例えば、特
開昭60−126841号公報に記載されるように、ポ
ットに接続されたランナにゲートを介して接続されたキ
ャビティを配設した半導体装置の樹脂封止用金型におい
て、完成製品を前記ランナから切断するための第1ゲー
トと、該第1ゲートに連接した第1キャビティと、該第
1キャビティで生じたボードを排出するための第2ゲー
トと、該第2ゲートに連接し、前記ボードをトラップす
るための第2キャビティとかなる半導体装置樹脂封止用
金型が提案されている。
Conventionally, boarding occurs due to an imbalance in the injection amount of resin on the semiconductor chip inside the package and resin under the tab. As a measure to prevent this, for example, as described in Japanese Patent Application Laid-Open No. 60-126841, there is a method for resin-sealing semiconductor devices in which a cavity is connected to a runner connected to a pot via a gate. The mold includes a first gate for cutting the finished product from the runner, a first cavity connected to the first gate, a second gate for discharging the board produced in the first cavity, and a second gate for discharging the board produced in the first cavity. A mold for resin-sealing a semiconductor device has been proposed, which is connected to a second gate and serves as a second cavity for trapping the board.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら1本発明者は、前記従来の技術を検討した
結果、次の問題点を見い出した。
However, as a result of studying the above-mentioned conventional techniques, the inventor of the present invention discovered the following problem.

完成製品を前記第2ゲートから切断し、リードを成形す
る際に、第2キャビティで成形されたレジンが切断した
リードフレームから剥離し、その時分離した小片レジン
がパッケージの表面と固定装置の間に侵入し、これが固
定装置の圧力により。
When the finished product is cut from the second gate and leads are molded, the resin molded in the second cavity peels off from the cut lead frame, and the separated small pieces of resin are placed between the surface of the package and the fixing device. Penetration due to the pressure of the fixation device.

パッケージ又は半導体チップの破損を生じる。This may cause damage to the package or semiconductor chip.

本発明の目的は、パッケージ又は半導体チップを破損す
ることなく、パッケージ表面のボード不良を防止するこ
とが可能な技術を提供することにある。
An object of the present invention is to provide a technique that can prevent board defects on the surface of a package without damaging the package or the semiconductor chip.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

(課題を解決するための手段〕 本願において開示される発明のうち1代表的なものの概
要を簡単に説明すれば、下記のとおりである。
(Means for Solving the Problems) A brief overview of one typical invention disclosed in this application is as follows.

リードフレームの外枠に半導体装置樹脂封止用金型のボ
ード排出用キャビティの水平断面積より小さい水平断面
積の樹脂封止材通過用孔を設けたリードフレームである
This lead frame is provided with a resin sealing material passage hole having a horizontal cross-sectional area smaller than the horizontal cross-sectional area of a board discharge cavity of a mold for resin-sealing a semiconductor device in the outer frame of the lead frame.

このリードフレームと、完成製品をランナから切断する
ための第1ゲートと、該第1ゲートに連接した第1キャ
ビティと、践第1キャビティで生じたボードを排出する
ための第2ゲートと、該第2ゲートに連接し、前記リー
ドフレームの樹脂封止材通過用孔を通してリードフレー
ムの上下に前記ボードをトラップするための第2キャビ
ティとからなる半導体装置樹脂封止用金型とを用いる半
導体装置樹脂封止方法である。
This lead frame, a first gate for cutting the finished product from the runner, a first cavity connected to the first gate, a second gate for discharging the board produced in the first cavity, and a second gate for discharging the board produced in the first cavity. A semiconductor device using a semiconductor device resin molding mold comprising a second cavity connected to a second gate and trapping the board above and below the lead frame through a resin molding material passing hole in the lead frame. This is a resin sealing method.

〔作用〕[Effect]

前記の手段によれば、リードフレームの外枠に、半導体
装置樹脂封止用金型のボード排出用キャビティの水平断
面積より小さい水平断面積の樹脂封止材(以下、レジン
という)通過用孔をリードフレームの外枠に設けたリー
ドフレームを用い、第1キャビティで生じたボードを排
出するための第2ゲート番二連接した第2キャビティに
、前記リードフレームのレジン通過用孔を通してリード
フレームの上下に前記ボードを含むレジンをトラップす
ることにより、完成製品を前記第2ゲートから切断し、
リードを成形する際に、第2キャビティ(ボード排出用
キャビティ)で成形されたレジンがレジン通過用孔を介
して切断されるリードフレームの上下から剥離すること
がない、これにより、小片レージンがパッケージの表面
と固定装置の間に侵入することがないので、固定装置の
圧力により、パッケージ又は半導体チップを破損するこ
とがない。
According to the above-mentioned means, the outer frame of the lead frame is provided with a hole through which the resin encapsulant (hereinafter referred to as resin) passes, and whose horizontal cross-sectional area is smaller than the horizontal cross-sectional area of the board ejection cavity of the semiconductor device resin encapsulant mold. Using a lead frame provided on the outer frame of the lead frame, the resin passage hole of the lead frame is passed through the second cavity connected to the second gate for discharging the board generated in the first cavity. cutting the finished product from the second gate by trapping resin containing the board above and below;
When molding leads, the resin molded in the second cavity (board ejection cavity) does not separate from the top and bottom of the lead frame that is cut through the resin passage hole. Since there is no intrusion between the surface of the device and the fixing device, the package or the semiconductor chip will not be damaged by the pressure of the fixing device.

これにより、パッケージ又は半導体チップを破損するこ
となく、パッケージ表面のボード不良を防止することが
できる。
This makes it possible to prevent board defects on the surface of the package without damaging the package or the semiconductor chip.

以下、本発明の一実施例を図面を用いて具体的に説明す
る。
Hereinafter, one embodiment of the present invention will be specifically described using the drawings.

なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
Note that throughout the description of the embodiments, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.

【実施例■〕[Example ■]

第1図は、本発明の実施例1のリードフレームの概略構
成を示す平面図、 第2図は、第1図に示す本実施例■にょろり−トフレー
ムを用いて組立てられた半導体装置の平面図− 第3図は、本発明の実施例1の半導体装置樹脂封+)一
方法を説明するための断面図である。
1 is a plan view showing a schematic structure of a lead frame according to Example 1 of the present invention, and FIG. 2 is a plan view of a semiconductor device assembled using the Nyororito frame of Example 1 shown in FIG. Plan view - FIG. 3 is a sectional view for explaining one method of resin sealing the semiconductor device according to the first embodiment of the present invention.

本実施例!のリードフレームは、第1図に示すように、
O,15mmの71.(さの金属板を打抜加工やエツチ
ング加工によって作られる。そして、その形状は部分的
には幅の異なる箇所はあるが、全体として四居形枠を形
成する枠部1の中央に半導体チップ2を取り付ける四辺
形のタブ3が設けられている。このタブ3は、その四隅
の外端を枠部1の内側隅部にそれぞれ連結する細いタブ
吊りリート4で支持されている。
This example! As shown in Figure 1, the lead frame of
O, 15mm 71. (It is made by punching or etching a metal plate.Although the shape has different widths in some parts, the semiconductor chip is placed in the center of the frame part 1 which forms a four-shaped frame as a whole.) A quadrilateral tab 3 is provided for attaching the frame 1. The tab 3 is supported by narrow tab suspension leats 4 whose four outer ends are respectively connected to the inner corners of the frame 1.

また、4方自からこのタブ3に向かって複数のノード5
が延び、その先端(内端)はタブ3の周縁近傍に臨んで
いる。
Also, multiple nodes 5 from the 4 directions toward this tab 3.
extends, and its tip (inner end) faces near the peripheral edge of the tab 3.

また、4方向に延びるリード5の後端はそれぞれ枠部1
の内側に連結されている。また、レジンモールド時に溶
けたレジンの流出を阻止すべく各リード5間及びリード
5と枠部1との間に延びるダム片6がタブ3を取り囲む
ように配設されている。また、枠部1にはガイド孔7が
設けられている。
Further, the rear ends of the leads 5 extending in four directions are each connected to a frame portion 1.
is connected inside. Furthermore, a dam piece 6 extending between the leads 5 and between the leads 5 and the frame portion 1 is arranged to surround the tab 3 in order to prevent melted resin from flowing out during resin molding. Further, the frame portion 1 is provided with a guide hole 7.

また、枠部1のレジン注入口10と対向する位置には、
本発明の四辺形の通過用孔8が設けられている。この四
辺形の通過用孔8は、後述の半導体装置樹脂封止用金型
のボード排出用キャビティの水平断面積より小さい面積
(水平断面積)になっている。また、枠部1の所定位置
には、レジンモールド時の熱応力を低減するための熱応
力低減孔9が設けられている。
In addition, at a position facing the resin injection port 10 of the frame portion 1,
A quadrilateral passage hole 8 according to the invention is provided. This quadrilateral passage hole 8 has an area (horizontal cross-sectional area) smaller than the horizontal cross-sectional area of a board ejection cavity of a mold for resin-sealing a semiconductor device, which will be described later. Furthermore, a thermal stress reduction hole 9 is provided at a predetermined position of the frame portion 1 to reduce thermal stress during resin molding.

このようなリードフレームを用いて半導体装置を組み立
てる場合には、第1図に示すように、タブ3の上に半導
体チップ2を固定し、この半導体チップ2の電極とリー
ド5とをワイヤで電気的に接続し、その後、第3図に示
すように、半導体装置樹脂封止用金型20の第1キャビ
ティ22内に配置され、半導体装置樹脂封止用金型20
の第1キャビティ22内にレジン11が注入されて前記
ダム片6の内側がレジン11でモールドされる。
When assembling a semiconductor device using such a lead frame, as shown in FIG. After that, as shown in FIG.
The resin 11 is injected into the first cavity 22 of the dam piece 6, and the inside of the dam piece 6 is molded with the resin 11.

前記半導体装置樹脂封止用金型20は、第3図に示すよ
うに、ポットに接続されるランナに第1ゲート21を介
して接続された第1キャビティ22が設けられている。
As shown in FIG. 3, the mold 20 for resin-sealing a semiconductor device is provided with a first cavity 22 connected via a first gate 21 to a runner connected to a pot.

この第1キャビティ22で生じたボードを排出するため
の第2ゲート23が設けられ、この第2ゲート23に連
結し、前記リードフレームのレジン通過用孔8を通して
リードフレームの上下に前記ボードをトラップするため
の第2キャビティ24が設けられている。この第2キャ
ビティ24の高さは、第1キャビティ22の高さよりも
低く構成されている。
A second gate 23 is provided for discharging the board produced in the first cavity 22, and is connected to the second gate 23 to trap the board above and below the lead frame through the resin passing hole 8 of the lead frame. A second cavity 24 is provided for this purpose. The height of this second cavity 24 is configured to be lower than the height of the first cavity 22.

本実施例Iの半導体装置樹脂封止方法によれば、リード
フレームの外枠1に、半導体チップ樹脂封止用金型20
の第2キャビティ (ボード排出用キャビティ)24の
水平断面積より小さい面積のレジン通過用孔8を設けた
リードフレームを用い、第1キャビティ22で生じたボ
ードを排出するための第2ゲート23に連結した第2キ
ャビティ24に、前記リードフレームのレジン通過用孔
8を通してり−ドフレームの上下に前記ボードを含むレ
ジンIIAをトラップすることにより、完成製品を前記
第2ゲート23から切断し、リードの折曲げ成形加工を
行う際に、第2キャビティ (ボード排出用キャビティ
)24で成形されたレジンIIAがレジン通過用孔8を
貫通して上下に固定されてあり、切断されるリードフレ
ームから剥離することがないので、小片レジンがパッケ
ージ32の表面と固定装置との間に侵入することがなく
、固定装置の圧力により、パッケージ32又は半導体チ
ップ2を破損するのを防止することができる。
According to the semiconductor device resin encapsulation method of Example I, the semiconductor chip resin encapsulation mold 20 is attached to the outer frame 1 of the lead frame.
A second gate 23 for discharging the board produced in the first cavity 22 is formed using a lead frame provided with a resin passing hole 8 having an area smaller than the horizontal cross-sectional area of the second cavity (board discharge cavity) 24. The finished product is cut from the second gate 23 by trapping the resin IIA including the board on the top and bottom of the lead frame through the resin passing hole 8 of the lead frame into the connected second cavity 24, and the lead When performing the bending process, the resin IIA formed in the second cavity (board ejection cavity) 24 passes through the resin passage hole 8 and is fixed vertically, and is peeled off from the lead frame to be cut. Therefore, small pieces of resin do not enter between the surface of the package 32 and the fixing device, and damage to the package 32 or the semiconductor chip 2 due to the pressure of the fixing device can be prevented.

これにより、前記レジン11を半導体装置樹脂封止用金
型20に注入する際、パッケージ32内部の半導体チッ
プ2上のレジン11とタブ下レジン11の注入量のバラ
ンスがずれでも、パッケージ32又は半導体チップ2の
破損することなく、パッケージ32表面のボード不良を
防止することができる。
As a result, when injecting the resin 11 into the semiconductor device resin sealing mold 20, even if the injection amount of the resin 11 on the semiconductor chip 2 inside the package 32 and the under-tab resin 11 is out of balance, the package 32 or the semiconductor It is possible to prevent board defects on the surface of the package 32 without damaging the chip 2.

〔実施例■〕[Example ■]

第4図は1本発明の実施例HのS OJ (Small
Out−1ine J−bend)型の樹脂封止型パッ
ケージのリードフレームの概略構成を示す平面図である
FIG. 4 shows the S OJ (Small) of Example H of the present invention.
FIG. 2 is a plan view showing a schematic configuration of a lead frame of an out-line (J-bend) type resin-sealed package.

第4図に示すように、本実施例■の半導体チップ2は、
S OJ (Small 0ut−1ine J −b
end)型の樹脂封止型パッケージ32で封止されてい
る。前記半導体チップ2は、例えば16 [Mbit]
 X l [bit]の大容量のD RA M (Dy
namic Random AccessMemory
)で構成され、1.6.48[mm] X8.54 [
mmlの平面長方形状で構成されている。この半導体チ
ップ2は、400 [mil]の樹脂対f型パッケージ
32に封止される。
As shown in FIG. 4, the semiconductor chip 2 of this embodiment (■) is
S OJ (Small 0ut-1ine J-b
end) type resin-sealed package 32. The semiconductor chip 2 has, for example, 16 [Mbit]
Large capacity DRAM (Dy
namic Random AccessMemory
), 1.6.48 [mm] x 8.54 [
It is composed of a flat rectangular shape of mml. This semiconductor chip 2 is sealed in a 400 mil resin-paired F-type package 32.

リードフレーム33は、20本の信号用インナーリード
33A、2本の共通インナーリート(バスバー)33A
、、24本のアウターリート33B及び2個の支持リー
ド(吊りリード)33Cで構成されている。
The lead frame 33 includes 20 signal inner leads 33A and two common inner leads (busbars) 33A.
,, It is composed of 24 outer leads 33B and 2 support leads (hanging leads) 33C.

また、枠部のレジン注入口33Dに対向する位置にレジ
ン通過用孔33Eが設けられている。
Further, a resin passage hole 33E is provided in the frame portion at a position facing the resin injection port 33D.

このリードフレーム33は、例えばF e −N i(
例えばNi含有率42又は50[%])合金。
This lead frame 33 has, for example, F e −N i (
For example, an alloy with a Ni content of 42 or 50%.

Cu等で形成されている。It is made of Cu or the like.

この種の樹脂封止型パッケージ32は、半導体チップ2
の主面上に信号用インナーリード33A及び共通インナ
ーリード(バスバー)33A、を配置したL OG (
Lead On Chip)構造を採用している。
This type of resin-sealed package 32 is a semiconductor chip 2.
A signal inner lead 33A and a common inner lead (bus bar) 33A are arranged on the main surface of the
Adopts a lead-on-chip structure.

LOG構造を採用する樹脂封止型パッケージ32は。The resin-sealed package 32 employs a LOG structure.

半導体チップ2の形状に規制されずに信号用インナーリ
ード33Aを自由に引き回せるので、この引き回しに相
当する分、サイズの大きな半導体チップ2を封止するこ
とができる。つまり、LOG構造を採用する樹脂封止型
パッケージ32は、大容量化に基づき半導体チップ2の
サイズが大型化しても、封止サイズ(パッケージサイズ
)は小さく抑えられるので、実装密度を高めることがで
きる。
Since the signal inner leads 33A can be routed freely without being restricted by the shape of the semiconductor chip 2, it is possible to seal a large semiconductor chip 2 by an amount corresponding to the route. In other words, in the resin-sealed package 32 that adopts the LOG structure, even if the size of the semiconductor chip 2 increases due to increased capacity, the sealing size (package size) can be kept small, making it possible to increase the packaging density. can.

このようなリードフレーム33を用いて半導体装置を組
み立てる場合には、半導体チップ2の主面上に、絶縁フ
ィルム31を介在させて信号用インナーリード33A、
共通インナーリード(バスバー)33Aユ及び支持リー
ド(吊りリード)33Cを接着固定し、この半導体チッ
プ2の電極と前記各インナーリード33A、33A、と
をワイヤで電気的的に接続し、その後、第3図に示すよ
うに、半導体装置樹脂封止用金型20の内に配置され、
半導体装置樹脂封止用金型20の第1キャビティ22内
にレジン11が注入されて前記ダム片6の第1キャビテ
ィ22内側がレジン11がモールドされる。
When assembling a semiconductor device using such a lead frame 33, the signal inner leads 33A,
The common inner lead (bus bar) 33A and the support lead (hanging lead) 33C are adhesively fixed, and the electrodes of the semiconductor chip 2 and each of the inner leads 33A, 33A are electrically connected with wires, and then the As shown in FIG.
The resin 11 is injected into the first cavity 22 of the semiconductor device resin sealing mold 20, and the resin 11 is molded inside the first cavity 22 of the dam piece 6.

このようにすることにより、実施例Iと同様に完成製品
を前記第2ゲート23から切断し、リードの折曲げ加工
を行う際に、第2キャビティ (ボード排出用キャビテ
ィ)24で成形されたレジンIIAがレジン通過用孔3
3Eを貫通して上下に固定されてあり、切断されるリー
ドフレーム33から剥離することがないので、小片レー
ジンがパッケージの表面と固定装置との間に侵入するこ
とがなく、固定装置の圧力により、パッケージ又は半導
体チップ31を破損するのを防止することができる。
By doing this, when cutting the finished product from the second gate 23 and bending the leads as in Example I, the resin molded in the second cavity (board ejection cavity) 24 can be removed. IIA is resin passage hole 3
3E and is fixed on the top and bottom, and will not peel off from the lead frame 33 to be cut, so small pieces of resin will not enter between the surface of the package and the fixing device, and the pressure of the fixing device will prevent small pieces of resin from entering between the package surface and the fixing device. , the package or the semiconductor chip 31 can be prevented from being damaged.

これにより、前記レジン11を半導体装置樹脂封止用金
型20に注入する際、パッケージ内部の半導体チップ2
上のレジン11と半導体チップ2の下レジン11の注入
量等のバランスがずれても、パッケージ又は半導体チッ
プの破損することなく、パッケージ表面のボード不良を
防止することができる。
As a result, when the resin 11 is injected into the semiconductor device resin sealing mold 20, the semiconductor chip 2 inside the package is
Even if the injection amount of the upper resin 11 and the lower resin 11 of the semiconductor chip 2 is out of balance, the package or the semiconductor chip will not be damaged, and board defects on the package surface can be prevented.

以上1本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
The present invention has been specifically explained above based on examples, but
It goes without saying that the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the spirit thereof.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

レジンを半導体チップ樹脂封止用金型に注入する際、パ
ッケージ内部の半導体チップ上のレジン11とタブ又は
半導体チッ”プの下レジンの注入量のバランスがずれで
も、パッケージ又は半導体チップを破損することなく、
パッケージ表面のボード不良を防止することができる。
When injecting resin into a mold for resin-sealing a semiconductor chip, even if there is an imbalance between the amount of resin 11 on the semiconductor chip inside the package and the resin under the tab or semiconductor chip, the package or semiconductor chip may be damaged. without any
Board defects on the package surface can be prevented.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の実施例1のリードフレームの概略構
成を示す平面図。 第2図は、第1図に示す本実施例1によるリードフレー
ムを用いて組立てられた半導体装置の平面図、 第3図は、本発明の実施例Iの半導体装置樹脂封止方法
を説明するための断面図、 第4図は1本発明の実施例HのSOJ型の樹脂封止型パ
ッケージのリードフレームの概略構成を示す平面図であ
る。 図中、1・・・枠部、2・・・半導体チップ、3・・・
タブ、4・・タブ吊りリード、5・・・リード、6・・
ダム片、7・・・ガイド孔、8.331!:・レジン通
過用孔、9・・・熱応力低減孔、10.33D・・・レ
ジンlL入1]、11・・レジン、IIA・・・ボード
を含むレジン、2o・・半導体装I+’?樹脂封止川金
型用21・第1ゲート、22山第1キヤ、ビティ、23
・・第2ゲート、24・・第2キャビティ、31・・絶
縁フィルム、32・・パッケージ、33・リードフレー
ム、33A・・信号用インナーリード、33A。 ・・共通インナーリード(バスバー)、3313・・7
 S7ターリード、33C・・支持リード(吊りリード
)。
FIG. 1 is a plan view showing a schematic configuration of a lead frame according to Example 1 of the present invention. FIG. 2 is a plan view of a semiconductor device assembled using the lead frame according to Example 1 shown in FIG. 1, and FIG. 3 illustrates a method for resin-sealing a semiconductor device according to Example I of the present invention. FIG. 4 is a plan view showing a schematic structure of a lead frame of an SOJ type resin-sealed package according to Example H of the present invention. In the figure, 1... frame portion, 2... semiconductor chip, 3...
Tab, 4...Tab hanging lead, 5...Lead, 6...
Dam piece, 7...Guide hole, 8.331! :・Resin passage hole, 9...Thermal stress reduction hole, 10.33D...Resin 1L included], 11...Resin, IIA...Resin including board, 2o...Semiconductor device I+'? Resin-sealed river mold 21, 1st gate, 22 mountain 1st gear, bitty, 23
...Second gate, 24..Second cavity, 31..Insulating film, 32..Package, 33.Lead frame, 33A..Inner lead for signal, 33A.・・Common inner lead (busbar), 3313・・7
S7 tar lead, 33C...Support lead (hanging lead).

Claims (1)

【特許請求の範囲】 1、リードフレームの外枠に、半導体装置樹脂封止用金
型のボード排出用キャビティの水平断面積より小さい水
平断面積の樹脂封止材通過用孔を設けたことを特徴とす
るリードフレーム。 2、請求項1のリードフレームと、完成製品をランナか
ら切断するための第1ゲートと、該第1ゲートに連接し
た第1キャビティと、該第1キャビティで生じたボード
を排出するための第2ゲートと、該第2ゲートに連接し
、前記リードフレームの樹脂封止材通過用孔を通してリ
ードフレームの上下に前記ボードをトラップするための
第2キャビティとからなる半導体装置樹脂封止用金型と
を用いることを特徴とする半導体装置樹脂封止方法。
[Claims] 1. A resin encapsulant passage hole having a horizontal cross-sectional area smaller than the horizontal cross-sectional area of a board ejection cavity of a semiconductor device resin encapsulant mold is provided in the outer frame of the lead frame. Characteristic lead frame. 2. The lead frame according to claim 1, a first gate for cutting the finished product from the runner, a first cavity connected to the first gate, and a first cavity for discharging the board produced in the first cavity. 2 gates, and a second cavity connected to the second gate for trapping the board above and below the lead frame through a resin sealing material passing hole in the lead frame. A semiconductor device resin encapsulation method characterized by using the following.
JP8183390A 1990-03-29 1990-03-29 Lead frame and semiconductor device resin sealing method Pending JPH03280562A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8183390A JPH03280562A (en) 1990-03-29 1990-03-29 Lead frame and semiconductor device resin sealing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8183390A JPH03280562A (en) 1990-03-29 1990-03-29 Lead frame and semiconductor device resin sealing method

Publications (1)

Publication Number Publication Date
JPH03280562A true JPH03280562A (en) 1991-12-11

Family

ID=13757477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8183390A Pending JPH03280562A (en) 1990-03-29 1990-03-29 Lead frame and semiconductor device resin sealing method

Country Status (1)

Country Link
JP (1) JPH03280562A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293065A (en) * 1992-08-27 1994-03-08 Texas Instruments, Incorporated Lead frame having an outlet with a larger cross sectional area than the inlet
JPH0917942A (en) * 1995-06-29 1997-01-17 Samsung Electron Co Ltd Lead frame with tie-bar extended and semiconductor chip package using it
WO2013001905A1 (en) * 2011-06-28 2013-01-03 トヨタ自動車株式会社 Lead frame and power module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293065A (en) * 1992-08-27 1994-03-08 Texas Instruments, Incorporated Lead frame having an outlet with a larger cross sectional area than the inlet
JPH0917942A (en) * 1995-06-29 1997-01-17 Samsung Electron Co Ltd Lead frame with tie-bar extended and semiconductor chip package using it
WO2013001905A1 (en) * 2011-06-28 2013-01-03 トヨタ自動車株式会社 Lead frame and power module

Similar Documents

Publication Publication Date Title
US6437429B1 (en) Semiconductor package with metal pads
WO1998029903A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US5214846A (en) Packaging of semiconductor chips
US6882048B2 (en) Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
US5623163A (en) Leadframe for semiconductor devices
JPH08236683A (en) Lead frame
JPH047848A (en) Manufacture of resin sealing type semiconductor equipment and resin sealing die and lead frame used therein
JPH03280562A (en) Lead frame and semiconductor device resin sealing method
US6501158B1 (en) Structure and method for securing a molding compound to a leadframe paddle
CN111106089B (en) High-density pin QFN packaging structure and method
JPS62150868A (en) Lead frame for semiconductor devices and resin sealing method using it
JPH0936157A (en) Molding device for semiconductor package and molding method
JPH05102216A (en) Semiconductor device
JPH09289222A (en) Heat dissipation and support structure, plastic package for semiconductor electronic device, and method of manufacturing the same
JP2001185567A (en) Semiconductor device and method of manufacturing the same
TWI419288B (en) Leadframe strip, molding method thereof and semiconductor package having leadframe
US20250038077A1 (en) Electronic device with lead lock
KR100281122B1 (en) semiconductor package
KR200183768Y1 (en) Lead frame
KR20000015537A (en) Air vent structure of a mold die
JPH05102373A (en) Semiconductor device
JPH11297921A (en) Frame for semiconductor device and manufacture thereof, and manufacture of semiconductor device using frame therefor
JPH0429334A (en) Mold for molding resin
JPS59155160A (en) Resin seal type electronic part utilizing lead frame
JP2001044351A (en) Semiconductor device and method of manufacturing the same