JPH03274030A - Optical functional element - Google Patents
Optical functional elementInfo
- Publication number
- JPH03274030A JPH03274030A JP2073908A JP7390890A JPH03274030A JP H03274030 A JPH03274030 A JP H03274030A JP 2073908 A JP2073908 A JP 2073908A JP 7390890 A JP7390890 A JP 7390890A JP H03274030 A JPH03274030 A JP H03274030A
- Authority
- JP
- Japan
- Prior art keywords
- light
- input
- layer
- light emitting
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 11
- 230000000694 effects Effects 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 3
- 238000010521 absorption reaction Methods 0.000 abstract description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 26
- 238000000034 method Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005253 cladding Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910017974 NH40H Inorganic materials 0.000 description 1
- 229920000148 Polycarbophil calcium Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229940085806 fibercon Drugs 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、光情報処理装置における光演算素子等として
有用な半導体光機能素子に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a semiconductor optical functional device useful as an optical arithmetic device or the like in an optical information processing device.
集積型光機能素子としては、第1図に示したようなI(
PT(異種接合ホトトランジスタ)とLED(発光ダイ
オード)を集積したI nGaA sP系の光メモリー
素子がある(Technicaldigest、 20
C3−2、Integranted 0ptics a
ndOptical−fiber Con+munic
ation (100C) 1939゜Kobe、 J
apan)。As an integrated optical functional device, I(
There is an InGaA sP optical memory device that integrates a PT (heterogeneous junction phototransistor) and an LED (light emitting diode) (Technical Digest, 20
C3-2, Integrated Optics a
ndOptical-fiber Con+munic
ation (100C) 1939゜Kobe, J
apan).
この素子は、入力光波長1.3μm、出力光波長1.3
μmで、基板側から光が入射し、基板上方へ出力光が出
射する、下入力上出力タイプの素子であり、光スイツチ
動作を利用した光メモリー素子である。This element has an input light wavelength of 1.3 μm and an output light wavelength of 1.3 μm.
It is a lower input, upper output type device in which light enters from the substrate side and output light is emitted above the substrate, and is an optical memory device that utilizes optical switch operation.
また、同様な構造をAaGaAs系に適用した例も報告
されている(電子情報通信学会技術研究報告、電子デバ
イス、E D88−111)。Furthermore, an example in which a similar structure is applied to an AaGaAs system has also been reported (IEICE Technical Research Report, Electronic Devices, ED88-111).
前述の光機能素子(光メモリー素子)では、入力光と出
力光の波長が同じであるために、入力光と出力光を分離
するには入力光を基板の裏側から入射させ、出力光は基
板の表側へ出射させる必要があった。従って、素子サイ
ズにくらべて基板の厚さが厚く、基板裏面からの入力光
が基板表面の各素子に到達する時に発生する隣接素子間
での入力光のクロストークや、基板のサポートの困難性
、大規模集積化における放熱の問題など、解決されるべ
き問題点が多い。また、動作条件が光スイツチ動作に基
づいているため、素子の出力をOFFにする、即ち書き
込まれた情報の消去には、−炭素子のバイアスを0にし
なければならない点も問題である。このことを改善する
には、光帰還量の制御が重要である。In the aforementioned optical functional device (optical memory device), the input light and output light have the same wavelength, so in order to separate the input light and output light, the input light enters from the back side of the substrate, and the output light enters from the back side of the substrate. It was necessary to emit light to the front side of the Therefore, the thickness of the board is thick compared to the element size, and crosstalk of input light between adjacent elements occurs when input light from the back of the board reaches each element on the front of the board, and it is difficult to support the board. There are many problems that need to be solved, such as heat dissipation in large-scale integration. Another problem is that since the operating conditions are based on optical switch operation, the -carbon bias must be set to 0 in order to turn off the output of the element, that is, to erase written information. To improve this problem, it is important to control the amount of optical feedback.
AQGaAs系をもちいた前述の素子では、上人力士出
力であるが、出力光を取りだすためにAQGaAs基板
を用いなければならず、このAQGaAs基板は熱伝導
度が低いため放熱性が悪く大規模集積化での放熱が問題
となってくる。さらに、InGaAsP系の素子と同様
に、素子のサポートの困難性の問題も存在している。G
aAs基板を使用する場合でも、基板裏面をエツチング
する必要があり、プロセスの制御性も問題となってくる
。The above-mentioned device using the AQGaAs system has a Junin Sumo wrestler output, but an AQGaAs substrate must be used to extract the output light, and this AQGaAs substrate has low thermal conductivity, so it has poor heat dissipation and is difficult to integrate on a large scale. Heat dissipation in the process becomes a problem. Furthermore, as with InGaAsP-based devices, there is also the problem of difficulty in supporting the device. G
Even when using an aAs substrate, it is necessary to etch the back surface of the substrate, and process controllability also becomes an issue.
本発明の目的は、従来の光メモリー素子の上述のような
問題点を解決し、入力光の隣接素子間のクロストークを
軽減し、基板のサポートが容易で放熱性に優れた主入力
上出力の光機能素子を提供することにある。The purpose of the present invention is to solve the above-mentioned problems of conventional optical memory devices, reduce crosstalk between adjacent devices of input light, and provide a main input/output device with easy board support and excellent heat dissipation. The object of the present invention is to provide an optical functional device.
また、本発明の他の目的は入力光の強度には影響をあた
えずに光帰還量の制御を行うことも可能で、単なる光ス
イツチ動作のみならず、光による書き込みと消去が可能
な光メモリー素子をも実現しようとするものである。Another object of the present invention is that it is possible to control the amount of optical feedback without affecting the intensity of input light, and it is possible to control not only a simple optical switch operation but also an optical memory that can be written and erased by light. The aim is to realize the device as well.
さらに、本発明のもう1つの目的は、入力光と出力光を
同一方向にすることのできる光機能素子を提供する点に
ある。Furthermore, another object of the present invention is to provide an optical functional element that can direct input light and output light in the same direction.
本発明は、半導体基板上に受光部があり、さらにその上
に発光部があり、発光部側に設けられた窓部より入力光
および出力光が入出するタイプの半導体光機能素子にお
いて、該発光部を構成する半導体材料の禁制帯巾は入力
光の主ピークエネルギーより大きいものであり、該受光
部を構成する半導体材料の禁制帯巾は入力光の主ピーク
エネルギーに等しいかそれより小さく発光部から発生し
た出力光の一部は受光部に帰還し受光部で吸収される光
帰還効果により入力光と出力光の間に非線形な応答を有
することを特徴とする半導体光機能素子に関する。The present invention provides a semiconductor optical functional element of a type in which a light receiving section is provided on a semiconductor substrate, a light emitting section is further provided above the light receiving section, and input light and output light enter and exit through a window section provided on the light emitting section side. The forbidden band width of the semiconductor material constituting the light-receiving section is greater than the main peak energy of the input light, and the forbidden band width of the semiconductor material constituting the light-receiving section is equal to or smaller than the main peak energy of the input light. The present invention relates to a semiconductor optical functional device characterized by having a nonlinear response between input light and output light due to an optical feedback effect in which a part of the output light generated from the light returns to the light receiving section and is absorbed by the light receiving section.
本発明の半導体光機能素子の構造上の特徴は。The structural features of the semiconductor optical functional device of the present invention are as follows.
発光部を構成する半導体材料の禁制帯巾が入力光の主ピ
ークエネルギーよりも大きく、その発光部を入力窓とし
て同時に用いることで入力光と出力光を同一方向にする
ことが可能な点である。The forbidden band of the semiconductor material that makes up the light emitting part is larger than the main peak energy of the input light, and by simultaneously using the light emitting part as an input window, it is possible to direct the input light and output light in the same direction. .
従って、入力光は発光部で吸収されることなく受光部に
到達し得る。このような構造にすることによって、同時
に上人力士出力が可能となっている。さらに1発光部の
禁制帯巾を大きくしているので、発光波長と入力光の波
長差が大きくとれ、入出力光の分離が容易で、出力光を
可視光にすることも可能である。ここで入力光は1つに
限ったものではなく複数の場合もありえる。当然ではあ
るが、発光は入力光よりも短波長になり、赤外の入力光
に対して可視光の出力も得られる。また、発光部と受光
部間の光の帰還効果により、入出力光の間に非線形な応
答が得られる。Therefore, the input light can reach the light receiving section without being absorbed by the light emitting section. By adopting such a structure, it is possible to output a sumo wrestler at the same time. Furthermore, since the forbidden band width of one light emitting section is increased, the wavelength difference between the emission wavelength and the input light can be made large, the input and output light can be easily separated, and the output light can also be made into visible light. Here, the number of input lights is not limited to one, but may be plural. Naturally, the emitted light has a shorter wavelength than the input light, and visible light output can also be obtained for infrared input light. Furthermore, due to the feedback effect of light between the light emitting section and the light receiving section, a nonlinear response can be obtained between input and output light.
第2図に基本的実施例の素子を示す。この実施例の素子
は、n−GaAs基板20上に、n−AL、4Ga6.
@As層21. p−GaAsJl!122、n−G
aAs層23、n−AQ、1Ga0.、As層24.
p−AQl+、4aa、1As層25.p−GaAs
層26を積層した#II造となっている。50は入力光
を入射させるための窓で、28はn型オーミック電極、
27はp型オーミック電極である。■が受光部(21,
22,23層)。FIG. 2 shows the elements of a basic embodiment. The device of this example has n-AL, 4Ga6.
@As layer 21. p-GaAsJl! 122, n-G
aAs layer 23, n-AQ, 1Ga0. , As layer 24.
p-AQl+, 4aa, 1As layer 25. p-GaAs
It has a #II structure in which layers 26 are laminated. 50 is a window for inputting light, 28 is an n-type ohmic electrode,
27 is a p-type ohmic electrode. ■ is the light receiving part (21,
22, 23 layers).
■が発光部(24,25層)であり、本実施例では受光
部としてn−p−nヘテロ接合フォトトランジスタ構造
を、発光部としてpnホモ接合発光ダイオード構造を用
いている。入力光Aは発光部■の上部の窓50から入射
し、受光部Iに到達する。この時、第2図の発光部■の
禁制布巾に相当する波長は約670r++wなので、入
力光としてこの波長以上の光1例えば780nmの波長
の光を用いれば、この光は発光部■で吸収を受けること
なく受光部Iに達する。受光部Iを構成するGaAsの
禁制布巾に対応する波長は約890nn+なので、発光
部■での吸収が少なく、かつ受光部で吸収される入力光
の中心波長範囲は約680〜890nm程度に設定可能
となる。出力光Bは発光部■から窓50を通して上方へ
出力される。第2図の構造ではその波長は約670nm
で、この出力光の一部は受光部Iへ到達し、その光帰還
効果により非線形な入出力特性をもたらす。2 is a light emitting section (layers 24 and 25), and in this embodiment, an npn heterojunction phototransistor structure is used as a light receiving section, and a pn homojunction light emitting diode structure is used as a light emitting section. Input light A enters through the window 50 at the top of the light emitting section (2) and reaches the light receiving section I. At this time, the wavelength corresponding to the forbidden cloth in the light emitting part (■) in Fig. 2 is approximately 670r++w, so if light with a wavelength greater than this wavelength (for example, light with a wavelength of 780 nm) is used as input light, this light will be absorbed by the light emitting part (2). It reaches the light receiving part I without being received. Since the wavelength corresponding to the forbidden cloth of GaAs that constitutes the light-receiving part I is approximately 890 nn+, absorption in the light-emitting part ■ is small, and the center wavelength range of the input light absorbed by the light-receiving part can be set to approximately 680 to 890 nm. becomes. Output light B is outputted upward from the light emitting section (2) through the window 50. In the structure shown in Figure 2, the wavelength is approximately 670 nm.
A part of this output light reaches the light receiving section I, and its optical feedback effect brings about nonlinear input/output characteristics.
第3図には、第2図に示した基本的実施例の素子の製作
工程図をしめす。以下、図にしたがってその製作プロセ
スを説明する。FIG. 3 shows a manufacturing process diagram of the element of the basic embodiment shown in FIG. 2. The manufacturing process will be explained below with reference to the drawings.
まず、n−GaAs基板上20にn−AQ。、4Ga、
、GAs層(エミツタ層)21.p−GaAs層(ベー
ス層)22.n−GaAs層(コレクタ層)23、n−
A Qy 、 4 G a o −g A s層24、
p−AQo、*Gao、GA8層25、p−GaAs層
(キャップ層)26を成長する。First, n-AQ was deposited on an n-GaAs substrate 20. ,4Ga,
, GAs layer (emitter layer) 21. p-GaAs layer (base layer) 22. n-GaAs layer (collector layer) 23, n-
A Qy, 4 Gao-g As layer 24,
A p-AQo, *Gao, GA8 layer 25 and a p-GaAs layer (cap layer) 26 are grown.
成長方法としては、LPE法(液相成長法)、MBE法
(分子線成長法)、MOVPE法(有機金属気相成長法
)等の種々の方法を用いることができる。各成長層の厚
さとしては、n−Aff。1Ga110.Ass層1が
約0.5〜3.0μm、p−GaAs層22が約0.0
5〜0.5μm、n−GaAs層23が約0.5〜5.
0pm、n−AQolGao、、Ass層4が約1.0
〜3.0μm、p−AQ、、Ga00.AsJ125が
約0.1〜3.0μm、p−GaAs層26が約0.1
〜2.0μm程度が良い。もちろん1本発明の意図に合
致するならば、上述の範囲外の厚さでも差し支えない〔
第3図(a)〕。As the growth method, various methods can be used, such as LPE method (liquid phase epitaxy), MBE method (molecular beam epitaxy), and MOVPE method (metal organic vapor phase epitaxy). The thickness of each growth layer is n-Aff. 1Ga110. Ass layer 1 has a thickness of approximately 0.5 to 3.0 μm, and p-GaAs layer 22 has a thickness of approximately 0.0 μm.
5 to 0.5 μm, and the n-GaAs layer 23 has a thickness of approximately 0.5 to 5 μm.
0pm, n-AQolGao, Ass layer 4 is approximately 1.0
~3.0 μm, p-AQ, , Ga00. AsJ125 has a thickness of approximately 0.1 to 3.0 μm, and p-GaAs layer 26 has a thickness of approximately 0.1 μm.
~2.0 μm is good. Of course, the thickness may be outside the above range as long as it meets the intent of the present invention.
Figure 3(a)].
また、成長に用いられているA Qx G al−x
A s半導体のAQ混晶比Xは0.1<X<1.0の範
囲で任意に選べるが、エミツタ層のAQ混晶比としては
0,2以上が、ゲインを高くする点で望ましい。同様に
、発光部を形成する24、25層のAQ混晶比も、AQ
GaAs半導体の直接遷移を利用する必要性から0.5
以下が望ましい。Also, A Qx Gal-x used for growth
Although the AQ mixed crystal ratio X of the As semiconductor can be arbitrarily selected within the range of 0.1<X<1.0, it is preferable that the AQ mixed crystal ratio of the emitter layer is 0.2 or more in order to increase the gain. Similarly, the AQ mixed crystal ratio of the 24th and 25th layers forming the light emitting part is also
0.5 due to the need to utilize the direct transition of GaAs semiconductors.
The following are desirable.
次に、フォトリソグラフィー技術及びエツチング技術を
用いることにより、p−GaAsキャップ層26に窓5
0を形成する。この時、エツチングはp−AQolGa
o、GAs層s層の上部で停止させるのが望ましい。エ
ッチャントとしては1例えば、H2O2: NH40H
=20: 1を使用し40℃でエツチングを行えば、1
0秒から20秒で約2μmのG a A s層がエツチ
ングされる。このエッチャントは、AQo、、Ga、、
、As層をエツチングしないので窓50の底面はp−A
jll、、4Ga、、GAs層s層の上部に位置するこ
とになる〔第3図(b)〕。Next, by using photolithography and etching techniques, windows 5 are formed in the p-GaAs cap layer 26.
form 0. At this time, etching is p-AQolGa
o, it is desirable to stop at the top of the GAs layer s layer. As an etchant, for example, H2O2: NH40H
=20: If etching is performed at 40℃ using 1, 1
Approximately 2 μm of the Ga As layer is etched in 0 to 20 seconds. This etchant is AQo,,Ga,,
, since the As layer is not etched, the bottom surface of the window 50 is p-A.
jll, 4Ga, GAs layer will be located on top of the s layer [Fig. 3(b)].
ここで、キャップ層26の厚さが薄い場合(0,1μm
前後)には、このエツチングを行わなくとも入力光の吸
収が少ないので、素子の動作に支障はない。Here, when the thickness of the cap layer 26 is thin (0.1 μm
Even if this etching is not performed on the front and rear surfaces, there is no problem in the operation of the device because the absorption of input light is small.
最後にp−GaAs層(キャップ層)26上にp型オー
ミック電極27(例えば、AuZn/Au、 Cr/A
u等)、n−GaAs基板20上にn型オーミック電極
28(例えば、AuGe/Ni/Au等)を形成する〔
第3図(c ))。Finally, a p-type ohmic electrode 27 (for example, AuZn/Au, Cr/A
n-type ohmic electrode 28 (for example, AuGe/Ni/Au, etc.) is formed on the n-GaAs substrate 20 [
Figure 3(c)).
第4図に示したのは、本発明の他の実施例である。本実
施例は、n−GaAs層23とn−A1201Gao、
5AsAs層の間に、発光部からの発光に対する吸収層
29を形成したものである。この吸収層を付加すること
によって、発光部から受光部への光帰還の効率を制御す
ることが可能となり、入出力特性の制御が可能となる。Another embodiment of the invention is shown in FIG. In this embodiment, the n-GaAs layer 23 and n-A1201Gao,
An absorption layer 29 for light emitted from the light emitting part is formed between the 5AsAs layers. By adding this absorption layer, it becomes possible to control the efficiency of light feedback from the light emitting section to the light receiving section, and it becomes possible to control the input/output characteristics.
吸収層としては、入力光に対して透明で出力光に対して
吸収性である必要があり、例えば第2図の基本的実施例
の素子では、入力光のエネルギーに相当する禁制布巾を
有するA Qy G al−v A s層のAQ混晶比
をYとすれば、吸収層の組成をA Qz G 8l−1
Asとした時に、Zの範囲としてはY<Z<0.4が求
まる。つまり、吸収層の禁制布巾は入力光の主ピークエ
ネルギーよりも大きく、出力光の主ピークエネルギーよ
りも小さくなければならない。The absorption layer must be transparent to input light and absorbent to output light; for example, in the element of the basic embodiment shown in FIG. If the AQ mixed crystal ratio of the Qy Gal-v A s layer is Y, the composition of the absorption layer is A Qz G 8l-1
When As, the range of Z is found to be Y<Z<0.4. That is, the forbidden width of the absorption layer must be larger than the main peak energy of the input light and smaller than the main peak energy of the output light.
第5図に示したのは、光帰還率の制御に第4図とは別の
構造を用いる実施例である。本実施例ではn−GaAs
層23とn−An、1.Ga、、、Ass層4との間に
、異なる屈折率を有する2種の半導体積層体からなる分
布ブラッグ反射層
(Distributed Bragg Reflec
tor、 DBR)29’を形成したものである。この
反射層29′ を構成する半導体材料としては、例えば
第2図の基本的実施例の素子では、AQ工、Ga、−エ
、AsとAQ工2G at−1x A s等を用いるこ
とができる(ただし、0<Xi<X2≦1.0)。ここ
で重要なことは、反射層の構成材料の禁制布巾が入力光
の主ピークエネルギーよりも大きくなければならないこ
とである。FIG. 5 shows an embodiment in which a structure different from that shown in FIG. 4 is used to control the optical feedback rate. In this example, n-GaAs
Layer 23 and n-An, 1. A distributed Bragg reflective layer consisting of two types of semiconductor stacks having different refractive indexes is provided between the Ga, Ass layer 4 and the Ass layer 4.
tor, DBR) 29'. As the semiconductor material constituting this reflective layer 29', for example, in the element of the basic embodiment shown in FIG. 2, AQ-2G, Ga, -E, As, AQ-2G at-1xA s, etc. can be used. (However, 0<Xi<X2≦1.0). What is important here is that the forbidden width of the material constituting the reflective layer must be larger than the main peak energy of the input light.
第6図及び第7図に示したのは、基本的実施例の他の実
施例である。第6図の実施例ではp−AQo、*Gao
、GAs層25とp−GaAs層26の間に禁制布巾の
大きいp−AQo、Ga、、4As層(クラッド層)3
0を付加し、発光部をシングルへテロ接合構造にしたも
のであり、第7図の実施例ではさらにn−AQo、*G
ao0、Ass層4の代わりに禁制布巾の大きイn −
A Q@ 、 @ G a6、4 A s層(クラッド
層)31を成長しダブルへテロ接合構造にしたものであ
る。これらの構造は、いずれも発光部におけるキャリア
の閉じ込めを良好にし、発光効率の向上を目的としたも
のである。この時、ヘテロ障壁の効果を十分に活かすに
は、禁制布巾の差を0.2eV以上にすることが望まし
い。6 and 7 are other embodiments of the basic embodiment. In the embodiment of FIG. 6, p-AQo, *Gao
, GAs layer 25 and p-GaAs layer 26 have a large p-AQo, Ga, 4As layer (cladding layer) 3.
0 is added to make the light emitting part a single heterojunction structure, and in the embodiment shown in FIG. 7, n-AQo, *G
ao0, large in of the forbidden cloth instead of Ass layer 4 n −
A Q@, @Ga6,4 A s layer (cladding layer) 31 is grown to form a double heterojunction structure. All of these structures are intended to improve the confinement of carriers in the light emitting part and improve the light emission efficiency. At this time, in order to fully utilize the effect of the heterobarrier, it is desirable that the difference in the forbidden width be 0.2 eV or more.
これは、AQ混晶比の差で約0.2以上に相当する。This corresponds to a difference in AQ mixed crystal ratio of about 0.2 or more.
なお、P及びn型クラッド層の厚さは約0.5μm以上
5.0μ園以下が望ましい。Note that the thickness of the P and n-type cladding layers is preferably about 0.5 μm or more and 5.0 μm or less.
第8図は、第2図の基本的実施例の素子においてp−G
aAsキャップ層上に絶縁層32(たとえば、二酸化シ
リコン、窒化シリコン等)を付加し、受光窓200の周
辺部のみで、p型オーミック電極がp−GaAsキャッ
プ層に接触するようにした実施例で、注入電流を効率良
く入力窓下部に集中させ、30%以上の動作電流の低減
が図られた。FIG. 8 shows p-G in the element of the basic embodiment of FIG.
In this example, an insulating layer 32 (for example, silicon dioxide, silicon nitride, etc.) is added on the aAs cap layer, and the p-type ohmic electrode is in contact with the p-GaAs cap layer only in the peripheral area of the light receiving window 200. By efficiently concentrating the injected current at the bottom of the input window, the operating current was reduced by more than 30%.
第9図は、第8図と同じような効果を電流の狭窄領域3
3を形成することで実現したものである。この電流の狭
窄領域33は、例えばn型不純物原子(Si等)の拡散
によるn領域の形成や、プロトンの打ち込みによる高抵
抗領域の形成で作成できる。なお、この狭窄領域33は
、第9図ではその先端がp −A Qo 、 4 G
a o 、s A S N25中で止まっているが、n
−G a A s層23に達していても問題はない。FIG. 9 shows an effect similar to that in FIG. 8 in the current confinement region 3.
This was achieved by forming 3. This current confinement region 33 can be created, for example, by forming an n region by diffusing n-type impurity atoms (such as Si) or by forming a high resistance region by implanting protons. In addition, in FIG. 9, the tip of this narrowing region 33 is p −A Qo , 4 G
ao, s A S It is stopped in N25, but n
- There is no problem even if it reaches the GaAs layer 23.
大事なことは、この狭窄領域33が窓50の周辺を除く
電極27下部に形成されていることである。What is important is that this narrowed region 33 is formed below the electrode 27 except around the window 50.
第10図は、第2図に示した基本的実施例の素子をp−
QaAs基板40上に成長じた例である。FIG. 10 shows the element of the basic embodiment shown in FIG.
This is an example grown on a QaAs substrate 40.
従ってフォトトランジスタはp−n−p型になっている
。本実施例の構造は、p−GaAs基Fi40上にp
−A Q、、4G a、、、 A s層(エミツタ層)
41゜n−GaAs層23(ベースN)42、p−Ga
As層(コレクタ層)43.p−AQ、1、Gao、G
As層44、n−A Qo 、 4 G ao 、 6
A 5N45、n−GaAs層(キャップ層)46を
成長じたものとなっている。47はn型オーミック電極
、48はp型オーミック電極である。Therefore, the phototransistor is of the pnp type. The structure of this example is as follows: p-GaAs base Fi40
-A Q,,4G a,,,A s layer (emitter layer)
41°n-GaAs layer 23 (base N) 42, p-Ga
As layer (collector layer) 43. p-AQ,1,Gao,G
As layer 44, n-A Qo, 4 Gao, 6
A 5N45, n-GaAs layer (cap layer) 46 is grown thereon. 47 is an n-type ohmic electrode, and 48 is a p-type ohmic electrode.
なお、第4図、第5図の実施例に示された光帰還量の制
御構造はもちろん第6図以下の実施例にも適用できる。Note that the structure for controlling the amount of optical feedback shown in the embodiments of FIGS. 4 and 5 can of course be applied to the embodiments shown in FIGS. 6 and below.
また、第4図から第9図までの実施例は第1O図の素子
のようにP型基板上に作成することも可能である。この
時、第9図での狭窄領域の形成には、n型不純物原子(
Zn等)の拡散によるp領域の形成を、第9図の素子で
用いたn型不純物原子の拡散に代わって用いれば、同様
の目的は得られる。もちろん、プロトンの打ち込みによ
る高抵抗領域の形成も用いることができる。Further, the embodiments shown in FIGS. 4 to 9 can also be fabricated on a P-type substrate like the device shown in FIG. 1O. At this time, to form the constriction region in FIG. 9, n-type impurity atoms (
The same objective can be achieved if the formation of a p region by diffusion of Zn, etc.) is used instead of the diffusion of n-type impurity atoms used in the device of FIG. Of course, formation of the high resistance region by proton implantation can also be used.
以上までは、単素子についてのみ記述してきたが、本発
明の素子を2次元のアレイ状に配置して、2次元のデー
タに対して一括して処理を行うことも可能である。また
1本発明の素子は、GaAs系の半導体材料のみならず
、他の例えばInGaAsP系の素子にも応用できるこ
とはもちろんであると同時に、例えば、エミツタ層とコ
レクタ層の間に界面の改善の為のスペーサ層を導入した
り、コレクタ層中に空乏層の拡がりを押さえる高ドーピ
ングレベルのストッパ層を設けたりすることができる。Although only a single element has been described so far, it is also possible to arrange the elements of the present invention in a two-dimensional array and process two-dimensional data all at once. Furthermore, the device of the present invention can of course be applied not only to GaAs-based semiconductor materials but also to other devices such as InGaAsP-based materials. It is possible to introduce a spacer layer or provide a highly doped stopper layer in the collector layer to suppress the expansion of the depletion layer.
また、受光部及び発光部の構造も、本発明の意図に合致
するならばその構造は特に限定されるものではなく、例
えば受光部は、ペテロ接合フォトトランジスタでなくと
もフォトダイオード等でも支障はないし1発光部も埋込
構造等積々の構造を用いることができる。大事なことは
、入力光の主ピークエネルギーよりも大きな禁制帯出の
材料で構成される発光部が受光部上部に形成され、両者
間に光の結合により光帰還が生じていることであって、
例えば、発光部を形成する各層の組成は上記実施例でも
ちいた組成に限定されるものではない。Further, the structures of the light receiving section and the light emitting section are not particularly limited as long as they meet the intent of the present invention. For example, the light receiving section may be a photodiode or the like instead of a Peter junction phototransistor. For one light emitting part, multiple structures such as a buried structure can be used. What is important is that a light emitting part made of a material with a forbidden band higher than the main peak energy of the input light is formed above the light receiving part, and light feedback occurs between the two by coupling light.
For example, the composition of each layer forming the light emitting section is not limited to the composition used in the above embodiment.
第11図に、得られた入出力光特性の一例を示す。(a
)は光双安定動作、(b)は光スイツチ動作である。光
双安定動作を用いると、書き込み及び消去に光のトリガ
を用いる光メモリー動作が実現でき、光スイツチ動作を
用いると当然ながら光スイツチ動作が実現できる。後者
の場合は、書き込みは光のトリガを入力することによっ
て、消去は素子のバイアス電圧をOにすることができる
。第12図(a)、(b)にその動作説明図を示す。(
a−1)、 (b−1)は素子の入出力特性を、 (a
−2)、 (b−2)は素子の動作特性を表している。FIG. 11 shows an example of the obtained input/output optical characteristics. (a
) is optical bistable operation, and (b) is optical switch operation. By using optical bistable operation, it is possible to realize an optical memory operation that uses an optical trigger for writing and erasing, and by using an optical switch operation, it is possible to realize an optical switch operation. In the latter case, writing can be performed by inputting a light trigger, and erasing can be performed by setting the bias voltage of the element to O. FIGS. 12(a) and 12(b) are diagrams illustrating the operation. (
a-1), (b-1) are the input/output characteristics of the element, (a
-2) and (b-2) represent the operating characteristics of the element.
(a−1)、 (b−1)のPoutは機能素子からの
出力光であり、Pinは機能素子への外部からの入力光
であり、tは時間を示す。Pout in (a-1) and (b-1) is output light from the functional element, Pin is input light to the functional element from the outside, and t indicates time.
光メモリー動作では入力光を1−2−1−3−1と変化
させることで出力光がA−B−Aと変化するが、入力光
を2にした時(書き込みパルス)に出力光がBにONL
、、入力光を3にした時(消去パルス)に出力光がOF
Fする。光スイツチ動作では入力光を0−1−0と変化
させると出力光はA−Bと変化する。この時には、入力
光が1の時に出力光がONL、その状態は素子のバイア
スをOにするまで維持される。本発明の素子では、この
2つの動作が第11図に示した入出力光特性に基づき、
確認されている。In optical memory operation, by changing the input light to 1-2-1-3-1, the output light changes to A-B-A, but when the input light is changed to 2 (writing pulse), the output light changes to B. niONL
,,When the input light is set to 3 (erasing pulse), the output light is OFF.
F. In the optical switch operation, when the input light changes from 0-1-0, the output light changes from A-B. At this time, when the input light is 1, the output light is ONL, and this state is maintained until the bias of the element is set to O. In the device of the present invention, these two operations are based on the input/output optical characteristics shown in FIG.
Confirmed.
本発明により、入力光と出力光を同じ窓から入射及び出
射させることが可能となっただけでなく、基板側に入力
窓がないため基板をヒートシンクに密着でき、放熱の問
題も大巾に改善され、さらに従来の基板側から入力光を
導入する方法での隣接素子間のクロストークも軽減され
、素子のサポートの困難性も解決される等、従来の素子
の欠点が大巾に克服される。また、入出力光の波長差を
約20Or++++程度までとることができる本発明の
素子の特徴から、上人力士出力の構成でも、入力光には
影響を与えずに出力光の受光部への光帰還量の制御が可
能であると同時に、赤外から可視への波長変換もできる
と言う新しい機能も実現できる。The present invention not only makes it possible for input light and output light to enter and exit from the same window, but since there is no input window on the board side, the board can be closely attached to the heat sink, which greatly improves the problem of heat dissipation. In addition, crosstalk between adjacent elements caused by the conventional method of introducing input light from the substrate side is also reduced, and the difficulty of supporting the elements is also resolved, which greatly overcomes the drawbacks of conventional elements. . In addition, due to the feature of the element of the present invention that the wavelength difference between input and output light can be made up to approximately 20Or++++, even in the configuration of the Junin Sumo wrestler output, the light to the light receiving part of the output light is not affected by the input light. It is possible to control the amount of feedback, and at the same time, it is also possible to realize new functions such as wavelength conversion from infrared to visible.
又、複数の入力光を用いた論理演算も可能となった。It also became possible to perform logical operations using multiple input lights.
第1図は、下入力上出力の従来の光メモリー素子の断面
図である。第2図は1本発明の素子の基本的実施例を示
す素子の断面図である。第3図(a)〜(c)は第2図
に示した基本的実施例の素子の製作工程図である。第4
図〜第1O図は。
本発明の素子の別の実施例を示す断面図である。
第11図(a)、(b)は、本発明の素子で得られた入
出力特性のうち、光双安定動作と光スイツチ動作の測定
結果である。第12図(a)、(b)は、光メモリー動
作、及び光スイツチ動作の動作説明図である。
■・・・受光部 ■・・・発光部A・・
・入力光 B・・・出力光22−p−G
aAs層(ペース層) 23−n−GaAs層(コ
レクタ層)24−n−AQ、、、Ga、、、As層
25’−p−AQo、4Gao、sAS層26・・・
p−GaAs層(キャップ層)27・・・ρ型オーミッ
ク電極28・・・n型オーミック電極 29・・・吸
収層33・・・狭窄領域
42−n−GaAs層(ベース層)
43−p−GaAs層(コレクタ層)
44−p−AQ、、、、Ga0.、As層45−n−A
Q、、、4Ga、0、As層46・・・GaAs層(キ
ャップ層)
47・・・n型オーミック電極FIG. 1 is a cross-sectional view of a conventional optical memory device with lower input and upper output. FIG. 2 is a sectional view of a device showing a basic embodiment of the device of the present invention. 3(a) to 3(c) are manufacturing process diagrams of the element of the basic embodiment shown in FIG. 2. Fourth
Figures - Figure 1O. FIG. 3 is a cross-sectional view showing another embodiment of the element of the present invention. FIGS. 11(a) and 11(b) show the measurement results of optical bistable operation and optical switch operation among the input/output characteristics obtained with the device of the present invention. FIGS. 12(a) and 12(b) are operation explanatory diagrams of an optical memory operation and an optical switch operation. ■... Light receiving part ■... Light emitting part A...
・Input light B...Output light 22-p-G
aAs layer (pace layer) 23-n-GaAs layer (collector layer) 24-n-AQ, , Ga, , As layer
25'-p-AQo, 4Gao, sAS layer 26...
p-GaAs layer (cap layer) 27...ρ-type ohmic electrode 28...n-type ohmic electrode 29...absorption layer 33...narrowing region 42-n-GaAs layer (base layer) 43-p- GaAs layer (collector layer) 44-p-AQ, , Ga0. , As layer 45-n-A
Q, , 4Ga, 0, As layer 46...GaAs layer (cap layer) 47...n-type ohmic electrode
Claims (1)
部があり、発光部側に設けられた窓部より入力光および
出力光が入出するタイプの半導体光機能素子において、
該発光部を構成する半導体材料の禁制帯巾は入力光の主
ピークエネルギーより大きいものであり、該受光部を構
成する半導体材料の禁制帯巾は入力光の主ピークエネル
ギーに等しいかそれより小さく発光部から発生した出力
光の一部は受光部に帰還し受光部で吸収される光帰還効
果により入力光と出力光の間に非線形な応答を有するこ
とを特徴とする半導体光機能素子。1. In a type of semiconductor optical functional element that has a light receiving section on a semiconductor substrate and a light emitting section above it, input light and output light enter and exit through a window provided on the light emitting section side,
The forbidden band width of the semiconductor material constituting the light emitting part is larger than the main peak energy of the input light, and the forbidden band width of the semiconductor material forming the light receiving part is equal to or smaller than the main peak energy of the input light. A semiconductor optical functional device characterized in that a part of the output light generated from the light emitting part returns to the light receiving part and is absorbed by the light receiving part, resulting in a nonlinear response between input light and output light due to an optical feedback effect.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2073908A JPH03274030A (en) | 1990-03-23 | 1990-03-23 | Optical functional element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2073908A JPH03274030A (en) | 1990-03-23 | 1990-03-23 | Optical functional element |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03274030A true JPH03274030A (en) | 1991-12-05 |
Family
ID=13531755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2073908A Pending JPH03274030A (en) | 1990-03-23 | 1990-03-23 | Optical functional element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03274030A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5260586A (en) * | 1991-11-18 | 1993-11-09 | Ricoh Company, Ltd. | Optical exclusive-or element |
-
1990
- 1990-03-23 JP JP2073908A patent/JPH03274030A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5260586A (en) * | 1991-11-18 | 1993-11-09 | Ricoh Company, Ltd. | Optical exclusive-or element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5349599A (en) | Bistable optical laser based on a heterostructure PNPN thyristor | |
US5300788A (en) | Light emitting diode bars and arrays and method of making same | |
US5625636A (en) | Integration of photoactive and electroactive components with vertical cavity surface emitting lasers | |
US5674778A (en) | Method of manufacturing an optoelectronic circuit including heterojunction bipolar transistor, laser and photodetector | |
JPH07503104A (en) | Integration of transistor and vertical cavity surface emitting laser | |
Bar-Chaim et al. | GaAs integrated optoelectronics | |
US4742378A (en) | Junction-type semiconductor light emitting device with mesa | |
JPH06232494A (en) | Plane emitting element and its manufacture | |
EP0288267A2 (en) | An optical semiconductor device | |
JPH07221409A (en) | Semiconductor device incorporating P-type and N-type impurity-induced layer disordered material | |
JPH02155278A (en) | Optically functional element | |
EP0530942B1 (en) | Novel quantum well optoelectric switching device with stimulated emission | |
Chan et al. | Optically controlled surface‐emitting lasers | |
JPH04225588A (en) | Semiconductor laser structure | |
JPH0645641A (en) | Pnpn semiconductor element and its drive circuit | |
US6653163B2 (en) | Device for emitting electromagnetic radiation at a predetermined wavelength and a method of producing such device | |
CA2061349C (en) | Surface-normal optoelectronic fusion device | |
JPH0738196A (en) | Surface light emitting element | |
US5574745A (en) | Semiconductor devices incorporating P-type and N-type impurity induced layer disordered material | |
Noda et al. | High-gain and very sensitive photonic switching device by integration of heterojunction phototransistor and laser diode | |
US7103080B2 (en) | Laser diode with a low absorption diode junction | |
JPH03274030A (en) | Optical functional element | |
EP0593531A1 (en) | Active optical logic device incorporating a surface-emitting laser | |
Escher et al. | Junction-current-confinement planar light-emitting diodes and optical coupling into large-core diameter fibers using lenses | |
JPS6133275B2 (en) |