JPH03272166A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は外部電源電圧を内部回路に適合する内部の電源
電圧に変換するための電源電圧変換回路を内蔵する半導
体集積回路、ことに顧客仕様に基づいて若しくはそれを
反映するようにして設計されるゲートアレイ又はスタン
ダードセルのような半導体集積回路に関し、例えばマイ
クロコンピュータに適用して有効な技術に関するもので
ある。

〔従来の技術〕

顧客仕様のファンクション機能や論理回路に従って設計
、生産を行う半導体集積回路の代表例として、ゲートア
レイやスタンダードセルがあげられる。これらの半導体
集積回路では、複雑なファンクション動作やデータの記
憶を行う内部回路とこの周辺を囲むように外部とのイン
タフェースを行う人出カバソファ回路が配置されている
。これらの入出力バッファ回路では、種々の入力回路、
出力回路、若しくは入出力回路を選択できるのが一般的
である。

さて、プロセスの進化に伴い、デバイスの微細化が進む
につれて、従来の５■のような単一の電源電圧では、デ
バイスの耐圧がもたなくなってきた。ところが種々の半
導体集積回路を同一ボード上にのせて使用するユーザに
とっては、複数種の電源電圧を供給することは避けたい
。そこで、半導体集積回路内に電源電圧変換回路を構成
し、外部電源電圧を５ｖに保ちながら、内部電源電圧を
例えば３■に下げるのが一般的である。

この電源電圧変換回路を内蔵したゲートアレイの一例と
しては、１５ＳＣＣ’８９のＴＨＰＭ１３．１　（ＰＰ
１７６−１７７）における発表（Ａ　ＢｉＣＭＯ５Ｃｈ
ａｎｎｅｌｌｅｓｓ　Ｍａｓｔｅｒｓｌｉｃｅ　０ｎ−
Ｃｈｉｐ　Ｖ。

］、ｔａｇｅ　Ｃｏｎｖｅｒｔｅｒ）がある。このゲー
トアレイでは入出力バッファ回路の内側に内部回路の周
辺を囲んで電源電圧変換回路が構成されている。

〔発明が解決しようとする課題〕

上記従来技術では、電源電圧変換回路は内部回路や入出
力バッファ回路とは独立の専用領域に構成されるため、
電源電圧変換回路の必要のない半導体集積回路に比較し
、集積度が低下する。特に高速動作する半導体集積回路
では電源電圧変換回路による電流供給能力を大きくしな
ければならないため、多数の電源電圧変換回路が必要に
なり、そのような変換回路専用の形成領域ははじめから
比較的大きな面積を占有し、大幅に集積度が低下３ することになる。

本発明の目的は、集積度の低下を招くことなく電源電圧
変換回路を構成することができる半導体集積回路を提供
することにある。

本発明の前記並びにそのほかの目的と新規な特徴は本明
細書の記述及び添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、半導体基板の周縁部に外部と接続される入出
力バッファ形成領域が配置され、その内側領域に所要の
回路が構成される半導体集積回路において、入出力バッ
ファ形成領域には種々の入力回路、出力回路、又は入出
力回路を構成するためのトランジスタが独立に含まれる
。このため入出力バッファ形成領域が入力回路として使
われる場合は、出力回路構成用のサイズの大きなトラン
ジスタは未使用状態になる。本発明はこの未使用になる
出力回路構成用のトランジスタを用いて電４ 源電圧変換回路を構成するものである。

そして、電源電圧変換回路からの電流供給能力を向上さ
せるには、未使用の出力回路構成用トランジスタを極力
電源電圧変換回路に利用するとよい。マイクロコンピュ
ータのような論理ＬＳＩでは例えば外部端子の１７４〜
３７８程度が入力端子として利用される。これに従えば
、未使用の出力回路構成用トランジスタは入出カバソフ
ァ形成領域において全体の王／４〜３／８以上になり、
最大限それを全て電源電圧変換回路に利用可能になる。

入出力バッファ形成領域において電源電圧変換回路が形
成される場所は、当該領域に形成される各種回路のレイ
アラ１〜状態によって決まる。そこで、未使用出力回路
がどの位置にあっても電源電圧変換回路を構成すること
ができるようにするには、外部電源端子に結合される外
部電源用配線と、内部領域の内部電源用支線に結合され
る内部電源用幹線とを、前記入出力バツファ形成領域に
沿って配線するとよい。

また、電源電圧発生回路による電源電圧の変換レベルを
基準電圧によって決定する場合には、基準電圧発生回路
と、この基準電圧発生回路で発生される基準電圧を伝達
するために前記入出力バッファ形成領域に沿って配線さ
れた基準電圧用配線とを設けておくとよい。

〔作　用〕

上記した手段によれば、入出力バッファ形成領域の未使
用出力回路構成用トランジスタを流用して、所要の電流
供給能力をもった電源電圧変換回路が構成される。この
ことは、スタンダードセルやゲートアレイにおいて電源
電圧変換回路専用のトランジスタ領域を予め確保しなく
てもよいように作用し、もって集積度の低下を招くこと
なく電源電圧変換回路を構成することができる。

〔実　施　例〕

第１図には本発明に係る半導体集積回路の一実施例が示
される。

同図に示される半導体集積回路は、特に制限されないが
、スタンダードセル方式又はゲートアレイ方式によって
形成されるマイクロコンピュータであり、シリコンのよ
うな半導体基板上に形成されている。

半導体基板上の中央部に位置する内部回路形成領域３に
は、顧客の要求仕様に基づいて、ランダムロジック４〜
６、レジスタファイル７、算術論理演算器８、乗算器９
、ＲＯＭ　（リード・オンリ・メモリ）１０、並びにＲ
ＡＭ（ランダム・アクセス・メモリ）１１〜工３などが
構成される。

前記内部回路形成領域３の周辺は入出力バツファ形成領
域２とされ、入力回路、出力回路、又は入出力回路など
を選択的に構成可能な入出力単位回路１５が多数配置さ
れ、夫々の入出力単位回路１５に対応してポンディング
パッド又は金属バンプ電極のようなパッドエ６が多数配
設されている。

ここで、本実施例の半導体集積回路において内部回路形
成領域３の各回路ブロックの動作電圧は例えば３ｖとさ
れる。このとき、例えば５Ｖの外部電源電圧を受けて動
作するためには、その外部電源電圧を内部で３ｖに降圧
して内部回路形成領７− 域３の各回路ブロックに供給するための構成が必要にな
る。

従来は、内部回路形成領域３と入出力バッファ形成領域
２との間に電源電圧変換回路のための専用トランジスタ
領域が設けられていたが、本実施例では、入出力単位回
路１５において未使用の出力回路構成用トランジスタを
利用して電源電圧変換回路を構成する。

次に電源電圧変換回路の具体的な構成手法について説明
する。

入出力単位回路１５は、ユーザの指定に従って種々の入
力回路、出力回路、若しくは入出力回路として使用可能
であるが、入力回路として用いられた場合は出力回路用
のトランジスタが余剰となり、かつ、そのなかには大サ
イズのトランジスタが含まれる。そこで、その余剰トラ
ンジスタを用いて電源電圧変換回路１７を構成し、入出
力単位回路１５を入力回路上８と電源電圧変換回路１７
として用いる。また、入出力用に利用されない入出力単
位回路１５は電源電圧変換回路１９として８− 単独利用される。電源電圧変換回路１７．１９は出力回
路用の大きなサイズの］・ランジスタを利用するため１
個々においても比較的大きな電源供給能力をもち、しか
も多数の未使用出力回路構成用トランジスタを利用して
多数の電源電圧変換回路を構成できるので、高速動作の
要求を満足し得る充分な電流供給能力を得ることができ
る。

前記入出力バッファ形成領域２の上層には５■のような
外部電源電圧が外部から供給される外部電源用配線２０
．３ｖのような内部電源電圧が前記電源電圧変換回路か
ら供給される内部電源用幹線２１が周回されている。出
力回路として利用されない前記入出力単位回路１５に形
成される電源電圧変換回路１７は外部電源用配線２０に
結合され、当該単位回路１５に含まれる入力回路１８は
それに対応するパッド１６に結合される。一方、入出力
回路として利用されない入出力単位回路１５に含まれる
電源電圧変換回路上９は外部電源用配線２０に結合され
ると共に、それに対応するパッドエ６に結合される。前
記電源電圧変換回路１−７．１８の電源出力端子は内部
電源用幹線２１−に結合される。内部電源用幹線２１に
供給される内部電源電圧は、内部電源用支線２２を介し
て各種内部回路に供給される。尚、第１図において外部
電源用配線２０は］−本の配線のように示されているが
、入力回路用と出力回路用に夫々設けてもよい。また、
第１図において接地電位のような低レベル側電圧の電源
配線は省略されているが、実際には特定のパッドに結合
された電源配線が存在している。

前記電源電圧変換回路１７．１９の回路構成については
入出力単位回路１５に含まれるトランジスタの数や種類
に応じて決定される。例えば外部電源電圧に対する内部
電源電圧のレベルを基′＄電圧を用いて決定する回路構
成を採用する場合、基準電圧発生回路を夫々の入出力単
位回路１５によって構成することができる。例えば入出
力単位回路１５にＢｉ−ＣＭＯ８回路を構成し得る１〜
ランジスタが含まれている場合には、バイポーラトラン
ジスタを利用したバンドギャップ型基準電圧発生回路を
採用することができる。また、ＭＯ８型半導体集積回路
の場合には、一対のＭＯＳＦＥＴのしきい値電圧の差を
利用して基準電圧を発生させることができる。このとき
、ＭＯＳＦＥＴのしきい値電圧は製造条件によってばら
つくので、高精度な基準電圧を得るには、一対のＭＯＳ
ＦＥＴの負荷抵抗をレーザトリミングなどによって調整
可能にしておく考慮が必要になる。

本実施例では多数の電源電圧変換回路１７，１９に基準
電圧発生回路２４を共有させる。すなわち、入出力バッ
ファ形成領域２の角部に基準電圧発生回路２４を構成し
、これによって発生される基準電圧を、入出力バッファ
形成領域２の−Ｌ層に周回された基準電圧用配線２５を
介して、夫々の電源電圧変換回路１７．１９に供給する
ようになっている。

第２図には入出力単位回路１５に構成されるＣＭ、Ｏ８
型の出力回路例が示される。

同図においてＰチャンネル型ＭＯ８ＦＥＴＱＩ及びＮチ
ャンネル型ＭＯ８ＦＥＴＱ２は出力最終１１ ２ 段を構成する比較的大きなサイズのトランジスタであり
、フリッププロップ回路を構成するナントゲートＮＡＮ
Ｄ３−．ＮＡＮＤ２及びフリップフロップ回路を構成す
るノアゲートＮ０Ｒ１−、Ｎ０Ｒ２はＯｖ〜３■の入力
論理レベルをＯＶ〜５■に変換すると共にＭＯ８ＦＥＴ
ＱＩ、Ｏ２を駆動するための論理ゲートである。これら
のトランジスタや論理ゲートには５ｖのような外部電源
電圧が供給される。また、インバータＩＮＶＩ〜ＩＮＶ
３は３■のような内部電源電圧で動作し、前記ゲートＮ
ＡＮＤＩ、ＮＡＮＤ２．Ｎ０ＲＩ、Ｎ０Ｒ２を制御する
。

この出力回路において、イネーブル信号ＥＮがハイレベ
ルにされると、双方のＭＯ８ＦＥＴＱＩ。

Ｏ２がカットオフされて高出力インピーダンス状態にさ
れる。

イネーブル信号ＥＮがローレベルにされると、出力回路
はデータＤｉｎのレベルに従った出力動作を行う。すな
わち、データＤｉｎがハイレベルにされると、ナントゲ
ートＮＡＮＤｉ、ＮＡＮＤ２によって構成されるフリッ
ププロップがローレベルを出力し、且つ、ノアゲーｈＮ
ＯＲ１，Ｎ○Ｒ２によって構成されるフリップフロップ
がローレベルを出力することにより、出力回路は５■の
ような論理レベルを持つデータｌ）　ｏ　ｕ　ｔを出力
する。一方、データＤｊｎがローレベルにされると、ナ
ントゲートＮＡＮＤＩ、ＮＡＮＤ２によって構成される
フリッププロップがハイレベルを出力し、且つ、ノアゲ
ートＮ０ＲＩ、Ｎ０Ｒ２によって構成されるフリップフ
ロップがハイレベルを出力することにより、出力回路は
Ｏｖのような論理レベルを持つデータＩ）　ｏ　ｕ　ｔ
を出力する。尚、Ｖｃｃは５Ｖのような外部電源電圧で
ある。

第３図には第２図の出力回路構成用トランジスタを用い
て構成される電源電圧変換回路の一例が示される。

前記ＭＯ８ＦＥＴＱＩは電源電圧を供給するための駆動
ＭＯ８ＦＥＴとして利用され、前記Ｍ○５ＦＥＴＱ２は
発振防止用キャパシタとして利用される。なお、ＭＯ８
ＦＥＴＱ２のドレイン電極及びソース電極には回路の接
地電位が与えられ、また当該ＭＯ８ＦＥＴＱ２のゲート
電極はＭＯ８ＦＥＴＱＩのドレイン電極に結合されてい
て、その結合ノードが内部電源電圧Ｖｉｎｔの出力端子
とされる。駆動ＭＯ８ＦＥＴＱＩは、一対のＰチャンネ
ル型ＭＯ８ＦＥＴＱ３．Ｑ４から成るカレントミラー負
荷と、一対のＮチャンネル聖人力ＭＯ８ＦＥＴＱ５．Ｑ
６と、Ｎチャンネル型パワースイッチＭＯ８ＦＥＴＱ７
とによって構成される回路で制御される。入力ＭＯ８Ｆ
ＥＴＱ５及びパワースイッチＭＯ８ＦＥＴＱ７のゲート
電極には基準電圧発生回路２４で生成される３Ｖのよう
な基準電圧Ｖ　ｒ　ｅ　ｆが印加される。他方の入力Ｍ
Ｏ８ＦＥＴＱ６のゲート電極にはＭＯ８ＦＥＴＱＩとＭ
Ｏ８ＦＥＴＱ２の結合ノードが接続されている。そして
、ＭＯ８ＦＥＴＱ３とＱ５の共通ドレイン電極の電圧に
よって駆動ＭＯ８ＦＥＴＱ王が制御される。この回路は
、基準電圧Ｖｒｅｆを参照して、駆動ＭＯ８ＦＥＴＱＩ
を制御し、内部電源電圧Ｖｉｎｔを基準電圧Ｖ　ｒ　ｅ
　ｆに等しい電圧に制御する。尚、ＭＯ８ＦＥＴＱ３〜
Ｑ７は前記ゲートＮＡＮＤＩ、ＮＡＮＤ２．Ｎ０ＲＩ、
Ｎ。

Ｒ２を構成するトランジスタによって形成されている。

尚、ここでトランジスタサイズの一例を挙げると、ＭＯ
８ＦＥＴＱＩ、Ｑ２はＷ（チャンネル幅）＝６００μｍ
、ＭＯ８ＦＥＴＱ３−Ｑ７はＷ＝５０μｍ程度、内部回
路形成領域３に含まれるトランジスタはＷ＝１５〜２０
μｍ程度である。またＬＳＩ全体におけるパッド１６の
利用態様の一例としては、電源端子が全体の１１５程度
、入力回路が全体の１／４〜３／８程度とされる。した
がって、このとき未使用出力回路構成用トランジスタに
よって構成される電源電圧変換回路１７，１９の数は、
入出力単位回路の全数に対し、１４／４０〜１９／４０
（電源端子の半分をＧＮＤに割当てる場を想定）程度に
なり、充分な電流供給能力を得る。

上記実施例によれば以下の作用効果がある。

（１）入出力バッファ形成領域２の未使用出力回１５− 路構成用トランジスタを用いて、所要の電流供給能力を
もった電源電圧変換回路１７．１９を構成するから、ス
タンダードセルやゲートアレイにおいて電源電圧変換回
路専用のトランジスタ領域を予め確保しなくても済む。

（２）従来特定のパッド１６が電源端子として利用され
る場合、当該パッドに対応する入出力単位回路１５は未
使用とされていたが、これを電源電圧変換回路１９とし
て利用することにより、入出力バッファ形成領域の有効
利用を図ることができる。

（３）入出力バッファ形成領域２の未使用出力回路構成
用トランジスタの全てを電源電圧変換回路１７．１９に
割り振ることができるから、大きな電源電流供給能力を
容易に得ることができ、高速動作の要求にも充分に対応
することができる。

（４）上記作用効果より、集積度を低下させることなく
、所要の電流供給能力をもって電源電圧変換回路を構成
することができる。

（５）入出力バッファ形成領域２の上層に内部型１６− 源用幹線２１及び外部電源用配線２０を周回させておく
ことにより、入出力バッファ回形成領域２の任意の位置
に電源電圧変換回路１７．１９を構成することができる
。

（６）外部電源電圧に対する内部電源電圧のレベルを基
準電圧を用いて決定する回路構成を、電源電圧変換回路
１７．１９に採用する場合、基準電圧発生回路２４を多
数の電源電圧変換回路（７゜１９に共有させ、これによ
って発生される基準電圧を、入出力バッファ形成領域２
の上層に周回された基準電圧用配線２５を介して、夫々
の電源電圧変換回路１７．１９に供給することにより、
製造条件による素子特性のばらつきによる基準電圧の変
動などを調整するための抵抗ストリング回路のような回
路を少なくすることができると共に、その調整作業時間
の短縮化に寄与する。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。

例えば内部回路形成領域に構成される回路ブロックの種
類は上記実施例に限定されない。また、電源電圧変換回
路の具体的な回路構成は上記実施例に限定されず、入出
力バッファ形成領域に含まれるトランジスタの種類に応
じて適宜変更可能である。例えばＣＭＯ８回路だけでな
く、Ｂｊ−ＣＭＯ８回路、ＮＭＯ８回路、バイポーラ回
路など適宜に変更することができる。また、出力回路の
構成も上記実施例に限定されないことは言うまでもない
。

以上の説明では主として本発明ものによって威された発
明をその背景となった利用分野であるマイクロコンピュ
ータのような半導体集積回路に適用した場合について説
明したが、本発明はそれに限定されず、専用プロセッサ
や周辺回路などの各種半導体集積回路に広く適用するこ
とができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、人出カバソファ形成領域の未使用出力回路構
成用トランジスタを用いて、所要の電流供給能力をもっ
た電源電圧変換回路を構成するから、スタンダードセル
やゲートアレイにおいて電源電圧変換回路専用のトラン
ジスタ領域を予め確保しなくても済み、これにより、集
積度を低下させることなく、所要の電流供給能力をもっ
て電源電圧変換回路を構成することができるという効果
がある。

人出カバソファ形成領域の上層に内部電源用幹線及び外
部電源用配線を周回させておくことにより、入出力バッ
ファ回形成領域の任意の位置に電源電圧変換回路を構成
することができる。

外部電源電圧に対する内部電源電圧のレベルを基準電圧
を用いて決定する回路構成を、電源電圧変換回路に採用
する場合、基準電圧発生回路を多数の電源電圧変換回路
に共有させ、これによって発生される基準電圧を、入出
力バッファ形成領域の上層に周回された基準電圧用配線
を介して、夫９ ０ 々の電源電圧変換回路に供給することにより、製造条件
による素子特性のばらつきによる基準電圧の変動などを
調整するための回路を少なくすることができると共に、
その調整作業時間の短縮化に寄与する。

【図面の簡単な説明】

第１図は本発明の一実施例に係る半導体集積回路の説明
図、 第２図は入出力バッファ形成領域に構成される出力回路
の一例回路図、 第３図は入出力バッファ形成領域に構成される電源電圧
変換回路の一例回路図である。 １−・・半導体基板、２・・・入出力バッファ形成領域
、３・・・内部回路形成領域、１５・・・入出力単位回
路、１６・・・パッド、１−７・・・電源電圧変換回路
、１８・・入力回路、工９・・・電源電圧変換回路、２
０・・・外部電源用配線、２１・・・内部電源用幹線、
２４・・・基準電圧発生回路、２５・・・基準電圧用配
線。 ←〉 仁ｎ 〉

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の周縁部に外部と接続される入出力バッ
   ファ形成領域が配置され、その内側領域に所要の回路が
   構成される半導体集積回路であって、 前記入出力バッファ形成領域のトランジスタの一部によ
   って構成される電源電圧変換回路を含み、 その電源電圧変換回路は外部電源電圧を降圧して内部領
   域に供給するようにされて成る半導体集積回路。 ２、前記電源電圧変換回路は、前記入出力バッファ形成
   領域において、出力バッファ回路として利用されない出
   力バッファ回路構成用トランジスタ、そして入出力バッ
   ファ回路として利用されない入出力バッファ構成用トラ
   ンジスタによって複数個形成されて成る請求項１記載の
   半導体集積回路。 ３、外部電源端子に結合される外部電源用配線と、内部
   領域の内部電源用支線に結合される内部電源用幹線とが
   、前記入出力バッファ形成領域に沿って配線されて成る
   請求項１又は２記載の半導体集積回路。 ４、基準電圧発生回路と、この基準電圧発生回路で発生
   される基準電圧を伝達するために前記入出力バッファ形
   成領域に沿って配線された基準電圧用配線とを含み、前
   記電源電圧変換回路は、前記基準電圧用配線から供給さ
   れる基準電圧のレベルに従って電源電圧の変換レベルが
   決定されるようにされて成る請求項３記載の半導体集積
   回路。