[go: up one dir, main page]

JPH03270306A - Cartesian feedback nonlinear distortion compensator - Google Patents

Cartesian feedback nonlinear distortion compensator

Info

Publication number
JPH03270306A
JPH03270306A JP6804390A JP6804390A JPH03270306A JP H03270306 A JPH03270306 A JP H03270306A JP 6804390 A JP6804390 A JP 6804390A JP 6804390 A JP6804390 A JP 6804390A JP H03270306 A JPH03270306 A JP H03270306A
Authority
JP
Japan
Prior art keywords
phase
output
nonlinear distortion
correction value
quantized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6804390A
Other languages
Japanese (ja)
Inventor
Masahiro Onoda
小野田 雅浩
Morihiko Minowa
守彦 箕輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6804390A priority Critical patent/JPH03270306A/en
Publication of JPH03270306A publication Critical patent/JPH03270306A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概 要〕 直交変調器を用いた4相以上のPSKおよびQAM方式
等による変調信号を電力増幅する電力増幅器の非線形歪
を補償するカルテシアン帰還型非線形歪補償器に関し、 収束が早く、かつ、不安定動作のない、カルテシアン帰
還型非線形歪補償器を提供することを目的とし、 I相およびQ相信号を直交変調器で直交変調した信号を
電力増幅する電力増幅器の非線形歪を、量子化されたI
相およびQ相信号の各位の組合せ毎にフィードバック補
正するカルテシアン帰還型非線形歪補償器であって、該
電力増幅器の出力を該電力増幅器の増幅度に見合った減
衰度で減衰させ出力する減衰手段と、該減衰手段の出力
からI相およびQ相信号を復調する復調手段と、該復調
手段の出力をデジタル信号に変換するA/D変換手段と
、該量子化されたI相およびQ相信号から該A/D変換
手段の出力をそれぞれ減算する減算手段と、該量子化さ
れたI相およびQ相信号の各位の組合せについて該減算
手段の出力に基づき補正値を算出し記憶する補正値計算
記憶手段と、該量子化されたI相およびQ相信号の各位
の組合せについて該補正値計算記憶手段が記憶する補正
値を該量子化されたI相およびQ相信号に加算する加算
手段と、該加算手段の出力をアナログ信号に変換して該
直交変調器へ供給するD/A変換手段とを具備するカル
テシアン帰還型非線形歪補償器において、該量子化され
たI相およびQ相信号の各位について該電力増幅器の入
出力特性曲線の接線の傾きを算出することにより適切な
係数を算出し記憶する係数演算記憶手段と、該量子化さ
れたI相およびQ相信号の各位について該補正値計算記
憶手段が記憶する補正値に該係数演算記憶手段が記憶す
る係数を乗算して該加算手段へ供給する乗算手段とを具
備して構成する。
[Detailed Description of the Invention] [Summary] This invention relates to a Cartesian feedback nonlinear distortion compensator that compensates for the nonlinear distortion of a power amplifier that amplifies the power of a modulated signal using a quadrature modulator using a four-phase or higher PSK or QAM method. , A power amplifier that amplifies the power of a signal obtained by orthogonally modulating I-phase and Q-phase signals with a quadrature modulator, with the aim of providing a Cartesian feedback nonlinear distortion compensator that has quick convergence and no unstable operation. The nonlinear distortion of quantized I
A Cartesian feedback nonlinear distortion compensator that performs feedback correction for each combination of phase and Q phase signals, and attenuation means that attenuates and outputs the output of the power amplifier with an attenuation degree commensurate with the amplification degree of the power amplifier. , demodulation means for demodulating I-phase and Q-phase signals from the output of the attenuation means, A/D conversion means for converting the output of the demodulation means into digital signals, and the quantized I-phase and Q-phase signals. a subtraction means for subtracting the output of the A/D conversion means from the quantized I-phase and Q-phase signals; and a correction value calculation for calculating and storing a correction value based on the output of the subtraction means for each combination of the quantized I-phase and Q-phase signals. storage means; and addition means for adding correction values stored by the correction value calculation storage means for each combination of the quantized I-phase and Q-phase signals to the quantized I-phase and Q-phase signals; A Cartesian feedback nonlinear distortion compensator comprising D/A converting means that converts the output of the adding means into an analog signal and supplies it to the quadrature modulator, in which the quantized I-phase and Q-phase signals are Coefficient calculation storage means for calculating and storing appropriate coefficients by calculating the slope of the tangent to the input/output characteristic curve of the power amplifier for each position, and the correction value for each position of the quantized I-phase and Q-phase signals. and a multiplication means for multiplying the correction value stored in the calculation storage means by a coefficient stored in the coefficient calculation storage means and supplying the result to the addition means.

〔産業上の利用分野〕[Industrial application field]

本発明は、直交変調器を用いた4相以上のPSK(位相
シフトキーイング)およびQAM (直交振幅変調〉方
式等による変調信号を電力増幅する電力増幅器の非線形
歪を補償するカルテシアン帰還型非線形歪補償器に関す
る。
The present invention provides Cartesian feedback nonlinear distortion that compensates for the nonlinear distortion of a power amplifier that amplifies the power of a modulated signal using a four-phase or more phase shift keying (PSK) and QAM (quadrature amplitude modulation) method using a quadrature modulator. Regarding compensators.

送信機の小型化・小電力化への要請および割り当てられ
た帯域の有効利用への要請が高まるにつれ、電力増幅器
の非線形歪の補償の問題はその重要度を増してきている
As the demand for smaller and lower power transmitters and the more effective use of allocated bands increases, the problem of compensating for nonlinear distortion in power amplifiers is becoming increasingly important.

カルテシアン帰還型非線形歪補償器は、電力増幅器の非
線形歪を、ベースバンド領域においてデジタルI相信号
およびQ相信号がつくるカルテシアン座標(直交座標)
の各点について別個にフィードバックすることにより、
電力増幅器の非線形歪を補償するものである。
A Cartesian feedback nonlinear distortion compensator calculates the nonlinear distortion of a power amplifier using Cartesian coordinates (orthogonal coordinates) created by digital I-phase signals and Q-phase signals in the baseband region.
By providing separate feedback on each point,
This compensates for the nonlinear distortion of the power amplifier.

〔従来の技術〕[Conventional technology]

第7図はカルテシアン帰還型非線形歪補償器を備えた送
信機のブロック図である。図はQPSK変調方式の場合
を示すが4相以上のPSKあるいはQAMの場合も同様
である。
FIG. 7 is a block diagram of a transmitter equipped with a Cartesian feedback nonlinear distortion compensator. Although the figure shows the case of the QPSK modulation method, the same applies to the case of PSK or QAM with four or more phases.

I相信号およびQ相信号は帯域制限のため、ロールオフ
特性を有するデジタルフィルタ400.402をそれぞ
れ通過することにより、複数ビットからなるデジタル信
号となる。これらの信号は、補正値を格納するRAM2
80、282の読み出しアドレスRAともなり、RAで
指定されたメモリセルの内容とこれらの信号の値とが加
算器300、302において加算され、D/A変換器3
20、322においてそれぞれアナログ信号に変換され
、直交変調器100において局部発振器418からの信
号により直交変調されて帯域フィルタ404を通過し、
ミキサ406において局部発振器412からの信号と混
合され帯域フィルタ408を経て高周波信号となり、電
力増幅器(HPA) 120で電力増幅されて送信用ア
ンテナへ供給される。
Since the I-phase signal and the Q-phase signal are band-limited, they each pass through digital filters 400 and 402 having roll-off characteristics, thereby becoming digital signals consisting of a plurality of bits. These signals are stored in RAM2 which stores correction values.
The contents of the memory cell specified by RA and the values of these signals are added in the adders 300 and 302, and the D/A converter 3
20 and 322, respectively, and are orthogonally modulated by the signal from the local oscillator 418 in the quadrature modulator 100, and passed through the bandpass filter 404.
The signal is mixed with a signal from a local oscillator 412 in a mixer 406, passes through a bandpass filter 408, becomes a high frequency signal, is power amplified in a power amplifier (HPA) 120, and is supplied to a transmitting antenna.

一方、電力増幅器120の出力はアッテネータ200に
おいて電力増幅器120の増幅度に見合った減衰率で減
衰されて歪補償のための帰還信号となる。アッテネータ
200の出力はミキサ416において局部発振器412
の出力と混合され帯域フィルタ414を経て中間周波信
号となり、局部発信器41日の出力信号を位相調整のた
めの移相器420で移相した信号により直交復調器22
0で復調され、A/D変換器240、242でそれぞれ
デジタル信号に変換されて減算器260、262へ供給
される。減算器260、262においては、フィードバ
ック信号の遅れに合わせてそれぞれ遅延器264.26
6で遅延されたI相信号およびQ相信号からそれぞれの
フィードバック信号が減算され、それらの出力はそれぞ
れ加算器284、286において直前に読み出されたR
AM280.282の内容を遅延器288、289で遅
延したものと加算され、RAM280、282へ供給さ
れ遅延器264,266で遅延された1相信号およびQ
相信号でアドレスされたメモリセルへ格納される。
On the other hand, the output of the power amplifier 120 is attenuated by an attenuator 200 at an attenuation rate commensurate with the amplification degree of the power amplifier 120, and becomes a feedback signal for distortion compensation. The output of attenuator 200 is connected to local oscillator 412 at mixer 416.
The output signal is mixed with the output of the local oscillator 41 to become an intermediate frequency signal through a bandpass filter 414, and the output signal of the local oscillator 41 is phase-shifted by a phase shifter 420 for phase adjustment.
The signals are demodulated with 0, converted into digital signals by A/D converters 240 and 242, and supplied to subtracters 260 and 262, respectively. In the subtracters 260 and 262, delay devices 264 and 26 are installed, respectively, in accordance with the delay of the feedback signal.
6, the respective feedback signals are subtracted from the delayed I-phase signal and Q-phase signal, and their outputs are subtracted from the previously read R-phase signal in adders 284 and 286, respectively.
The contents of AM280 and 282 are added to those delayed by delay devices 288 and 289, and the one-phase signal and Q
The data is stored in the memory cell addressed by the phase signal.

遅延器288.289の遅延時間は遅延器264、26
6のそれと等しく設定されている。
The delay time of delay devices 288 and 289 is the delay time of delay devices 264 and 26
It is set equal to that of 6.

第8図は第7図に示した歪補償回路の動作を表わす図で
ある。第8図を参照して第7図の回路の動作を説明する
FIG. 8 is a diagram showing the operation of the distortion compensation circuit shown in FIG. 7. The operation of the circuit shown in FIG. 7 will be explained with reference to FIG.

第8図はI相またはQ相信号について、他相の信号が所
定の成る値であるときの加算器300.302の出力信
号とフィードバック信号との関係を表わしている。フィ
ードバック信号は電力増幅器120で増幅され、その増
幅率と見合っただけの減衰をアッテネータ200で与え
られたものである。したがって電力増幅器120の特性
が理想的であれば、加算器300、302の出力信号と
フィードバック信号との関係は傾き1の直線Aとなる。
FIG. 8 shows the relationship between the output signal of the adder 300, 302 and the feedback signal when the other phase signal has a predetermined value for the I-phase or Q-phase signal. The feedback signal is amplified by a power amplifier 120, and attenuated by an attenuator 200 commensurate with the amplification factor. Therefore, if the characteristics of the power amplifier 120 are ideal, the relationship between the output signals of the adders 300 and 302 and the feedback signal will be a straight line A with a slope of 1.

また実際の特性はBの曲線で表わされるものとする。Further, it is assumed that the actual characteristics are represented by curve B.

初期値としてRAM280.282に格納される値がす
べて0であるものとして、■相またはQ相の人力の大き
さがX。であったとき、加算器300、302で0が加
算されるので、フィードバック信号の大きさは図のy。
Assuming that all values stored in the RAM 280 and 282 as initial values are 0, the magnitude of the human power in the ■ phase or the Q phase is X. , the adders 300 and 302 add 0, so the magnitude of the feedback signal is y in the figure.

となる。したがって、τ時間後のA/D変換器240、
242の出力は”ioとなり、減算器260、262の
出力はΔy+(=Xo  Yo)の大きさとなる。加算
器284,286においてこの値と補正値のOとが加算
され、最初の補正値としてRAM280、282のXo
および他相の値で決まるアドレスのメモリセルへ格納さ
れる。1相またはQ相信号がxoになり他相の値が前記
の成る値になる次の機会に、RAM280、282から
この値Δy1が読み出され加算器300、302におい
てXoに加算される。したがって加算器300、302
の出力は図のX、で示す値となり、フィードバック信号
はyIで示す値となる。τ時間経過後に減算器260.
262でΔy2 =XO’lIが演算され、加算器28
4゜286において格納されていたΔy1が加算されR
AM280、282のxoおよび他相の値で決まるアド
レスのメモリセルへ格納される。一方の相の入力信号が
x0他相が前記の成る値になる次の機会にはX= =x
o+Δy1+Δy2の値が加算器300゜302から出
力される。
becomes. Therefore, A/D converter 240 after time τ,
The output of 242 becomes "io," and the outputs of subtracters 260 and 262 have a magnitude of Δy+ (=Xo Yo). This value and the correction value O are added in adders 284 and 286, and the first correction value is RAM280, 282 Xo
and stored in the memory cell at the address determined by the value of the other phase. The next time the 1-phase or Q-phase signal becomes xo and the value of the other phase becomes the above value, this value Δy1 is read out from the RAMs 280 and 282 and added to Xo in the adders 300 and 302. Therefore adders 300, 302
The output of is a value indicated by X in the figure, and the feedback signal is a value indicated by yI. After the elapse of time τ, the subtractor 260.
262, Δy2 = XO'lI is calculated, and the adder 28
Δy1 stored at 4°286 is added and R
It is stored in the memory cell at the address determined by the xo and other phase values of AM280 and AM282. The next time the input signal of one phase becomes x0 and the other phase becomes the above value, X= =x
The value o+Δy1+Δy2 is output from the adder 300°302.

この様な過程を繰り返すことにより、加算器300゜3
02の出力はフィードバック信号がyk(=xg)にな
る値xkに漸近的に近づき、収束することによって、非
線形歪が補償される。
By repeating this process, the adder 300°3
The output of 02 asymptotically approaches and converges to the value xk at which the feedback signal becomes yk (=xg), thereby compensating for nonlinear distortion.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

前述のようにカルテシアン帰還型非線形歪補償器では、
直交座標上でI相信号およびQ相信号の値で定まる各点
毎にそれぞれ補正値を持ち、同じ値の組み合わせが出現
して始めて補正値の修正が行なわれる。したがって、第
8図に示した例のように曲線Bの傾斜が1よりも小さい
場合には収束が遅くなり、収束するまでは歪補正が充分
でない値が送出されることになる。
As mentioned above, in the Cartesian feedback nonlinear distortion compensator,
Each point on the orthogonal coordinates determined by the values of the I-phase signal and the Q-phase signal has a correction value, and the correction value is corrected only when a combination of the same values appears. Therefore, if the slope of curve B is smaller than 1 as in the example shown in FIG. 8, convergence will be delayed, and a value with insufficient distortion correction will be sent out until convergence.

RAM280、282と加算器300、302の間にそ
れぞれ乗算器を設けて所定の係数を乗算する構成とし、
この係数を1よりも大きくすればこの部分の収束は早く
なるが、曲線Bの傾斜が大きい領域では制御が不安定に
なるという問題がある。
Multipliers are provided between the RAMs 280 and 282 and the adders 300 and 302, respectively, to multiply by a predetermined coefficient,
If this coefficient is made larger than 1, convergence in this part will be faster, but there is a problem that control will become unstable in a region where the slope of curve B is large.

したがって本発明の目的は、収束が早く、かつ、不安定
動作のない、カルテシアン帰還型非線形歪補償器を提供
することにある。
Therefore, an object of the present invention is to provide a Cartesian feedback type nonlinear distortion compensator that has quick convergence and is free from unstable operation.

〔課題を解決するための手段〕[Means to solve the problem]

第11!Iは本発明の原理構成を表わす図である。 11th! I is a diagram showing the principle configuration of the present invention.

本発明のカルテシアン帰還型歪補償器は、I相およびQ
相信号を直交変調器10で直交変調した信号を電力増幅
する電力増幅器12の非線形歪を、量子化されたI相お
よびQ相信号の各位の組合せ毎にフィードバック補正す
るものであって、減衰手段20と、復調手段22と、A
/D変換手段24と、減算手段26と、補正値計算記憶
手段28と、加算手段30と、D/A変換手段32と、
係数演算記憶子&40と、乗算手段42とを具備して構
成される。
The Cartesian feedback distortion compensator of the present invention has I-phase and Q-phase
The nonlinear distortion of the power amplifier 12 that power-amplifies the signal obtained by orthogonally modulating the phase signal with the orthogonal modulator 10 is corrected by feedback for each combination of the quantized I-phase and Q-phase signals, and the attenuation means 20, demodulating means 22, and A
/D conversion means 24, subtraction means 26, correction value calculation storage means 28, addition means 30, D/A conversion means 32,
It is configured to include a coefficient calculation memory &40 and a multiplication means 42.

減算手段20は、電力増幅器12の出力を電力増幅器の
増輻度に見合った減衰度で減衰させ出力する。
The subtracting means 20 attenuates the output of the power amplifier 12 by an attenuation degree commensurate with the degree of amplification of the power amplifier, and outputs the attenuated output.

復調手段22は、減衰手段20の出力からI相およびQ
相信号を復調する。A/D変換手段24は、復調手段2
2の出力をデジタル信号に変換する。減算手段26は、
量子化されたI相およびQ相信号からA/D変換手段2
4の出力をそれぞれ減算する。補正値計算記憶手段28
は、量子化された1相およびQ相信号の各位の組合せに
ついて減算手段26の出力に基づき補正値を算出j−記
憶する。加算手段30は、量子化されたI相およびQ相
信号の各位の組合せについて該補正値計算記憶手段28
が記憶する補正値を加算する。D/A変換手段32は、
加算手段30の出力をアナログ信号に変換して直交変調
器10へ供給する。係数演算記憶手段40は、量子化さ
れたI相およびQ相信号の各位について該電力増幅器1
2の入出力特性曲線の接線の傾きを算出ずろことにより
適切な係数を算出1.記憶する。乗算手段42は、量子
化されたI相およびQ相信号の各位について補正値計算
記憶手段28が記憶する補正値に係数演算記憶手段40
が記憶する係数を乗算して加算手段30へ供給する。
The demodulation means 22 extracts the I phase and Q phase from the output of the attenuation means 20.
Demodulate the phase signal. The A/D conversion means 24 is the demodulation means 2
Convert the output of 2 into a digital signal. The subtraction means 26 is
A/D conversion means 2 from quantized I-phase and Q-phase signals
Subtract the outputs of 4 respectively. Correction value calculation storage means 28
calculates and stores a correction value based on the output of the subtraction means 26 for each combination of the quantized 1-phase and Q-phase signals. The addition means 30 calculates and stores the correction value 28 for each combination of the quantized I-phase and Q-phase signals.
Adds the correction value stored by . The D/A conversion means 32 is
The output of the adding means 30 is converted into an analog signal and supplied to the quadrature modulator 10. The coefficient calculation storage means 40 stores information about the power amplifier 1 for each position of the quantized I-phase and Q-phase signals.
Calculate the appropriate coefficient by calculating the slope of the tangent to the input/output characteristic curve in step 2.1. Remember. The multiplication means 42 applies a coefficient calculation storage means 40 to the correction value stored in the correction value calculation storage means 28 for each part of the quantized I-phase and Q-phase signals.
is multiplied by the coefficient stored in and supplied to the adding means 30.

〔作 用〕[For production]

第2図は本発明の詳細な説明するための図であり、第8
図と同様な図である。
FIG. 2 is a diagram for explaining the present invention in detail, and FIG.
It is a figure similar to the figure.

係数演算記憶手段40は曲線Bの接線Tの傾きmを算出
17、その逆数17mを係数として出力する。
The coefficient calculation storage means 40 calculates 17 the slope m of the tangent T to the curve B, and outputs its reciprocal 17m as a coefficient.

それによって補正された値X、=x、 +17m・△y
Iは図に示すとうり、目標値xkにかなり近い値となる
。したがって、曲線Bの傾斜によらず、目標値に近い値
に補正することができ、収束が早まるとともに不安定な
制御が回避される。
The corrected value X, =x, +17m・△y
As shown in the figure, I has a value quite close to the target value xk. Therefore, irrespective of the slope of curve B, it is possible to correct to a value close to the target value, speeding up convergence and avoiding unstable control.

〔実施例〕〔Example〕

第3図は本発明の第1の実施例を表わす図である。この
図に1よ、第7図に示j7た回路中、デジタルフィルタ
400.402 、D/A変換器320、322、およ
びA/D変換器240、242によって切り出される部
分のみが示されている。第7図と同様な作用効果を呈す
る構成要素には同一の参照番号が付されている。また図
には、I相信号の処理に関する部分のみが詳細に示され
ており、Q相信号の処理に関する部分はこれと同様な構
成であるので、1点鎖線の矩形で示され、その詳細な構
成は省略されている。
FIG. 3 is a diagram showing a first embodiment of the present invention. In this figure, only the parts cut out by the digital filters 400, 402, D/A converters 320, 322, and A/D converters 240, 242 in the circuit shown in FIG. 7 are shown. . Components exhibiting similar effects to those in FIG. 7 are given the same reference numerals. Also, in the figure, only the part related to the processing of the I-phase signal is shown in detail, and the part related to the processing of the Q-phase signal has a similar configuration, so it is shown by a rectangle with a dashed dotted line, and its details are shown. Configuration is omitted.

減算器260の出力は加算器284へ供給されるだけで
なく、RAM412の書込みデータ入力WDおよび減算
器404へも供給される。RAM412の読み出しアド
レスRAおよび書込みアドレスWAにはRAM280と
同じ信号が供給される。したがってRAM412には、
■相の入力をX。、A/D変換器からのフィードバック
信号をyi とすると、Δyi++ =Xo   Vi
の値がI相およびQ相信号の各位の組み合わせについて
格納される。減算器404はこの△yi<6+から、R
AM412に格納され時間調整のため遅延器408で遅
延された前回値Δy1を差し引いたΔy141−Δy、
をROM 402のアドレス入力の一部としてROM4
02へ供給する。R[1M402の残りのアドレス入力
には係数値ai  (後述)とΔy、を乗算したa1Δ
y1の値を遅延器406で遅延したものが供給される。
The output of subtractor 260 is provided not only to adder 284 but also to write data input WD of RAM 412 and subtractor 404 . The same signals as the RAM 280 are supplied to the read address RA and write address WA of the RAM 412 . Therefore, in RAM412,
■X the phase input. , the feedback signal from the A/D converter is yi, then Δyi++ =Xo Vi
The value of is stored for each combination of I-phase and Q-phase signals. From this △yi<6+, the subtracter 404 calculates R
Δy141−Δy, which is obtained by subtracting the previous value Δy1 stored in AM412 and delayed by the delay device 408 for time adjustment;
as part of the address input of ROM402.
Supply to 02. The remaining address input of R[1M402 is a1Δ multiplied by coefficient value ai (described later) and Δy.
The value of y1 delayed by a delay device 406 is supplied.

ROM402はこのΔyi*+−Δylおよびai−Δ
yiの値の組み合わせによる値でアドレスされるメモリ
セル内に−a1Δy1/(Δ3’l+l−Δyi )の
値を格納するものである。RAM400にも、RAM4
12と同じ信号がアドレス入力として供給されており、
書込データ入力WDにはROM402の出力が接続され
ている。したがって、RAM400にはI相信号および
Q相信号の各位に応じたアドレスのメモリセルのR[]
M402の出力が係数tll a t + r として
書込まれその7時間前に前回の係数値aiが読み出され
る。読み出された係数aiは乗算器420においてRA
M 280からの出力と乗算され、加算器300へ供給
される。
ROM402 stores this Δyi*+−Δyl and ai−Δ
A value of -a1Δy1/(Δ3'l+l−Δyi) is stored in a memory cell addressed by a value based on a combination of values of yi. RAM400 and RAM4
The same signal as 12 is supplied as address input,
The output of the ROM 402 is connected to the write data input WD. Therefore, the RAM 400 has memory cells R[] at addresses corresponding to each position of the I-phase signal and the Q-phase signal.
The output of M402 is written as the coefficient tll a t + r, and the previous coefficient value ai is read out seven hours before that. The read coefficient ai is applied to RA in the multiplier 420.
Multiplied by the output from M 280 and provided to adder 300.

第4図は第3図の回路の動作を説明するための図である
FIG. 4 is a diagram for explaining the operation of the circuit shown in FIG. 3.

回路が動作を開始してから、■相の入力がx。After the circuit starts operating, the ■phase input is x.

でQ相の値が所定の成る値となる状態が1−1回出現し
たとすると、このときのRAM280の出力はΣ (X
o   3’j)=ΣΔyj Jm l                j、 1で
ある。このときのRAM400の出力をat−1とする
と、加算器300の出力X1−1 は である。同様に、次の回0出力X1は Xi  =x、+at  ΣΔy。
Assuming that a state in which the Q phase value becomes a predetermined value appears 1-1 times, the output of the RAM 280 at this time is Σ (X
o 3'j)=ΣΔyj Jml j, 1. If the output of the RAM 400 at this time is at-1, the output X1-1 of the adder 300 is. Similarly, the next time 0 output X1 is Xi = x, +at ΣΔy.

」+1 である。第4図を参照して、このXl−1とXlの間の
区間での曲線Bの傾斜mは ai  ΣΔy3at−+  ΣΔyJJ、 l   
             J、 1で表わされる。a
i ″”1at−rであるから、ai  ΔYs となり、最適な係数ai。1をmの逆数とするのである
から、ai+1は ai  Δy1 ai+1  =− ΔV 1 + 1−Δ’Il で与えられる。したがって、このτ時間後にRAM40
0へ格納される一a1Δyt/(Δy1°、−Δyt 
)の値が次の最適な係数ai+1 となる。
”+1. Referring to FIG. 4, the slope m of curve B in the section between Xl-1 and Xl is ai ΣΔy3at-+ΣΔyJJ, l
J, represented by 1. a
Since i ″”1at−r, ai ΔYs is the optimal coefficient ai. Since 1 is the reciprocal of m, ai+1 is given by ai Δy1 ai+1 =−ΔV 1 + 1−Δ′Il. Therefore, after this τ time, RAM40
-a1Δyt/(Δy1°, -Δyt
) becomes the next optimal coefficient ai+1.

第5図は本発明の第2の実施例を表わす図である。RO
M402’は値Δ3’t*++  Δyi、aiの組み
合わせをアドレスとしたメモリセルに−at Δyt/
(Δyi。8−Δyi)の値が格納されたものである。
FIG. 5 is a diagram showing a second embodiment of the present invention. R.O.
M402' is -at Δyt/
The value of (Δyi.8−Δyi) is stored.

この様な構成とすることで第3図の減算器404、乗算
器410が不要となる。
With such a configuration, the subtracter 404 and multiplier 410 shown in FIG. 3 become unnecessary.

第6図は本発明の第3の実施例を表わす図である。この
例は、一般に増幅器のゲインの相対値と特性曲線の傾斜
には一定の相関関係が認められることから、ゲインの相
対値から特性曲線の傾斜を推定し、これをもって最適な
係数とすることにより、より簡単な回路で歪補償回路が
実現される。
FIG. 6 is a diagram showing a third embodiment of the present invention. In this example, since there is generally a certain correlation between the relative value of the gain of an amplifier and the slope of the characteristic curve, the slope of the characteristic curve is estimated from the relative value of the gain, and this is used as the optimal coefficient. , a distortion compensation circuit can be realized with a simpler circuit.

ROM402”は加算器300の出力を遅延器407で
遅延させたXI とA/Dからのフィードバック信号Y
t とをアドレスとしたメモリセルにys /χ1の値
を格納するものである。ROM402”の出力yI/ 
x tすなわちゲインの相対値の逆数が最適係数21*
1  としてRAM400に格納される。
ROM 402'' receives the output of the adder 300 delayed by the delay device 407, XI, and the feedback signal Y from the A/D.
The value of ys/χ1 is stored in the memory cell whose address is t. ROM402” output yI/
x t, that is, the reciprocal of the relative value of the gain is the optimal coefficient 21*
1 and stored in the RAM 400.

〔発明の効果〕〔Effect of the invention〕

以上述べてきたように本発明によれば、収束が速く、か
つ、制御が不安定になることのないカルテシアン帰還型
非線形歪補償器が提供される。
As described above, according to the present invention, there is provided a Cartesian feedback nonlinear distortion compensator that converges quickly and does not cause unstable control.

【図面の簡単な説明】 第1図は本発明の原理構成を表わす図、第2図は本発明
の詳細な説明するための図、第3図は本発明の第1の実
施例を表わす図、第4図は第3図の回路の動作を説明す
るための図、 第5図は本発明の第2の実施例を表わす図、第6図は本
発明の第3の実施例を表わす図、第7図はカルテシアン
帰還型非線形歪補償器を備えた送信機を表わす図、 第8図は非線形歪補償の原理を説明するための図。 図において、 10・・・直交変調器、   12・・・電力増幅器、
20・・・減衰手段、    22・・・復調手段、2
4・・・A/D変換手段、 26・・・減算手段、28
・・・補正値計算記憶手段、 30・・・加算手段、    32・・・D/A変換手
段、40・・・係数演算記憶手段、 42・・・乗算手段。
[Brief Description of the Drawings] Fig. 1 is a diagram showing the principle configuration of the present invention, Fig. 2 is a diagram for explaining the invention in detail, and Fig. 3 is a diagram showing the first embodiment of the invention. , FIG. 4 is a diagram for explaining the operation of the circuit in FIG. 3, FIG. 5 is a diagram representing a second embodiment of the present invention, and FIG. 6 is a diagram representing a third embodiment of the present invention. , FIG. 7 is a diagram showing a transmitter equipped with a Cartesian feedback type nonlinear distortion compensator, and FIG. 8 is a diagram for explaining the principle of nonlinear distortion compensation. In the figure, 10... Quadrature modulator, 12... Power amplifier,
20... Attenuation means, 22... Demodulation means, 2
4... A/D conversion means, 26... Subtraction means, 28
...Correction value calculation storage means, 30.. Addition means, 32.. D/A conversion means, 40.. Coefficient calculation storage means, 42.. Multiplication means.

Claims (1)

【特許請求の範囲】 1、I相およびQ相信号を直交変調器(10)で直交変
調した信号を電力増幅する電力増幅器(12)の非線形
歪を、量子化されたI相およびQ相信号の各値の組合せ
毎にフィードバック補正するカルテシアン帰還型非線形
歪補償器であって、該電力増幅器(12)の出力を該電
力増幅器の増幅度に見合った減衰度で減衰させ出力する
減衰手段(20)と、該減衰手段(20)の出力からI
相およびQ相信号を復調する復調手段(22)と、該復
調手段(22)の出力をデジタル信号に変換するA/D
変換手段(24)と、該量子化されたI相およびQ相信
号から該A/D変換手段(24)の出力をそれぞれ減算
する減算手段(26)と、該量子化されたI相およびQ
相信号の各値の組合せについて該減算手段(26)の出
力に基づき補正値を算出し記憶する補正値計算記憶手段
(28)と、該量子化されたI相およびQ相信号の各値
の組合せについて該補正値計算記憶手段(28)が記憶
する補正値を該量子化されたI相およびQ相信号に加算
する加算手段(30)と、該加算手段(30)の出力を
アナログ信号に変換して該直交変調器(10)へ供給す
るD/A変換手段(32)とを具備するカルテシアン帰
還型非線形歪補償器において、 該量子化されたI相およびQ相信号の各値について該電
力増幅器(12)の入出力特性曲線の接線の傾きを算出
することにより適切な係数を算出し記憶する係数演算記
憶手段(40)と、 該量子化されたI相およびQ相信号の各値について該補
正値計算記憶手段(28)が記憶する補正値に該係数演
算記憶手段(40)が記憶する係数を乗算して該加算手
段(30)へ供給する乗算手段(42)とを具備するこ
とを特徴とするカルテシアン帰還型非線形歪補償器。
[Claims] 1. The nonlinear distortion of the power amplifier (12) that power-amplifies the signal obtained by orthogonally modulating the I-phase and Q-phase signals with the orthogonal modulator (10) is converted into quantized I-phase and Q-phase signals. A Cartesian feedback nonlinear distortion compensator performs feedback correction for each combination of values, and attenuation means ( 20) and I from the output of the damping means (20)
demodulation means (22) for demodulating the phase and Q phase signals; and an A/D for converting the output of the demodulation means (22) into a digital signal.
a converting means (24); a subtracting means (26) for subtracting the output of the A/D converting means (24) from the quantized I-phase and Q-phase signals;
a correction value calculation storage means (28) for calculating and storing a correction value based on the output of the subtraction means (26) for each combination of values of the phase signals; Adding means (30) for adding the correction value stored in the correction value calculation storage means (28) to the quantized I-phase and Q-phase signals for the combination, and converting the output of the addition means (30) into an analog signal. In a Cartesian feedback nonlinear distortion compensator comprising a D/A conversion means (32) that converts and supplies the converted signal to the orthogonal modulator (10), for each value of the quantized I-phase and Q-phase signals, Coefficient calculation storage means (40) for calculating and storing appropriate coefficients by calculating the slope of the tangent to the input/output characteristic curve of the power amplifier (12); and each of the quantized I-phase and Q-phase signals. A multiplication means (42) is provided for multiplying the correction value stored in the correction value calculation storage means (28) by a coefficient stored in the coefficient calculation storage means (40) and supplying the result to the addition means (30). A Cartesian feedback nonlinear distortion compensator.
JP6804390A 1990-03-20 1990-03-20 Cartesian feedback nonlinear distortion compensator Pending JPH03270306A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6804390A JPH03270306A (en) 1990-03-20 1990-03-20 Cartesian feedback nonlinear distortion compensator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6804390A JPH03270306A (en) 1990-03-20 1990-03-20 Cartesian feedback nonlinear distortion compensator

Publications (1)

Publication Number Publication Date
JPH03270306A true JPH03270306A (en) 1991-12-02

Family

ID=13362376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6804390A Pending JPH03270306A (en) 1990-03-20 1990-03-20 Cartesian feedback nonlinear distortion compensator

Country Status (1)

Country Link
JP (1) JPH03270306A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310946A (en) * 1993-04-20 1994-11-04 Mitsubishi Electric Corp Distortion compensation circuit
JP2001284980A (en) * 2000-04-03 2001-10-12 Toyo Commun Equip Co Ltd Predistortion non-linear distortion compensating circuit and digital transmitter using the same
US7215717B2 (en) 2001-12-21 2007-05-08 Nec Corporation Distortion compensation circuit
WO2018109862A1 (en) * 2016-12-14 2018-06-21 三菱電機株式会社 Power amplification circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310946A (en) * 1993-04-20 1994-11-04 Mitsubishi Electric Corp Distortion compensation circuit
JP2001284980A (en) * 2000-04-03 2001-10-12 Toyo Commun Equip Co Ltd Predistortion non-linear distortion compensating circuit and digital transmitter using the same
US7215717B2 (en) 2001-12-21 2007-05-08 Nec Corporation Distortion compensation circuit
WO2018109862A1 (en) * 2016-12-14 2018-06-21 三菱電機株式会社 Power amplification circuit
JPWO2018109862A1 (en) * 2016-12-14 2018-12-20 三菱電機株式会社 Power amplifier circuit

Similar Documents

Publication Publication Date Title
US5903611A (en) Method of correcting nonlinearities of an amplifier, and radio transmitter employing a method of this type
US5905760A (en) Method of correcting nonlinearities of an amplifier, and radio transmitter employing a method of this type
US4700151A (en) Modulation system capable of improving a transmission system
JP4086133B2 (en) Wireless device distortion compensation method and distortion compensation device
US6141390A (en) Predistortion in a linear transmitter using orthogonal kernels
US6647073B2 (en) Linearisation and modulation device
US5093637A (en) Modulation device with input signal modification for correction of amplifier nonlinearities
US6240144B1 (en) Apparatus and method of linearizing a power amplifier in a mobile radio communication system
US5867065A (en) Frequency selective predistortion in a linear transmitter
EP0928515B1 (en) Adaptive digital feed-forward correction of RF power amplifier
US5339054A (en) Modulated signal transmission system compensated for nonlinear and linear distortion
US7161990B2 (en) Predistortion amplifier
JPH0580856B2 (en)
JPH0773243B2 (en) Transmitter
EP1251667B1 (en) Predistortion for use with amplifiers which have hyperbolic tangent distortion
JPH03270306A (en) Cartesian feedback nonlinear distortion compensator
JP2004165900A (en) Communication device
JP3221326B2 (en) Transmission device
JPH0531326B2 (en)
JP2002359655A (en) Circuit and method for compensating distortion
US6751268B1 (en) Bandpass predistorting expansion method and apparatus for digital radio transmission
JP4382950B2 (en) Nonlinear distortion compensation circuit and nonlinear distortion compensation method
KR100251781B1 (en) Apparatus and method for linearizing power amplifier in digital communication system
KR100251385B1 (en) Apparatus and method for linearizing power amp with adaptive predistortion and modem error compensation
JPH11215198A (en) Transmission apparatus with pre-distortion distortion compensation function and pre-distortion distortion compensation method in transmission apparatus