JPH03270078A - 静電保護素子 - Google Patents
静電保護素子Info
- Publication number
- JPH03270078A JPH03270078A JP7018690A JP7018690A JPH03270078A JP H03270078 A JPH03270078 A JP H03270078A JP 7018690 A JP7018690 A JP 7018690A JP 7018690 A JP7018690 A JP 7018690A JP H03270078 A JPH03270078 A JP H03270078A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- schottky barrier
- electrode
- type buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に使用するバイポーラ型の
静電保護素子に関する。
静電保護素子に関する。
従来のこの種の静電保護素子の一例を第３図に示す。第
３図（ａ）は平面図、第３図（ｂ）は第３図（ａ）のＡ
−Ａ線断面図、第３図（ｃ）は回路図である。
３図（ａ）は平面図、第３図（ｂ）は第３図（ａ）のＡ
−Ａ線断面図、第３図（ｃ）は回路図である。
第１．第２のショットキーバリアダイオードはショット
キーバリアコンタクト部９−１．９−２を境界として電
極配線１３．１４側がアノード、Ｎ−型エピタキシャル
層４−１．４−２がカソードとして形成され、Ｎ＋型埋
込層２及びＮ＋型弓出拡散層６はカソード側抵抗引き出
し部となっている。第１のショットキーバリアダイオー
ドのショットキーバリアコンタクト部９−１と第２のシ
ョットキーバリアダイオードのＮ＋型引出拡散層６を電
極配線１３を介して接続して静電保護素子を形成してい
る。第１のショットキーバリアダイオードのＮ１型引出
拡散Ｎ６に接続する電極配線１２がカソード電極である
。第２のショットキーバリアダイオードのショットキー
バリアコンタクト部９−２を、Ｐ＋型埋込層３の上に形
成したＰ＋型引出拡散層７を介してＰ型半導体基体上と
接続する電極配線１４がアノード・サブコンタクト電極
である。カソード電［１２，アノード・サブコンタクト
電ｆ！１４を回路の電源あるいはグランドに接続、電極
配線１３を信号電極として信号に接続して使用する。
キーバリアコンタクト部９−１．９−２を境界として電
極配線１３．１４側がアノード、Ｎ−型エピタキシャル
層４−１．４−２がカソードとして形成され、Ｎ＋型埋
込層２及びＮ＋型弓出拡散層６はカソード側抵抗引き出
し部となっている。第１のショットキーバリアダイオー
ドのショットキーバリアコンタクト部９−１と第２のシ
ョットキーバリアダイオードのＮ＋型引出拡散層６を電
極配線１３を介して接続して静電保護素子を形成してい
る。第１のショットキーバリアダイオードのＮ１型引出
拡散Ｎ６に接続する電極配線１２がカソード電極である
。第２のショットキーバリアダイオードのショットキー
バリアコンタクト部９−２を、Ｐ＋型埋込層３の上に形
成したＰ＋型引出拡散層７を介してＰ型半導体基体上と
接続する電極配線１４がアノード・サブコンタクト電極
である。カソード電［１２，アノード・サブコンタクト
電ｆ！１４を回路の電源あるいはグランドに接続、電極
配線１３を信号電極として信号に接続して使用する。
Ｐ＋型埋込層３はＮ＋型埋込層２を囲う形で形成されて
いる。これはＮ型反転層により、独立したＮ＋型埋込層
が互いに接続されるのを防止するチャネルストッパーの
役割を果している。又、第３図（Ｃ）に破線で示す如く
Ｎ＋型埋込層２とＰ型シリコン基板１との接合により寄
生ダイオードを形成している。
いる。これはＮ型反転層により、独立したＮ＋型埋込層
が互いに接続されるのを防止するチャネルストッパーの
役割を果している。又、第３図（Ｃ）に破線で示す如く
Ｎ＋型埋込層２とＰ型シリコン基板１との接合により寄
生ダイオードを形成している。
静電保護の効果はショットキーバリアコンタクト部９−
１．９−２の、Ｎ１型埋込層６と対向する部分の長さ、
及び面積が大である程大きい又、寄生ダイオードのＰＮ
接合の面積も大きい程効果がある。しかし、第１．第２
のショットキーバリアダイオード、及び第２のショット
キーバリアダイオード側の寄生ダイオードの面積を大き
くすることによる接合容量の増大はＡＣ信号特性の劣化
を招く。交流信号特性の劣化を招かずに良好な静電保護
効果を得るためにはカソード電極１２とアノード・サブ
コンタクト電極１４の間にダイオードを付加する事が有
効である。第１のショットキーバリアダイオード側の寄
生ダイオードはこの役割を果している。
１．９−２の、Ｎ１型埋込層６と対向する部分の長さ、
及び面積が大である程大きい又、寄生ダイオードのＰＮ
接合の面積も大きい程効果がある。しかし、第１．第２
のショットキーバリアダイオード、及び第２のショット
キーバリアダイオード側の寄生ダイオードの面積を大き
くすることによる接合容量の増大はＡＣ信号特性の劣化
を招く。交流信号特性の劣化を招かずに良好な静電保護
効果を得るためにはカソード電極１２とアノード・サブ
コンタクト電極１４の間にダイオードを付加する事が有
効である。第１のショットキーバリアダイオード側の寄
生ダイオードはこの役割を果している。
上述した従来の静電保護素子ではカソード電極、アノー
ド・サブコンタクト電極間に付加されるダイオードの静
電保護に対する効果を高めるためには第１のショットキ
ーバリアダイオード側のＮ＋型埋込層２の面積を大きく
する必要がある。
ド・サブコンタクト電極間に付加されるダイオードの静
電保護に対する効果を高めるためには第１のショットキ
ーバリアダイオード側のＮ＋型埋込層２の面積を大きく
する必要がある。
あるいは新たにショットキーバリアダイオード又はＰＮ
接合ダイオードを設けるかである。しかしＮ＋型埋込層
２とＰ＋型埋込層３は所定以上の距離を保たなればなら
ず、Ｎ＋型埋込層２の面積増大により静電保護素子全体
の平面パターン面積も従来より大きくせざるをえないと
いう欠点がある。
接合ダイオードを設けるかである。しかしＮ＋型埋込層
２とＰ＋型埋込層３は所定以上の距離を保たなればなら
ず、Ｎ＋型埋込層２の面積増大により静電保護素子全体
の平面パターン面積も従来より大きくせざるをえないと
いう欠点がある。
このように、従来の静電保護素子は、交流信号特性の劣
化もしくはチップ面積の増大を招くという欠点がある。
化もしくはチップ面積の増大を招くという欠点がある。
本発明の静電保護素子は、Ｐ（又はＮ）型半導体基体上
にＮ−（又はｐ−）型エピタキシャル層を堆積した半導
体基板の前記半導体基体とエピタキシャル層の境界部に
選択的にＮ” （又はＰ＋）型埋込層及びこれを囲ん
でＰ＋ （又はＮ” ）型埋込層を設け、前記Ｎ” （
又はＰ＋）型埋込層上のＮ−（又はｐ−）型エピタキシ
ャル層に選択的に金属膜を設けてなる第１のショットキ
ーバリアダイオード及び第２のショットキーバリアダイ
オードを有し、前記第１のショットキーバリアダイオー
ドの金属膜と第２のショットキーバリアダイオードのＮ
” （又はＰ＋）型埋込層に連結したＮ＋（又はＰ＋
）型引出拡散層を接続してなる静電保護素子において、
前記Ｐ１ （又はＮ” ）型埋込層上のＮ−（又はｐ−
）型エピタキシャル層にＮ１（又はＰ＋）拡散層を設け
て前記第１のショットキーバリアダイオードのＮ”
（又はＰ” ）型拡散層に電極配線を介して接続したと
いうものである。
にＮ−（又はｐ−）型エピタキシャル層を堆積した半導
体基板の前記半導体基体とエピタキシャル層の境界部に
選択的にＮ” （又はＰ＋）型埋込層及びこれを囲ん
でＰ＋ （又はＮ” ）型埋込層を設け、前記Ｎ” （
又はＰ＋）型埋込層上のＮ−（又はｐ−）型エピタキシ
ャル層に選択的に金属膜を設けてなる第１のショットキ
ーバリアダイオード及び第２のショットキーバリアダイ
オードを有し、前記第１のショットキーバリアダイオー
ドの金属膜と第２のショットキーバリアダイオードのＮ
” （又はＰ＋）型埋込層に連結したＮ＋（又はＰ＋
）型引出拡散層を接続してなる静電保護素子において、
前記Ｐ１ （又はＮ” ）型埋込層上のＮ−（又はｐ−
）型エピタキシャル層にＮ１（又はＰ＋）拡散層を設け
て前記第１のショットキーバリアダイオードのＮ”
（又はＰ” ）型拡散層に電極配線を介して接続したと
いうものである。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例を示す平面図、第１図
（ｂ）は第１図（ａ）のＡ−Ａ線断面図、第１図（Ｃ）
は回路図である。左端に示したＮ″′型エピタキシャル
層４、Ｐ＋型拡散層３より戒るＰＮ接合ダイオードを付
加している点が従来例と異なる。従来はＰ＋型埋込層３
の上部に電極を設けるのはＰ＋型引出拡散層７を介して
Ｐ型シリコン基体１とを接続するサブコンタクトとする
場合のみであった。これに対し第１図ではＰ＋型埋込層
３の形状は同じで、その上の少なくとも１部分上にＮ−
型エピタキシャル層４−１．４−２、Ｎ＋型型数散層８
形成して新たにＰＮ接合ダイオードを成し、Ｎ＋型型数
散層８第１のショットキーバリアダイオードのＮ＋＋引
出拡散層６と電極配線１２を介して接続し、カソード電
極としている。Ｐ＋型埋込層３は従来と同様アノード・
サブコンタクト電極に接続している′。本例ではＮ＋型
型数散層８電極配線１２との間にＮ′″型ポリシリコン
層１０を設けているが、これはＮ−型エピタキシャル層
４の厚さが小さくＮ＋型型数散層８浅くする場合に特に
有効である。１１との間にＮ“型ポリシリコン層９を設
けているが、これはＮエピタキシャルＮ４の厚さが小さ
くＮ＋型型数散層８浅くしたい場合に特に有効である。
（ｂ）は第１図（ａ）のＡ−Ａ線断面図、第１図（Ｃ）
は回路図である。左端に示したＮ″′型エピタキシャル
層４、Ｐ＋型拡散層３より戒るＰＮ接合ダイオードを付
加している点が従来例と異なる。従来はＰ＋型埋込層３
の上部に電極を設けるのはＰ＋型引出拡散層７を介して
Ｐ型シリコン基体１とを接続するサブコンタクトとする
場合のみであった。これに対し第１図ではＰ＋型埋込層
３の形状は同じで、その上の少なくとも１部分上にＮ−
型エピタキシャル層４−１．４−２、Ｎ＋型型数散層８
形成して新たにＰＮ接合ダイオードを成し、Ｎ＋型型数
散層８第１のショットキーバリアダイオードのＮ＋＋引
出拡散層６と電極配線１２を介して接続し、カソード電
極としている。Ｐ＋型埋込層３は従来と同様アノード・
サブコンタクト電極に接続している′。本例ではＮ＋型
型数散層８電極配線１２との間にＮ′″型ポリシリコン
層１０を設けているが、これはＮ−型エピタキシャル層
４の厚さが小さくＮ＋型型数散層８浅くする場合に特に
有効である。１１との間にＮ“型ポリシリコン層９を設
けているが、これはＮエピタキシャルＮ４の厚さが小さ
くＮ＋型型数散層８浅くしたい場合に特に有効である。
第２図（ａ）、（ｂ）に示すように、Ｎ−型エピタキシ
ャル層が厚く、Ｎ＋型型数散層８′深くできる場合には
、Ｎ＋型ポリシリコン層１０は設ける必要はない。
ャル層が厚く、Ｎ＋型型数散層８′深くできる場合には
、Ｎ＋型ポリシリコン層１０は設ける必要はない。
Ｐ＋型埋込層はもともと必要であり、その上のＮ−型エ
ピタキシャル層に従来はＰ“型不純物を導入してＰ＋型
引出拡散層７を形成してアノード・サブコンタクト電極
１３に接続していたのであるから、本発明のようにして
も面積的には従来例と殆んど同じにできる。従って面積
の増大、交流信号特性の劣化の双方を招くことなく静電
保護能力を強化できる。
ピタキシャル層に従来はＰ“型不純物を導入してＰ＋型
引出拡散層７を形成してアノード・サブコンタクト電極
１３に接続していたのであるから、本発明のようにして
も面積的には従来例と殆んど同じにできる。従って面積
の増大、交流信号特性の劣化の双方を招くことなく静電
保護能力を強化できる。
なお、以上の説明で導電型を逆にしてもよいことは明白
である。
である。
以上説明したように本発明はチャネルストッパーとして
従来から必然的に配置されているＰｌ（又はＮ” ）型
埋込層の上にＮ（又はＰ）型層を設けてＰＮ接合ダイオ
ードを形成し、これをカソード電極とアノード・サブコ
ンタクト電極の間に接続することにより、静電耐圧は従
来と比較して２倍程度高く、外形の大きさ及び交流信号
特性の劣化の程度は従来と変らない静電保護素子が得ら
れるので、半導体集積回路の信頼性が改善できる効果が
ある。
従来から必然的に配置されているＰｌ（又はＮ” ）型
埋込層の上にＮ（又はＰ）型層を設けてＰＮ接合ダイオ
ードを形成し、これをカソード電極とアノード・サブコ
ンタクト電極の間に接続することにより、静電耐圧は従
来と比較して２倍程度高く、外形の大きさ及び交流信号
特性の劣化の程度は従来と変らない静電保護素子が得ら
れるので、半導体集積回路の信頼性が改善できる効果が
ある。
一ド・サブコンタクト電極）。
Claims (1)
- Ｐ（又はＮ）型半導体基体上にＮ＾−（又はＰ＾−）
型エピタキシャル層を堆積した半導体基板の前記半導体
基体とエピタキシャル層の境界部に選択的にＮ＾＋（又
はＰ＾＋）型埋込層及びこれを囲んでＰ＾＋（又はＮ＾
＋）型埋込層を設け、前記Ｎ＾＋（又はＰ＾＋）型埋込
層上のＮ＾−（又はＰ＾−）型エピタキシャル層に選択
的に金属膜を設けてなる第１のショットキーバリアダイ
オード及び第２のショットキーバリアダイオードを有し
、前記第１のショットキーバリアダイオードの金属膜と
第２のショットキーバリアダイオードのＮ＾＋（又はＰ
＾＋）型埋込層に連結したＮ＾＋（又はＰ＾＋）型引出
拡散層を接続してなる静電保護素子において、前記Ｐ＾
＋（又はＮ＾＋）型埋込層上のＮ＾−（又はＰ＾−）型
エピタキシャル層にＮ＾＋（又はＰ＾＋）拡散層を設け
て前記第１のショットキーバリアダイオードのＮ＾＋（
又はＰ＾＋）型拡散層に電極配線を介して接続したこと
を特徴とする静電保護素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7018690A JPH03270078A (ja) | 1990-03-19 | 1990-03-19 | 静電保護素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7018690A JPH03270078A (ja) | 1990-03-19 | 1990-03-19 | 静電保護素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03270078A true JPH03270078A (ja) | 1991-12-02 |
Family
ID=13424247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7018690A Pending JPH03270078A (ja) | 1990-03-19 | 1990-03-19 | 静電保護素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03270078A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579119B2 (en) | 1992-11-27 | 2009-08-25 | Dai Nippon Printing Co., Ltd. | Hologram recording sheet, holographic optical element using said sheet, and its production process |
-
1990
- 1990-03-19 JP JP7018690A patent/JPH03270078A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579119B2 (en) | 1992-11-27 | 2009-08-25 | Dai Nippon Printing Co., Ltd. | Hologram recording sheet, holographic optical element using said sheet, and its production process |
| US7618750B2 (en) | 1992-11-27 | 2009-11-17 | Dai Nippon Printing Co., Ltd. | Hologram recording sheet, holographic optical element using said sheet, and its production process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102246308B (zh) | 具有增大的击穿电压特性的基于沟槽的功率半导体器件 | |
| US5646433A (en) | Pad protection diode structure | |
| JPS6358380B2 (ja) | ||
| JP2003174169A (ja) | 半導体装置 | |
| JPH022153A (ja) | 集積回路を過電圧に対して保護する保護構造及び回路 | |
| US6369424B1 (en) | Field effect transistor having high breakdown withstand capacity | |
| US6388851B1 (en) | Electronic discharge protection of integrated circuits | |
| JPS5852347B2 (ja) | 高耐圧半導体装置 | |
| JPH03270078A (ja) | 静電保護素子 | |
| JP2664911B2 (ja) | 半導体装置 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPH0997901A (ja) | 半導体装置 | |
| JPH01262654A (ja) | 半導体装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| JPS6118344B2 (ja) | ||
| JPH0622998Y2 (ja) | 半導体装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPH02154464A (ja) | ショットキーバリアダイオード | |
| KR950005470B1 (ko) | 정전기특성이 개선된 반도체장치 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPH07321307A (ja) | 半導体装置 | |
| JP2676958B2 (ja) | 縦型電界効果トランジスタ | |
| JPS6156458A (ja) | 半導体装置 | |
| JPH07321305A (ja) | 半導体装置 | |
| JPH065748B2 (ja) | 半導体装置の静電破壊防止装置 |