JPH03268331A - Base modulation type bipolar transistor - Google Patents
Base modulation type bipolar transistorInfo
- Publication number
- JPH03268331A JPH03268331A JP6767890A JP6767890A JPH03268331A JP H03268331 A JPH03268331 A JP H03268331A JP 6767890 A JP6767890 A JP 6767890A JP 6767890 A JP6767890 A JP 6767890A JP H03268331 A JPH03268331 A JP H03268331A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- gate
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 230000004044 response Effects 0.000 abstract description 2
- ZLHLYESIHSHXGM-UHFFFAOYSA-N 4,6-dimethyl-1h-imidazo[1,2-a]purin-9-one Chemical group N=1C(C)=CN(C2=O)C=1N(C)C1=C2NC=N1 ZLHLYESIHSHXGM-UHFFFAOYSA-N 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、負性抵抗特性を有するベース変調形バイポ
ーラ・トランジスタに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a base modulation bipolar transistor having negative resistance characteristics.
[従来の技術及びその問題点]
従来、負性抵抗特性を有する三端子デバイスタイプのベ
ース変調形バイポーラ・トランジスタとして、第7図に
示すような平面構造をもち、第8図に示すような断面構
造をもつ装置が提供されている。この第7図に示すよう
に、コレクタ領域に達する貫通ゲート領域をもつベース
変調形バイポーラ・トランジスタ装置における動作原理
については、同一出願人による特願平1−77128号
に詳しく述べられている。[Prior art and its problems] Conventionally, a three-terminal device type base modulation bipolar transistor with negative resistance characteristics has a planar structure as shown in FIG. 7 and a cross section as shown in FIG. A device having a structure is provided. As shown in FIG. 7, the operating principle of a base modulated bipolar transistor device having a through-gate region reaching the collector region is described in detail in Japanese Patent Application No. 1-77128 by the same applicant.
第7図及び第8図に示す従来の構成例によるベース変調
形バイポーラ・トランジスタにおいて、その貫通ゲート
領域部(8C)はゲート領域のゲート抵抗を下げ、特性
として次に示すような効果をもたらす。In the base modulated bipolar transistor according to the conventional configuration example shown in FIGS. 7 and 8, the through gate region (8C) lowers the gate resistance of the gate region, and brings about the following characteristics.
ベース変調形バイポーラ・トランジスタの動作原理上、
ベース領域に注入された少数キャリヤの一部をゲート領
域が吸収し、それによってゲート電流が流れる。このゲ
ート電流によるゲート領域の電圧降下については、貫通
ゲート領域部を設けることによって低減しており、不安
定な負性抵抗特性が現れるのを防いでいる。又、ゲート
抵抗が減少するという点において、ゲート電流によるゲ
ート領域の充・放電時定数も速めることができるという
効果を有する。Due to the operating principle of base modulated bipolar transistors,
The gate region absorbs some of the minority carriers injected into the base region, thereby causing a gate current to flow. The voltage drop in the gate region due to this gate current is reduced by providing the through gate region, thereby preventing unstable negative resistance characteristics from appearing. Furthermore, since the gate resistance is reduced, the time constant for charging and discharging the gate region due to the gate current can also be increased.
しかしながら、第7図並びに第8図に示すように、貫通
ゲート領域部をもった従来のベース変調形バイポーラ・
トランジスタにおいて、貫通ゲート領域部(8C)近く
のエミッタ領域(7)に対しては、ベース・コンタクト
領域(6)からのベース電流が貫通ゲート領域部(8C
)を避けて流れるため、貫通ゲート領域近くのエミタツ
領域はほとんど働かず、チップ面積効率が悪く、強いて
は、応答性に対しても悪影響を及ぼす。又、コレクタ領
域(2)に達する貫通ゲート領域H(8C)の形成に際
し、その横方向に対する拡散も無視することができず、
同様に、チップ面積効率及び応答性に悪影響を与える。However, as shown in FIGS. 7 and 8, conventional base modulated bipolar
In the transistor, the base current from the base contact region (6) flows into the emitter region (7) near the through gate region (8C).
), the emitter region near the through-gate region does little work, resulting in poor chip area efficiency and even having a negative impact on response. Furthermore, when forming the through gate region H (8C) reaching the collector region (2), its lateral diffusion cannot be ignored.
Similarly, chip area efficiency and responsiveness are adversely affected.
さらには、貫通ゲートfR域(8C)は、その横方向の
拡散からエミタツ領域(7)あるいはへ−ス・コンタク
トR域(6)の折れ曲がり部分に形成する必要があり、
貫通ゲート領域によりゲート抵抗を等分化することが難
しい等の問題があった。Furthermore, the through gate fR region (8C) needs to be formed in the bent portion of the emitter region (7) or the head contact R region (6) due to its lateral diffusion.
There were problems such as difficulty in equally dividing the gate resistance depending on the through-gate region.
[発明が解決しようとする課題J
そこで、この発明は、コレクタ領域に達する貫通ゲーh
a域部を備えた従来技術におけるベース変調形バイポー
ラ・トランジスタの種々の問題点を解決し、三端子で動
作させるように構成した全(新しい構造のベース変調形
バイポーラ・トランジスタを提供することにある。[Problem to be Solved by the Invention J] Therefore, the present invention solves the problem of penetrating game h reaching the collector region.
The purpose of the present invention is to solve various problems of the base modulated bipolar transistor in the prior art having a region A part, and to provide a base modulated bipolar transistor with a new structure configured to operate with three terminals. .
[課題を解決するための手段]
この発明は、上記する目的を達成するにあたって、具体
的には、第1の導電型の半導体材料からなるコレクタ領
域と、
前記コレクタ領域に対し、第1のPN接合を介して形成
される第2の導電型の半導体材料からなるベース領域と
、
前記ベース領域に対し、第2のPN接合を介して形成さ
れる第1の導電型の半導体材料からなるエミッタ領域と
を備えてなり、
前記ベース領域は、前記エミッタ領域に対し、前記第2
のPN接合を介して隣接する第1のベース領域と、前記
第1のベース領域から間隔を隔てて位置し、ベース電極
を取り出すべ(形成されるベース・コンタクト領域と、
前記第1のベース領域と前記ベース・コンタクト領域と
の間に形成される低不純物濃度の第2のベース領域とを
含み、前記第1のベース領域と前記ベース・コンタクト
領域との間における前記第2のベース領域内に、第1の
導電型を有するゲート領域を備え、前記コレクタ領域は
、前記ベース領域側において前記ベース領域を制限して
当該半導体装置上面部に達する上部コレクタ領域部分を
有し、前記ゲート領域は、その一部分が前記上部コレク
タ領域上に位置し、前記上部コレクタ領域との間にゲー
ト・コレクタ接続部を形成してなり、前記ベース・コン
タクト領域と前記エミッタ領域間を順バイアスに付勢し
、前記コレクタ領域を、前記ベース・コンタクト領域に
対し、逆バイアス状態に付勢して、前記第2のベース領
域を流れるベース電流を変調させ、負性抵抗特性を有す
る出力を得るようにしたベース変調形バイポーラ・トラ
ンジスタを構成するものである。[Means for Solving the Problems] In achieving the above object, the present invention specifically includes: a collector region made of a semiconductor material of a first conductivity type; and a first PN with respect to the collector region. a base region made of a semiconductor material of a second conductivity type formed through a junction; and an emitter region made of a semiconductor material of a first conductivity type formed with respect to the base region through a second PN junction. and the base region is opposite to the emitter region, and the base region is
a first base region adjacent to each other via a PN junction, and a base contact region located at a distance from the first base region, from which the base electrode is taken out
a second base region with a low impurity concentration formed between the first base region and the base contact region; A gate region having a first conductivity type is provided in the base region of No. 2, and the collector region has an upper collector region portion that limits the base region on the base region side and reaches the upper surface of the semiconductor device. , a portion of the gate region is located on the upper collector region, a gate-collector connection is formed between the gate region and the upper collector region, and a forward bias is applied between the base contact region and the emitter region. and energizes the collector region to a reverse bias state with respect to the base contact region to modulate the base current flowing through the second base region to obtain an output having negative resistance characteristics. This constitutes a base modulation type bipolar transistor.
[作 用]
上記するように構成されるこの発明になるベース変調形
バイポーラ・トランジスタにおいて、ベース・コンタク
ト領域よりエミッタ領域に向けて流れるベース電流は、
貫通ゲート領域を迂回して流れることもなく、すべてゲ
ート領域直下を流れ、エミッタ領域が有効に働き、チッ
プの面積効率が非常によくなる。強いては、スイッチン
グスピードをも改善するものである。さらには、ゲート
領域のゲート抵抗を等分化した状態で極力削減できるた
め、チップのパターン設計の自由度が非常に広がり、小
信号用からパワー用に至るまで任意のベース変調形バイ
ポーラ・トランジスタに対し対応が可能となる。また、
ゲート領域の一部がコレクタ領域に達していることで、
ゲート領域がコレクタ領域と同電位に維持され、三端子
で動作させ得るものである。[Function] In the base modulated bipolar transistor of the present invention configured as described above, the base current flowing from the base contact region to the emitter region is as follows:
The flow does not bypass the through-gate region, but instead flows directly under the gate region, allowing the emitter region to function effectively, resulting in extremely high chip area efficiency. If anything, it also improves the switching speed. Furthermore, since the gate resistance in the gate region can be reduced as much as possible while being divided into equal parts, the degree of freedom in chip pattern design is greatly expanded, and it can be applied to any base modulation type bipolar transistor, from small signal use to power use. It becomes possible to respond. Also,
Part of the gate region reaches the collector region, so
The gate region is maintained at the same potential as the collector region, and can be operated with three terminals.
[本発明の実施例]
以下、この発明になるベース変調形バイポーラ・トラン
ジスタ(Base Modulation Bipol
ar Transistor: 以下BAMBITと略
記する)ニツイテ、図面に示す具体的な実施例に基づい
て詳細に説明する。尚、この発明の詳細な説明において
、シリコンを半導体材料とした場合について、NPN型
の半導体デバイスを例示的に説明する。しかしながら、
この発明は、他の化合物半導体を半導体材料として適用
することも可能であり、しかもPNP型の半導体デバイ
スに構成することも可能である。[Embodiments of the present invention] Hereinafter, a base modulation bipolar transistor according to the present invention will be described.
ar Transistor (hereinafter abbreviated as BAMBIT) will be described in detail based on a specific embodiment shown in the drawings. In the detailed description of the present invention, an NPN type semiconductor device will be exemplified when silicon is used as the semiconductor material. however,
This invention can also be applied to other compound semiconductors as semiconductor materials, and can also be configured into a PNP type semiconductor device.
この発明において、その第1の実施例になるRAMBI
Tについての概略的平面図を第1図に、さらに、その■
−■線に沿って拡大した概略的断面図を第2図に、■−
■線に沿って拡大した概略的断面図を第3図に各々示す
。第1図、第2図及び第3図に示す例において、まず、
N゛高不純物濃度基板(1)の上にN−コレクタ層(2
)を10 原子/C−程度の不純物濃度で、約5〜1
5μm程度の厚みに気相成長させる。続いて、前記N−
コレクタ層(2)の上面にP−ベース層(3)を10
原子/cd程度の不純物濃度で約1〜3μm程度の厚
みにエピタキシャル成長させる。次に、P−ベース層を
ベース領域として、N−コレクタ層(2)と分離するた
めのN゛の上部コレクタ領域(4)を、不純物濃度10
原子/−程度に拡散あるいはイオン注入により形成
する。アイソレーションされたP−ベース領域(3)の
一部にFベース領域(5)を10 i子/C−程度の
不純物濃度に拡散あるいはイオン注入を行う。このYベ
ース領域(5)を第1のベース領域とし、P−ベース領
域(3)を第2のベース領域とする。次に、前記P−ベ
ース領域(3)に対して、前記第1のベース領域(5)
からP−ベース領域(3a)を隔てて、Fベース・コン
タクト領域(6)を形成する。前記Fベース・コンタク
ト領域(6)は、前記第1のFベース領域(5)と同時
に形成してもよい。一方、前記Yベース領域(5)及び
前記P゛ベースコンタクト領域(6)は、共に、前記N
−コレクタ層(2)に達する深さのものであってもよい
し、場合によっては、前記N−コレクタ層(2)に達し
ない深さのものであってもよい。続いて、N゛エミツタ
領域7)をP゛ベース領域5)の内部に所望の電流増幅
率hpとなるように、不純物濃度及び深さを選定して形
成する。引き続いて、N゛第1ゲート領域部(8A〉を
P゛ベース領域5)とP゛ベースコンタクト領域6)で
囲まれたP−ベース領域(3)内に、Fベース領域(5
)を取り囲むように拡散あるいはイオン注入により形成
する。この発明では、ゲート領域(8)は、前記第2の
ベース領域(3)内にあって、全体的には前記コレクタ
領域(2)に達しない態様において、部分的には前記上
部コレクタ領域(4)に達しないゲート領域部分(8A
)と、前記上部コレクタ領域(4)に達する第2のゲー
ト領域部(8B)とによって構成されている。図に示す
例において、エミッタ領域(7)を含んだYベース領域
(5)と、Fベース・コンタクト領域(6)がゲート領
域(8A)を挟んで独立しており、ゲート領域(8A)
は、BAlfBITを三端子で動作させるため、上部の
コレクタ領域(4)にまで至り、その端末部分であるゲ
ート領域(8B)において前記コレクタ領域と接続され
ている。また、第1図、第2図及び第3図に示す実施例
では、エミッタ領域(7)及びYベース・コンタクト領
域(6)は複数個有り、各々、配線材料により並列接続
されている。図中、参照符号(9)は、酸化膜を示す。In this invention, RAMBI which is the first embodiment
A schematic plan view of T is shown in FIG.
Figure 2 shows a schematic cross-sectional view enlarged along the line -■.
A schematic cross-sectional view enlarged along the line (2) is shown in FIG. 3. In the examples shown in FIGS. 1, 2, and 3, first,
An N-collector layer (2) is formed on the N-high impurity concentration substrate (1).
) at an impurity concentration of about 10 atoms/C-, about 5 to 1
Vapor phase growth is performed to a thickness of about 5 μm. Subsequently, the N-
10 P-base layers (3) are placed on the top surface of the collector layer (2).
Epitaxial growth is performed to a thickness of about 1 to 3 μm at an impurity concentration of about atoms/cd. Next, using the P-base layer as a base region, an upper collector region (4) of N'' to be separated from the N-collector layer (2) is formed with an impurity concentration of 10.
It is formed by diffusion or ion implantation to an extent of 1/- atom. An F base region (5) is diffused or ion-implanted into a part of the isolated P base region (3) to an impurity concentration of about 10 i atoms/C. This Y base region (5) is defined as a first base region, and the P-base region (3) is defined as a second base region. Next, with respect to the P-base region (3), the first base region (5)
An F-base contact region (6) is formed with the P-base region (3a) separated from the P-base region (3a). The F base contact region (6) may be formed simultaneously with the first F base region (5). On the other hand, both the Y base region (5) and the P base contact region (6)
- It may be deep enough to reach the collector layer (2), or in some cases, it may be deep enough not to reach the N-collector layer (2). Subsequently, an N emitter region 7) is formed inside the P base region 5) with impurity concentration and depth selected so as to provide a desired current amplification factor hp. Subsequently, the F base region (5
) by diffusion or ion implantation. In this invention, the gate region (8) is located within the second base region (3) and does not reach the collector region (2) as a whole, but is partially located within the upper collector region (2). 4) Gate region portion (8A
) and a second gate region (8B) reaching the upper collector region (4). In the example shown in the figure, the Y base region (5) including the emitter region (7) and the F base contact region (6) are independent with the gate region (8A) in between, and the gate region (8A)
Since the BAlfBIT is operated with three terminals, it reaches the upper collector region (4) and is connected to the collector region at the gate region (8B) which is the terminal portion thereof. Furthermore, in the embodiments shown in FIGS. 1, 2, and 3, there are a plurality of emitter regions (7) and Y base contact regions (6), each of which is connected in parallel with a wiring material. In the figure, reference numeral (9) indicates an oxide film.
一方、この発明では、周知の技術によりYベース・コン
タクト領域(6)、N゛エミツタ領域7)に対して、た
とえば、アルミニウム等の所望の金属材料によって電極
を形成する。各電極は、Yベース・コンタクト領域(6
)に対するベース電極(10)、エミッタ領域(7)に
対するエミッタ電極(11)及びコレクタ領域(1)に
対するコレクタ電極(12)とによって構成される。On the other hand, in the present invention, electrodes are formed using a desired metal material such as aluminum for the Y base contact region (6) and the N emitter region 7) using well-known techniques. Each electrode has a Y base contact area (6
), an emitter electrode (11) for the emitter region (7), and a collector electrode (12) for the collector region (1).
ついで、上記するように、上部コレクタ領域(4)に達
するようなゲート領域部(8B)を備えているBAMB
ITの動作原理について説明する。まず、キャリヤの動
きは以下に示すようになる。P°ベース・コンタクト領
域(6)及びエミッタ領域(7)を順バイアス状態にし
、P゛ベースコンタクト領域(6)及びコレクタ領域(
2)を低逆バイアス状態にする。このようにすると、エ
ミッタ領域(7)からP゛ベース領域5)へと少数キャ
リヤである電子が吸収され、そのほとんどが通常のトラ
ンジスタと同様にコレクタ領域(2)へと引き込まれ、
内部コレクタ電流1crとなり、一部が第1のゲートa
域部(8A)に吸収され内部ゲート電流IO+となる。Next, as described above, BAMB is provided with a gate region portion (8B) that reaches the upper collector region (4).
The operating principle of IT will be explained. First, the movement of the carrier is as shown below. The P° base contact region (6) and the emitter region (7) are put into a forward bias state, and the P° base contact region (6) and the collector region (
2) into a low reverse bias state. In this way, electrons, which are minority carriers, are absorbed from the emitter region (7) to the P base region 5), and most of them are drawn into the collector region (2) as in a normal transistor.
The internal collector current is 1 cr, and a part of it is connected to the first gate a.
It is absorbed by the region (8A) and becomes an internal gate current IO+.
又、一部の電子は、P−ベース領域(5)あるいはP−
ベース領域(3)からFベース・コンタクト領域(6)
にかけて再結合する。この電子と再結合した多数キャリ
ヤであるホールを補足するためFベース・コンタクト領
域(6)よりホールがP−ベース領域(3)へ注入され
る。この結果、ゲート領域部(8A)直下をベース電流
!Bが流れることになる。この状態から、徐々にコレク
タ領域(2)とFベース・コンタクト領域の逆バイアス
を増加していくと、ゲート領域(8A)における端末部
分であるゲート領域(8B)と上部コレクタ領域(4)
とがゲート・コレクタ接続部(C,P)において接続さ
れているがために、ゲート領域(8A)にもコレクタ領
域(2)とほぼ同じ逆バイアスが加わることになる。そ
して、ゲート領域(8A)及びコレクタ領域(2)より
P−ベース領域(3)へと空乏層が侵入して来る。この
結果、エミッタ領域(7)より注入されている電子が、
ゲート領域(8^)及びコレクタ領域(2)に吸収され
る割合が各々増えてきて、内部ゲート電流IGiと内部
コレクタ電流IC1に対する電流増幅率を増加させる。Also, some electrons are transferred to the P-base region (5) or the P-base region (5).
Base region (3) to F base contact region (6)
to recombine. In order to supplement the holes, which are majority carriers recombined with the electrons, holes are injected from the F-base contact region (6) into the P-base region (3). As a result, the base current flows directly under the gate region (8A)! B will flow. From this state, when the reverse bias of the collector region (2) and the F base contact region is gradually increased, the gate region (8B), which is the terminal part of the gate region (8A), and the upper collector region (4)
Since these are connected at the gate-collector connection portion (C, P), almost the same reverse bias as that of the collector region (2) is applied to the gate region (8A) as well. Then, the depletion layer invades into the P-base region (3) from the gate region (8A) and collector region (2). As a result, the electrons injected from the emitter region (7) are
The proportions absorbed by the gate region (8^) and the collector region (2) each increase, increasing the current amplification factor for the internal gate current IGi and the internal collector current IC1.
一方、Fベース・コンタクト領域(6)より注入されて
いる多数キャリヤであるホールに対しては、自由電荷領
域が狭くなり、電流増幅率が増加する以上にホールによ
る注入を抑止して再結合電流を減少させる。かかる作用
により、コレクタとベース間の逆バイアス電圧に対し、
Yベース領域(3)が変調を来し、ベース電流]Bが変
調され、増幅された内部コレクタ電流lCI及び内部ゲ
ート電流1G+が負性抵抗特性を示し、出力となる内部
コレクタ電流(crと内部ゲート電流Jarとの和であ
る出力コレクタ電流1cが負性抵抗特性を示す。そして
、さらに、コレクタとベース間の逆バイアス電圧を増加
させると、P−ベース領域〈3〉が多数キャリヤである
ホールに対してピンチ・オフされ、ベース電流IB及び
コレクタ電流ICは遮断される。On the other hand, for holes, which are majority carriers injected from the F base contact region (6), the free charge region becomes narrower, and the injection by holes is suppressed more than the current amplification factor increases, resulting in a recombination current. decrease. Due to this effect, for the reverse bias voltage between the collector and the base,
The Y base region (3) is modulated, the base current]B is modulated, the amplified internal collector current lCI and internal gate current 1G+ exhibit negative resistance characteristics, and the internal collector current (cr and internal The output collector current 1c, which is the sum of the gate current Jar, exhibits negative resistance characteristics.Furthermore, when the reverse bias voltage between the collector and the base is increased, the P-base region <3> becomes a hole, which is the majority carrier. is pinched off, and the base current IB and collector current IC are cut off.
この発明になるBANBITに関連して、同一出願人の
出願にかかる特願平1−77128号には、ゲート領域
のゲート抵抗を削減し、三端子デバイスとしてのBAM
BITを目的としたコレクタ領域に達する貫通ゲート領
域部を備えたRAM旧Tについて詳細に述べられている
。しかしながら、この従来例になるBAMBITは、以
下に示す問題点を有している。In connection with BANBIT, which is the present invention, Japanese Patent Application No. 1-77128 filed by the same applicant discloses that the BANBIT as a three-terminal device is
A RAM old T with a through-gate region extending to the collector region for BIT purposes is described in detail. However, this conventional BAMBIT has the following problems.
この従来例になるBANBITについて第7図に示す平
面図及び第8図に示す概略的断面図にもとづいて若干説
明する。第7図に示す従来例になるBAM旧Tにおいて
は、ゲート領域(8A)が少数キャリヤを吸収し、内部
ゲート電流IGiが流れる。そして、このゲート電流(
a+によるゲート領域(8A)の電圧降下をできるだけ
下げ、不安定な負性抵抗特性をなくし、スイッチング・
スピードを速めるため、さらには、BAMBITを三端
子て動作させるため、コレクタ領域(2)に達する貫通
ゲート領域(8C)を設けている。This conventional example of BANBIT will be briefly explained based on the plan view shown in FIG. 7 and the schematic sectional view shown in FIG. 8. In the conventional BAM old T shown in FIG. 7, the gate region (8A) absorbs minority carriers and an internal gate current IGi flows. And this gate current (
By reducing the voltage drop in the gate region (8A) due to a+ as much as possible and eliminating unstable negative resistance characteristics, switching
In order to increase the speed and to operate BAMBIT with three terminals, a through gate region (8C) reaching the collector region (2) is provided.
しかしながら、第7図の従来例においては、ベース領域
(6)からエミッタ領域(7)へ至る電流は、貫通ゲー
ト領域部(8C)を避けて流れる。このため、例えば第
7図において符号(M)で示す部分のように、貫通ゲー
ト領域部(8C)近辺のエミッタ領域は、ベース電流の
電位降下のため、あまり働かなくなる。従って、チップ
全体としての面積効率が悪くなり、強いては、不要な接
合面積のため、接合容量が大となり、スイッチング・ス
ピードも遅くなる。また、貫通ゲート領域部(8C)は
、コレクタ領域(2)に至らせるため、その形成の際に
は横方向の拡散も無視することができず、パターン状の
貫通ゲート領域部(8C)の面積よりも拡散後の面積の
方が大きくなり、最小線幅として形成されるべきゲート
長を越えてしまう。従って、これも前述したのと同様に
、チップの面積効率やスイッチング・スピードに対して
悪影響を及ぼす。However, in the conventional example shown in FIG. 7, the current flowing from the base region (6) to the emitter region (7) avoids the through gate region (8C). Therefore, for example, the emitter region near the through gate region (8C), as shown by the symbol (M) in FIG. 7, does not work much due to the potential drop of the base current. Therefore, the area efficiency of the chip as a whole deteriorates, and due to the unnecessary junction area, the junction capacitance becomes large and the switching speed becomes slow. In addition, since the through gate region (8C) reaches the collector region (2), lateral diffusion cannot be ignored when forming the through gate region (8C). The area after diffusion becomes larger than the area, and exceeds the gate length that should be formed as the minimum line width. Therefore, as described above, this also has a negative effect on the area efficiency and switching speed of the chip.
さらには、貫通ゲート領域部(8c)は、第7図に示す
例においては、エミッタ領域(7)やベース領域(6)
の折り返し点に形成しないと、前記したように貫通ゲー
ト領域部(8C)のふくらみのために、パターン設計が
難しく、一方、折り返し点に貫通ゲート領域部(8C)
を形成すると、第7図から明らかなように、貫通ゲート
領域部から他の貫通ゲート領域部に至るゲート長が均等
でなくなり、これもまた、特性上好ましくない等の問題
点を生じた。Furthermore, in the example shown in FIG.
If the through gate region (8C) is not formed at the turning point, pattern design will be difficult due to the bulge of the through gate region (8C) as described above.
7, the gate lengths from one through gate region to another through gate region are no longer uniform, which also causes problems such as unfavorable characteristics.
このような従来例になるBA旧11Tの問題点に対し、
第1図に示す本発明の第1の実施例では、上記問題点を
次のように解決している。まず、三端子デバイスとして
BAMBITを動作させるために、ゲート領域(8八)
は、ゲート領域の端末部(8B)でもって上部コレクタ
領域(4)とゲート・コレクタ接続部(C,P)におい
て接続されている。その結果、エミッタ領域を含んだF
ベース領域(5)とgベース・コンタクト領域(6)は
、ゲート領域(8A)により分離されている。このため
、各分離された領域の接続が配線により、ベース・コン
タクト領域(6)からエミッタ領域(7)に至るベース
電流は、各領域共、コレクタ領域(4)に面した端面を
除いて、各領域幅を有効に流れ、チップの面積効率が従
来例に比べ非常によくなり、スイッチング・スピードも
向上する。また、第1図から明らかなように、ゲート領
域(8A)もまた各々が独立して同一長に形成されるた
め、従来例のような貫通ゲート領域部により、分割され
たこととなるゲ・−ト領域のゲート抵抗のバラツキもな
くなる。そして、ゲート抵抗をより削減するためには、
第1図に示したFベース領域(5)とFベース・コンタ
クト領域(6)とP−ベース領域(3)を含んだベース
領域全体の幅wnをさらに短くして、ゲート幅を短くす
れば、容易にゲート抵抗を下げることができる。また、
出力電流値を決定するには、独立しているベース・コン
タクト領域やエミッタ領域の数を変化させればよい。従
って、エミッタ領域数1本から数千水に至るまで、出力
電流に応じ任意に設計することかできる。For these problems of the old BA 11T, which is a conventional example,
In the first embodiment of the present invention shown in FIG. 1, the above problem is solved as follows. First, in order to operate BAMBIT as a three-terminal device, the gate region (88)
is connected to the upper collector region (4) at the terminal portion (8B) of the gate region and at the gate-collector connection portion (C, P). As a result, F including the emitter region
The base region (5) and the g-base contact region (6) are separated by a gate region (8A). Therefore, since each separated region is connected by wiring, the base current from the base contact region (6) to the emitter region (7) is It flows effectively through each area width, making the chip area efficiency much better than in the conventional example, and improving switching speed. Further, as is clear from FIG. 1, the gate regions (8A) are also formed independently and have the same length, so that the gate regions (8A) are divided by the through gate regions as in the conventional example. - The variation in gate resistance in the gate region is also eliminated. And in order to further reduce gate resistance,
If the width wn of the entire base region including the F base region (5), F base contact region (6), and P-base region (3) shown in FIG. 1 is further shortened, the gate width is shortened. , the gate resistance can be easily lowered. Also,
The output current value can be determined by changing the number of independent base contact regions and emitter regions. Therefore, it is possible to arbitrarily design the number of emitter regions from one to several thousand depending on the output current.
さらに、この発明では、従来例で問題となった貫通ゲー
ト領域部形成による横方向の拡散の問題についても解決
するものであり、チップの面積効率もさらによくなる。Furthermore, the present invention solves the problem of lateral diffusion caused by the formation of the through-gate region, which was a problem in the conventional example, and further improves the area efficiency of the chip.
次いで、第4図に示すこの発明の第2の実施例になるB
AMBiTの構成について説明する。第2の実施例にな
るBAMBITは、ゲート抵抗をより下げるため、P゛
ベース領域?ベースムコンタクト領域とP−ベース領域
を含んだベース領域全体をも分割したものであり、ゲー
ト抵抗が第1の実施例に比べ1/2になっている。この
ようにベース領域全体をも分離、独立することで、単に
ゲート抵抗を減らすため、第1の実施例でのべたベース
領域幅IJaを短くした場合に比べ、ゲート抵抗を下げ
ながらも、デバイス全体のパターン設計の自由度がより
向上する。すなわち、高出力パワー用BA?IBIT等
において、単一のベース領域であると素子が長方形にな
ってしまうが、2ベース領域とP゛ベースコンタクト領
域とYベース領域を含んだベース領域全体を独立させて
複数個形成することで、ゲート抵抗を十分に下げても任
意の素子形状に設計できる。Next, B which becomes the second embodiment of this invention shown in FIG.
The configuration of AMBiT will be explained. BAMBIT, which is the second embodiment, has a P base region in order to further lower the gate resistance. The entire base region including the base contact region and the P-base region is also divided, and the gate resistance is 1/2 that of the first embodiment. By separating and making the entire base region independent in this way, compared to the case where the base region width IJa described in the first embodiment was shortened simply to reduce the gate resistance, the entire device The degree of freedom in pattern design is further improved. In other words, BA for high output power? In IBIT, etc., if a single base region is used, the device becomes rectangular, but by forming multiple base regions independently, including the 2 base region, the P base contact region, and the Y base region. , it is possible to design an arbitrary device shape even if the gate resistance is sufficiently lowered.
次いで、この発明になるBAMBITの第3の実施例を
第5図にもとづいて説明する。第5図に示す実施例は、
よりゲート抵抗を下げる目的において、ゲート領域(8
A〉より4本のゲート領域技部を取り出し、その各端末
部(8B)において、上部コレクタ領域(4)と接続し
たものからなっている。このような形態のBAMBIT
は、小信号用あるいは集積回路用等に対して効果的に適
合する。Next, a third embodiment of BAMBIT according to the present invention will be described based on FIG. The embodiment shown in FIG.
For the purpose of further lowering the gate resistance, the gate region (8
It consists of four gate region sections taken out from A> and connected to the upper collector region (4) at each terminal section (8B). BAMBIT in this form
is effectively suited for small signal applications, integrated circuit applications, etc.
さらに、この発明になるBAMBITの第4の実施例を
第6図にもとづいて説明する。第6図に示す実施例は、
同一出願人の出願にかかる特願平1−77129号の光
電変換素子に適用したもので、勿論、光入力に対して双
安定な電流、電圧出力を得るものである。この図におい
て、符号(14)はホト・トランジスタ部の受光部、(
15)はホト・トランジスタ部のエミッタ領域、(16
)はグランド電極、(17)は制御電極をそれぞれ示す
。Furthermore, a fourth embodiment of BAMBIT according to the present invention will be explained based on FIG. The embodiment shown in FIG.
This is applied to the photoelectric conversion element disclosed in Japanese Patent Application No. 1-77129 filed by the same applicant, and of course obtains bistable current and voltage outputs with respect to optical input. In this figure, symbol (14) is the light receiving part of the phototransistor part, (
15) is the emitter region of the phototransistor section, (16)
) indicates a ground electrode, and (17) indicates a control electrode, respectively.
この発明では、その他に、貫通ゲート領域部との併用も
可能であり、ゲート領域をMOSゲート構造にした場合
やショットキー接合した場合等にも適用することができ
、小信号用BAMBITからノくワー用BAMBIT、
ホトBAMBIT、さらには集積回路に至るまでその応
用は上記実施例に限定されるものではない。In addition, this invention can be used in combination with a through gate region, and can also be applied when the gate region has a MOS gate structure or a Schottky junction. BAMBIT for work,
The application of photo BAMBIT and even integrated circuits is not limited to the above embodiments.
[実施例の効果1
以上の構成になるこの発明のベース変調形バイポーラ・
トランジスタは、以下に示す数多くの作用効果を奏する
。[Effects of Example 1] The base modulation type bipolar system of the present invention having the above configuration
Transistors have a number of effects described below.
(i) 上部コレクタ領域にゲート領域を接続するこ
とで、エミッタ領域やFベース・コンタクト領域を有効
に働かせることができ、チップの面積効率が上がるとと
もにスイッチング・スピードが非常に向上する。(i) By connecting the gate region to the upper collector region, the emitter region and the F base contact region can be used effectively, increasing the area efficiency of the chip and greatly improving the switching speed.
(ii ) 上部コレクタ領域にゲート領域を接続す
ることで、ゲート抵抗を極力削減することができる。(ii) By connecting the gate region to the upper collector region, gate resistance can be reduced as much as possible.
(ii) 上部コレクタ領域にゲート領域を接続する
ことで、P゛ベース領域P−ベース領域、Yベース・コ
ンタクト領域を含んだベース領域全体を分離・独立させ
ることができ、ゲート抵抗を下げたまま、任意の素子形
状に設計することができる。(ii) By connecting the gate region to the upper collector region, the entire base region including the P-base region, P-base region, and Y-base contact region can be separated and made independent, keeping the gate resistance low. , it can be designed into any element shape.
(iv) 上部コレクタ領域にゲート領域を接続させ
る方法として、単にパターン上で行なえばよく、従来の
工程に対して追加される工程がない。(iv) As a method for connecting the gate region to the upper collector region, it is sufficient to simply perform it on the pattern, and there is no additional process compared to the conventional process.
(v) 上部コレクタ領域にゲート領域を接続するこ
とで、三端子デバイスとして動作させることができる。(v) By connecting the gate region to the upper collector region, it can be operated as a three-terminal device.
以上のように、この発明になる上部コレクタ領域にゲー
ト領域を接続したBAMBITは、従来例と同様に、三
端子負性抵抗デバイスとして動作せしめ、よりゲート抵
抗値が下げられ、スイッチング・スピードを高速にし、
小信号から高周波高出力あるいは高出力高速メモリー用
等として、さらには集積回路に至るまでその効果の程は
多大である。As described above, the BAMBIT according to the present invention, in which the gate region is connected to the upper collector region, operates as a three-terminal negative resistance device in the same way as the conventional example, and the gate resistance value is lowered and the switching speed is increased. west,
Its effects are enormous in applications ranging from small signals to high-frequency, high-output, high-output, high-speed memories, and even integrated circuits.
第1図は、この発明になるベース変調形バイポーラ・ト
ランジスタの具体的な第1の実施例を示した概略的平面
図、
第2図は、第1図における■−■線に沿った概略的断面
図、
第3図は、第1図におけるI−III線に沿った概略的
断面図、
第4図は、当該BAMBITの第2の実施例を示す概略
的平面図、
第5図は、当該RAMBITの第3の実施例を示す概略
的平面図、
第6図は、当該BAMBITの第4の実施例を示す概略
的断面図、
第7図は、従来例になるBAMBITを示す概略的平面
図、
第8図は、第7図における■−■線に沿った概略的断面
図である。
(1)、(2)・・・・・・コレクタ領域(3)・・・
・・・第2のベース領域
(4)・・・・・・上部コレクタ領域
(5)・・・・・・第1のへ−ス領域
(6)・・・・・・ベース・コンタクト領域(7)・・
・・・・エミッタ領域
(8A)・・・・・・ゲート領域
(8B)・・・・・・ゲート領域端末部(9)・・・・
・・酸化膜
(10)・・・・・・ベース電極
(11)・・・・・・エミッタ電極
(12)・・・・・・コレクタ電極
(14)・・・・・・ホト・トランジスタ部の受光部(
15)・・・・・・ホト・トランジスタ部のエミッタ領
域
(16)・・・・・・グランド電極
(17)・・・・・・制御電極FIG. 1 is a schematic plan view showing a concrete first embodiment of the base-modulated bipolar transistor according to the present invention, and FIG. 2 is a schematic plan view taken along the line ■-■ in FIG. 3 is a schematic sectional view taken along line I-III in FIG. 1, FIG. 4 is a schematic plan view showing the second embodiment of the BAMBIT, and FIG. A schematic plan view showing a third embodiment of RAMBIT, FIG. 6 is a schematic cross-sectional view showing a fourth embodiment of BAMBIT, and FIG. 7 is a schematic plan view showing a conventional BAMBIT. , FIG. 8 is a schematic sectional view taken along the line ■-■ in FIG. 7. (1), (2)... Collector area (3)...
... Second base region (4) ... Upper collector region (5) ... First base region (6) ... Base contact region ( 7)...
...Emitter region (8A) ...Gate region (8B) ...Gate region terminal part (9) ...
...Oxide film (10) ...Base electrode (11) ...Emitter electrode (12) ...Collector electrode (14) ...Phototransistor section The light receiving part (
15)...Emitter region of phototransistor section (16)...Ground electrode (17)...Control electrode
Claims (1)
される第2の導電型の半導体材料からなるベース領域と
、 前記ベース領域に対し、第2のPN接合を介して形成さ
れる第1の導電型の半導体材料からなるエミッタ領域と
を備えてなり、 前記ベース領域は、前記エミッタ領域に対し、前記第2
のPN接合を介して隣接する第1のベース領域と、前記
第1のベース領域から間隔を隔てて位置し、ベース電極
を取り出すべく形成されるベース・コンタクト領域と、
前記第1のベース領域と前記ベース・コンタクト領域と
の間に形成される低不純物濃度の第2のベース領域とを
含み、前記第1のベース領域と前記ベース・コンタクト
領域との間における前記第2のベース領域内に、第1の
導電型を有するゲート領域を備え、前記コレクタ領域は
、前記ベース領域側において前記ベース領域を制限して
当該半導体装置上面部に達する上部コレクタ領域部分を
有し、 前記ゲート領域は、その一部分が前記上部コレクタ領域
上に位置し、前記上部コレクタ領域との間にゲート・コ
レクタ接続部を形成してなり、前記ベース・コンタクト
領域と前記エミッタ領域間を順バイアスに付勢し、前記
コレクタ領域を、前記ベース・コンタクト領域に対し、
逆バイアス状態に付勢して、前記第2のベース領域を流
れるベース電流を変調させ、負性抵抗特性を有する出力
を得るようにしたことを特徴とするベース変調形バイポ
ーラ・トランジスタ。[Claims] A collector region made of a semiconductor material of a first conductivity type; a base region made of a semiconductor material of a second conductivity type formed with the collector region via a first PN junction; , an emitter region made of a semiconductor material of a first conductivity type formed via a second PN junction with respect to the base region;
a first base region adjacent to each other via a PN junction; a base contact region located at a distance from the first base region and formed to take out the base electrode;
a second base region with a low impurity concentration formed between the first base region and the base contact region; A gate region having a first conductivity type is provided in the base region of No. 2, and the collector region has an upper collector region portion that limits the base region on the base region side and reaches the upper surface of the semiconductor device. , a portion of the gate region is located on the upper collector region, and forms a gate-collector connection with the upper collector region, and forward bias is applied between the base contact region and the emitter region. biasing the collector region against the base contact region;
A base modulated bipolar transistor characterized in that it is energized to a reverse bias state to modulate the base current flowing through the second base region to obtain an output having negative resistance characteristics.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6767890A JPH0756871B2 (en) | 1990-03-17 | 1990-03-17 | Base modulation bipolar transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6767890A JPH0756871B2 (en) | 1990-03-17 | 1990-03-17 | Base modulation bipolar transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03268331A true JPH03268331A (en) | 1991-11-29 |
JPH0756871B2 JPH0756871B2 (en) | 1995-06-14 |
Family
ID=13351897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6767890A Expired - Fee Related JPH0756871B2 (en) | 1990-03-17 | 1990-03-17 | Base modulation bipolar transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0756871B2 (en) |
-
1990
- 1990-03-17 JP JP6767890A patent/JPH0756871B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0756871B2 (en) | 1995-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0347593B2 (en) | ||
US4390890A (en) | Saturation-limited bipolar transistor device | |
JP3905929B2 (en) | Semiconductor device | |
CA1130472A (en) | Semiconductor integrated circuit | |
JP2000058819A (en) | Power semiconductor device | |
JPH06104459A (en) | Semiconductor device | |
JPS59161867A (en) | semiconductor equipment | |
US5246871A (en) | Method of manufacturing a semiconductor device comprising a control circuit and a power stage with a vertical current flow, integrated in monolithic form on a single chip | |
JPS62229967A (en) | Equivalent npn structure with breadown voltage higher than specific breakdown voltage of npn transistor | |
US4446611A (en) | Method of making a saturation-limited bipolar transistor device | |
US3656034A (en) | Integrated lateral transistor having increased beta and bandwidth | |
JPH03268331A (en) | Base modulation type bipolar transistor | |
JP2724204B2 (en) | Conduction modulation type MOSFET | |
JPS6025905B2 (en) | semiconductor equipment | |
JPH0381312B2 (en) | ||
RU2306632C1 (en) | Thyristor triode-thyroid | |
JPH0416443Y2 (en) | ||
JP2763432B2 (en) | Semiconductor device | |
CA1087321A (en) | Integrated circuit with static induction transistor | |
JPH02253631A (en) | Base modulation type bipolar transistor | |
JPS6366430B2 (en) | ||
JPS5834963A (en) | Semiconductor device | |
JPS6128224B2 (en) | ||
JPH0383372A (en) | Semiconductor memory | |
JPH0410471A (en) | High electron-mobility composite transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |