JPH03266110A - コンピュータのリセット装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータのリセット装置に関し、特に命令
により゛′第１の状態”にセットされた場合にはリセッ
ト手段を有効にし、“第２の状態“にセットされた場合
は前記リセット手段を無効とする記憶手段を有すること
を特徴とするコンピュータのリセット装置に関する。

〔従来の技術〕

従来、コンピュータのリセット装置は、ｌ）ハードウェ
アが所定の状態になった場合にリセット信号を発生する
リセット手段は有しているが、命令によりリセット手段
を有効、あるいは無効にする手段を持たないもの。

２）ハードウェアが所定の状態になった場合にリセット
信号を発生するリセット手段と、命令によりリセット手
段を有効、あるいは無効にする記憶手段を有し、該記憶
手段は、′第１の状態”にセットされた場合には前記リ
セット手段を有効にし、“第２の状態”にセットされた
場合は前記リセット手段を無効とし、′第１の状態”お
よび“第２の状態”の両方へ任意に命令によりセットす
ることができた。

〔発明が解決しようとする課題〕

コンピュータは本来、ある固定されたハードウェアであ
って、その使用用途に応じてソフトウェア変更して使用
されるべきである。これに対し前記従来の技術第１項の
コンピュータのリセット装置は、リセット手段を有効と
するか、無効とするかを選択する手段を有していないた
め、前記リセット手段を無効にしたい場合でも無効とす
ることができないという欠点がある。

また、前記リセット手段は、一般にコンピュータの暴走
検出に使用される。前記従来の技術第２項のコンピュー
タのリセット装置は、前記リセット手段を使用したい場
合、前記記憶手段を“第１の状態”にセットしてリセッ
ト手段を有効にすることができるが、コンピュータが暴
走し、前記記憶手段を命令により“第２の状態”にセッ
トしてしまうことも考えられ、この場合、コンピュータ
が暴走しているにもかかわらず、コンピュータがリセッ
トされないという、前記リセット手段が全く無意味とな
ってしまう重大な欠点がある。

〔課題を解決するための手段〕 本発明のコンピュータのリセット装置は、構成要素であ
る記憶手段を初期状態で“第２の状態”にセットし、命
令により一度でも“第１の状態”にセットすると、命令
では“第２の状態”にセットすることができない記憶手
段としている。

すなわち、上述した従来のコンピュータのリセット装置
に対し、本発明はコンピュータの使用用途に応じた、リ
セット手段の選択を目的とした記憶手段を有し、該記憶
手段は、初期状態で゛第２の状態”にセットされ、命令
により“第１の状態”にはセットすることができるが、
一度“第１の状態”にセットすると命令では“第２の状
態”にセットすることができないようにしている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例のシステム構成図である。記
憶手段２はコンピュータの使用用途に応じた命令、いわ
ゆるソフトウェアが格納され、ＣＰＵが生成するアドレ
スをアドレス・バス・ライン１０を介して入力し、対応
する命令をテーク・バス１１を介してＣＰＵへ送る。Ｃ
ＰＵは前記命令をデコードし処理を行う。例えば、リセ
ット手段を暴走検出として使用したい場合を考える。

ＣＰＵが前記リセット手段を有効にするために、記憶手
段ｌを“第１の状態”にセットする命令を実行すると、
前記記憶手段１は、ＣＰＵからの出力信号（信号線１２
）を介し“第１の状態”にセットされる。前記記憶手段
１は、信号線１２がいかなる状態になっても“第２の状
態”にセットされることはない。信号線１３は前記記憶
手段１の出力信号であり、前記記憶手段ｌが“第２の状
態”ではＯ”第１の状態”では“ｌ”である。次に、リ
セット手段であるが、これはいろいろなものが考えられ
る。第１に、基準クロック信号を用いて一定時間ごとに
リセット信号を発生するもの。第２に、ＣＰＵの処理状
態をある特定のハードウェアからの出力信号を利用し、
いくつかに場合分けして監視するもの。第３に、上記第
１、第２のリセット手段を組合せたようなもので、ＣＰ
Ｕの出力信号がある一定時間変化しないとリセット信号
を発生するもの。第４に、２つの全く同じＣＰＵを同時
に動作させ、この２つの出力が異なった場合にリセット
信号を発生するもの。第５に、ＣＰＵの電源電圧をモニ
タし、電圧がＣＰＵの動作保障電圧以外となった場合に
リセット信号を発生するもの。あるいは上記のいくつか
を複合したものなどいろいろである。本実施例では、第
５番目のＣＰＵの電源電圧をモニタし、電圧がＣＰＵの
動作保障電圧以外となった場合にリセット信号を発生す
るものとして考える。前記リセット手段からの出力信号
は信号線１４であり、アクティブ状態で°゛１″を出力
する。リセット信号は電源電圧がＣＰＵの動作保障電圧
以外となったとき、有効な信号を出力するものであるか
ら、リセット手段、記憶手段１．論理アンド回路１５お
よびパルス幅保障回路は、ＣＰＵより十分に広い動作保
障電圧とする必要がある。素子１５は、前記記憶手段１
のａ力信号１３と前記リセット手段の出力信号１４を入
力とする論理アンド回路であり、リセット手段がアクテ
ィブ状態となり信号線１４が“１″となると、入力がす
べて“１”となり出力信号１６が１”となる。前記アン
ド回路の出力信号１６を入力とするパルス幅保障回路は
、入力信号の“０”から“１″への変化点を基準として
ＣＰＵと記憶手段１をリセットするのに十分な時間だけ
、信号線１７を介してリセット信号を出力する。記憶手
段１．論理アンド回路１５およびパルス幅保障回路の系
は閉じており、本実施例においてパルス幅保証回路の存
在は非常に重要である。そこで、第２図にタイミング図
を示す。信号線１２のパルスは、記憶手段１を“第１の
状態”にセットするための信号で、第２図の■の信号線
１２の立ち上がりと信号線１３の立ち上がりの幅は、該
記憶手段１の出力遅延を表している。

同様に、■は論理アンド回路の出力遅延を表し、信号線
１７が“０″から“ｌ”に変化することにより該記憶手
段１は“第２の状態”となるので、その出力信号１３は
■の出力遅延を持ち“１″から０″へ変化する。■は■
と同じく、論理アンド回路の出力遅延を表している。お
して、論理アンド回路の出力である信号線１６が１″か
ら”０″に変化するが、パルス幅保障回路の出力信号１
７は、■の間パルス幅を保障する。

次に、前記リセット手段を無効とする場合は初期状態以
降、記憶手段１を“第１の状態”にセットしなければ、
信号線１３の圧力信号は、つねに“０”でありリセット
手段の出力信号が１”になっても論理アンド回路の１つ
の入力が“０″なので、該論理アンド回路１５の出力信
号１６は常に“０″となり、ＣＰＵにリセットがかかる
ことはない。

〔発明の効果〕

以上説明したように本発明は、リセット手段を無効とし
たい場合、前記記憶手段が初期状態では“第２の状態”
であり、命令により“第１の状態”にセットしなければ
リセット手段を無効とすることができ、また、コンピュ
ータの暴走検出として使用したい場合、前記記憶手段を
命令により“第１の状態”にセットすれば、コンピュー
タの暴走により、命令で“第２の状態”にセットされ、
リセット手段が無効になることはなく、確実な暴走検出
手段として使用することができるという効果がある。

弗　！ 回

【図面の簡単な説明】

第１図は、本発明の一実施例のシステム構成図、第２図
は一実施例の信号のタイミングについて具体的に説明し
たタイミング・チャート図テアル。

Claims (1)

【特許請求の範囲】
1. ハードウェアが所定の状態になった場合にリセット信号
   を発生するリセット手段を有するコンピュータにおいて
   、命令により“第１の状態”にセットされた場合には前
   記リセット手段を有効にし、“第２の状態”にセットさ
   れた場合は前記リセット手段を無効とする記憶手段を有
   し、該記憶手段は、初期状態では“第２の状態”にセッ
   トされ、命令により“第１の状態”にはセットすること
   ができるが、一度“第１の状態”にセットすると命令で
   は“第２の状態”にセットすることができないという特
   徴を有するコンピュータのリセット装置。