[go: up one dir, main page]

JPH03255369A - Manufacture of semiconductor acceleration sensor - Google Patents

Manufacture of semiconductor acceleration sensor

Info

Publication number
JPH03255369A
JPH03255369A JP2053159A JP5315990A JPH03255369A JP H03255369 A JPH03255369 A JP H03255369A JP 2053159 A JP2053159 A JP 2053159A JP 5315990 A JP5315990 A JP 5315990A JP H03255369 A JPH03255369 A JP H03255369A
Authority
JP
Japan
Prior art keywords
layer
etching
epitaxial layer
stopper
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2053159A
Other languages
Japanese (ja)
Other versions
JP2600422B2 (en
Inventor
Hideo Muro
室 英夫
Hiroyuki Kaneko
金子 洋之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2053159A priority Critical patent/JP2600422B2/en
Publication of JPH03255369A publication Critical patent/JPH03255369A/en
Application granted granted Critical
Publication of JP2600422B2 publication Critical patent/JP2600422B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)

Abstract

PURPOSE:To easily realize air-damping function by a method wherein a gap of a stopper is formed narrow according to isotropic etching of an N built-in layer of a sensor having the stopper consisting of a projecting part to control the up-and-down movement of a weight part and a receiving part. CONSTITUTION:An N built-in layer 38 is formed on a P-type silicon substrate 20 at a part corresponding to a stopper gap 39. An N-type epitanial layer 21 is formed on the substrate 20. A piezoelectric resistance 22 is formed on the layer 21 at a part corresponding to a cantilever 24. An SiO2 film 23 is formed on the layer 21. The layer 21 is etched from the front surface to form a groove 27, and further an etching-resistant film 32 is partially formed on the rear sur face of the substrate 20. A part corresponding to an outer peripheral edge of a weight part 25 is subjected to anisotropic etching. Thereafter, the layer 38 is isotropiclly etched and the gap 39 is obtained. In this manner, the stopper gap is formed narrow by isotropically etching the N built-in layer, whereby the air damping function is easily realized.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、車両等の加速度をピエゾ抵抗の変化により
検出するようにした半導体加速度センサに係わり、特に
バッチ処理で形成できるストッパ内蔵形の半導体加速度
センサの製造方法に関する。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a semiconductor acceleration sensor that detects the acceleration of a vehicle, etc. by changes in piezoresistors, and particularly relates to a semiconductor acceleration sensor with a built-in stopper that can be formed by batch processing. The present invention relates to a method of manufacturing an acceleration sensor.

(従来の技術) 従来の半導体加速度センサとしては、例えば第6図、第
7図に示すようなものがGる。このセンサについては、
IEEE  TRANS、vow。
(Prior Art) Examples of conventional semiconductor acceleration sensors include those shown in FIGS. 6 and 7, for example. Regarding this sensor,
IEEE TRANS, vow.

ED−26DEC,1979,”A  Batch−F
abricated  5ilicon  Accel
erometer’に詳しく述べられている。
ED-26DEC, 1979, “A Batch-F
abricated 5ilicon Accel
erometer'.

図中、1は固定部4を有するP形シリコン基板て、シリ
コン基板1は選択的なエツチングにより溝10の部分が
取り除かれ、固定部4の所定位置には薄肉の片持梁2が
固定され、その自由端部には略正方形の重り部3か設け
られている。片持梁2の1−面にはピエゾ抵抗5が形成
されていて、重り部3に加わる加速度により片持梁2が
撓んだ時、その応力によってピエゾ抵抗5の抵抗値が変
化するようになっている。また固定部4の片持梁2に近
い部分の上面にもピエゾ抵抗5と同一構造の抵抗6が形
成されていて、これらピエゾ抵抗5と補償抵抗6は互い
に接続されてブリッジ回路を構成している。このような
構造のシリコン基板1は、ICの製造プロセスによりバ
ッチ処理で作ることができる。
In the figure, reference numeral 1 denotes a P-type silicon substrate having a fixing part 4. The silicon substrate 1 has a groove 10 removed by selective etching, and a thin cantilever beam 2 is fixed to a predetermined position of the fixing part 4. , a substantially square weight portion 3 is provided at its free end. A piezoresistor 5 is formed on the 1-plane of the cantilever beam 2, so that when the cantilever beam 2 is bent due to acceleration applied to the weight portion 3, the resistance value of the piezoresistor 5 changes due to the stress. It has become. A resistor 6 having the same structure as the piezoresistor 5 is also formed on the upper surface of the portion of the fixed part 4 near the cantilever 2, and these piezoresistors 5 and compensation resistors 6 are connected to each other to form a bridge circuit. There is. The silicon substrate 1 having such a structure can be manufactured by batch processing using an IC manufacturing process.

第6図中の7,8はそれぞれ市り部3の上、下側に設け
た上部、下部のストッパであって、両ストッパ7.8に
よって重り部3の1−下方向への変位を制限することに
より、過大な加速度に対する片持梁2の応力破壊を防止
するようになっている。
7 and 8 in FIG. 6 are upper and lower stoppers provided on the upper and lower sides of the bulge 3, respectively, and both stoppers 7 and 8 limit the displacement of the weight portion 3 in the 1-downward direction. By doing so, stress fracture of the cantilever beam 2 due to excessive acceleration is prevented.

9は上記ブリッジ回路に接続されたリード線で、圧電出
力を外部へ取り出すために設けられたものである。
Reference numeral 9 denotes a lead wire connected to the bridge circuit, which is provided for taking out the piezoelectric output to the outside.

以下に、このシリコン基板1の製造プロセスの一例を第
8図(a)〜(d)に基づいて簡単に説明する。
An example of the manufacturing process of this silicon substrate 1 will be briefly explained below based on FIGS. 8(a) to 8(d).

まずP形(100)シリコン基板11−1−にN形エピ
タキシャル層12を成長させ、このエピタキシャル層1
2表面の一部からP形素子分離拡散領域13をシリコン
基板11に達するように形成する。このP形素子分離拡
散領域13は第7図に示すように重り部3を取り囲むよ
うに形成する(同図(a))。
First, an N-type epitaxial layer 12 is grown on a P-type (100) silicon substrate 11-1-, and this epitaxial layer 1
A P-type element isolation diffusion region 13 is formed from a part of the surface of 2 so as to reach the silicon substrate 11. This P-type element isolation diffusion region 13 is formed so as to surround the weight portion 3 as shown in FIG. 7 (FIG. 7(a)).

次にポロンのイオン注入等によりエピタキシャル層12
の所定位置にP形ピエゾ抵抗15をく110〉方向に形
成し、エピタキシャル層12の上には5i02膜14を
形成する。一方、シリコン基板11の裏面にはSi3N
4等よりなる耐エツチング膜16を被着してパターンニ
ングする(同図(b))。
Next, the epitaxial layer 12 is formed by ion implantation of poron, etc.
A P-type piezoresistor 15 is formed at a predetermined position in the 110> direction, and a 5i02 film 14 is formed on the epitaxial layer 12. On the other hand, the back surface of the silicon substrate 11 has Si3N
An etching-resistant film 16 made of 4 or the like is deposited and patterned (FIG. 4(b)).

この後、5i02膜14のピエゾ抵抗15に対応する位
置にコンタクト・エツチングおよび配線電極17の形成
を行う(同図(C))。
Thereafter, contact etching and formation of wiring electrodes 17 are performed on the 5i02 film 14 at positions corresponding to the piezoresistors 15 (FIG. 3(C)).

最後に、N形エピタキシャル層12を正電位にバイアス
しながら、シリコン基板11をKOH、ヒドラジン等の
異方性アルカリ・エソチンダ液によりシリコン・エツチ
ングする。これにより、P形シリコン基板11は(11
1)面を残すようにエツチングが進行し、特にP形素子
分離拡散領域13の部分ではその表面までエツチングが
施される。一方、片持梁2の部分ではN形エピタキシャ
ル層1またけがエツチングされずに残り、第7図に示し
たような片持梁2および重り部3を有するウェハー構造
が得られる(同図(d))。
Finally, while biasing the N-type epitaxial layer 12 to a positive potential, the silicon substrate 11 is silicon etched using an anisotropic alkaline ethynchide solution such as KOH or hydrazine. As a result, the P-type silicon substrate 11 becomes (11
1) Etching proceeds so as to leave a surface, and in particular, the etching is performed to the surface of the P-type element isolation diffusion region 13. On the other hand, in the cantilever beam 2 part, the N-type epitaxial layer 1 also remains without being etched, and a wafer structure having the cantilever beam 2 and the weight part 3 as shown in FIG. 7 is obtained ((d) )).

このようなシリコン・ウェハーはチップに分割された後
に、第6図に示すようにその上下両面にストッパ7.8
が接着剤等により固定され、これによって製品としての
ストッパ内蔵型半導体加速度センサが最終的に完成する
After such a silicon wafer is divided into chips, stoppers 7.
are fixed with an adhesive or the like, thereby finally completing a semiconductor acceleration sensor with a built-in stopper as a product.

(発明が解決しようとする問題店) しかしながら、このような半導体加速度センサにあって
は、ウェハー・製造プロセスの終了後、すなわち片持梁
2を形成した後に、上下のストッパ7.8を接着してい
るため、次のような問題があった。
(Problem to be Solved by the Invention) However, in such a semiconductor acceleration sensor, the upper and lower stoppers 7 and 8 are bonded together after the wafer manufacturing process is completed, that is, after the cantilever beam 2 is formed. As a result, the following problems occurred.

■ 重り部に対する上、下ストッパの空隙設定が難しい
ので、共振防止のためのエア・タンピング機能を付与す
ることが困難である。
■ Since it is difficult to set the air gap between the upper and lower stoppers relative to the weight, it is difficult to provide an air tamping function to prevent resonance.

■ ウェハー・製造プロセス中に過大な加速度の作用に
より片持梁が破損し、製品歩留まりが大幅に低下する。
■ During the wafer manufacturing process, the cantilever beam is damaged due to excessive acceleration, resulting in a significant drop in product yield.

■ ウェハー・チップ毎に」二、下ストッパをその都度
接着しなければならないので、多大の手間を要し実装コ
ストが増大する。
■ Since the bottom stopper must be bonded each time for each wafer chip, it takes a lot of effort and increases the mounting cost.

一方、本出願人は、先に第9図に示す如き製造工程を有
する半導体加速度センサの製造方法を提案した(特願平
1−248802号参照未公開)。
On the other hand, the present applicant previously proposed a method for manufacturing a semiconductor acceleration sensor having a manufacturing process as shown in FIG. 9 (see Japanese Patent Application No. 1-248802, unpublished).

これは、同図(a)に示す如く、まずP形シリコン基板
11上のストッパ用空隙42に対応する部分にN十埋込
層18を形成し、シリコン基板1]上にN形エピタキシ
ャル層12を形成する。そして、エピタキシャル層12
の片持梁2に対応する部分に、P形のピエゾ抵抗15を
形成する。さらに、このエピタキシャル層12に形成さ
れる溝41と対応する部分に、N十埋込層18に達する
ような深いN十拡散層19を形成する。
As shown in FIG. 5A, first, an N0 buried layer 18 is formed on the P-type silicon substrate 11 at a portion corresponding to the stopper gap 42, and then an N-type epitaxial layer 12 is formed on the silicon substrate 1. form. And epitaxial layer 12
A P-type piezoresistor 15 is formed in a portion corresponding to the cantilever beam 2. Further, a deep N0 diffusion layer 19 reaching the N0 buried layer 18 is formed in a portion corresponding to the groove 41 formed in this epitaxial layer 12.

次に、同図(b)に示す如く、シリコン基板11の裏面
に耐エツチング膜16を部分的に形成することにより、
基板露出面が略正方形の重り部3の四辺を取り囲むよう
に設定する。そして、図示しない金属電極の形成を行い
、N形エピタキシャル層12を正電位にバイアスしなが
ら、P形シリコン基板11を異方性エツチングする。こ
のエツチングは基板表面側に向かって上方向に進行し、
N形エピタキシャル層12に達した時点で停止する。こ
れにより、片持梁2の厚さを設定する際は、N形エピタ
キシャル層12の厚さをコントロールすることにより任
意に設定でる。こうして、所定厚の片持梁2を高精度に
形成できるので、検出感度のバラツキを低減することが
できる。
Next, as shown in FIG. 2(b), an etching-resistant film 16 is partially formed on the back surface of the silicon substrate 11.
The exposed surface of the substrate is set so as to surround the four sides of the substantially square weight portion 3. Then, a metal electrode (not shown) is formed, and the P-type silicon substrate 11 is anisotropically etched while biasing the N-type epitaxial layer 12 to a positive potential. This etching progresses upward toward the surface of the substrate.
The process stops when it reaches the N-type epitaxial layer 12. Thereby, when setting the thickness of the cantilever beam 2, it can be set arbitrarily by controlling the thickness of the N-type epitaxial layer 12. In this way, the cantilever beam 2 having a predetermined thickness can be formed with high precision, so that variations in detection sensitivity can be reduced.

そして、同図(c)に示す如く、N十埋込層18と深い
N十拡散層19とを等方性エツチングすることにより、
ストッパ内蔵の加速度センサが完成する。
Then, as shown in FIG. 3(c), by isotropically etching the N0 buried layer 18 and the deep N0 diffusion layer 19,
An acceleration sensor with a built-in stopper is completed.

以−Lが本出願人が先に提案した半導体加速度センサの
製造方法の概要である。
The following is an outline of the method for manufacturing a semiconductor acceleration sensor previously proposed by the applicant.

ところで、N形エピタキシャル層12−トには各種回路
素子が形成される。従って、実装上、N形エピタキシャ
ル層12には所定の厚さを有することが要求される。
By the way, various circuit elements are formed in the N-type epitaxial layer 12-t. Therefore, in terms of packaging, the N-type epitaxial layer 12 is required to have a predetermined thickness.

一方、N形エピタキシャル層12を厚くすると、N形エ
ピタキシャル層12中に形成されるN十拡散層19を深
く形成する必要があるが、拡散層19を深く形成するの
は、Siの拡散定数などにより技術的に難しい。そして
、あえて深く形成しようとすると、拡散層19は埋込層
18近辺で濃度が薄くなってしまい、等方性エツチング
に時間がかかるいう不具合があった。
On the other hand, if the N-type epitaxial layer 12 is made thicker, the N+ diffusion layer 19 formed in the N-type epitaxial layer 12 needs to be formed deeper. Technically difficult. If an attempt is made to form the diffusion layer 19 deeply, the concentration of the diffusion layer 19 becomes low near the buried layer 18, resulting in a problem that isotropic etching takes time.

この発明は、このような従来の問題点に着目してなされ
たもので、その目的は、固定部と重り部間にエア・ダン
ピンク機能を容易に付加できるとともに、製品歩留まり
を向トさせ実装コストを低減でき、かつエピタキシャル
層に容易に深い溝を形成できる半導体加速度センサの製
造方法を提供することにある。
This invention was made by focusing on these conventional problems, and its purpose is to easily add an air damping function between the fixed part and the weight part, and also to improve product yield and reduce mounting costs. It is an object of the present invention to provide a method for manufacturing a semiconductor acceleration sensor that can reduce the amount of stress and easily form deep grooves in an epitaxial layer.

(問題点を解決するための手段) この発明は、上記のような目的を達成するため、P形シ
リコン基板の固定部に片持梁の基端部を固定し、この片
持梁の基端部にピエゾ抵抗を設けるとともに、該片持梁
の自由端に、重り部を固定して該重り部と固定部との間
に溝を形成し、かつ重り部と固定部との間に、突出部と
該突出部に空隙をあけて当接可能に臨む受け部とからな
るストッパを複数設けた半導体加速度センサであって、
基板上の前記空隙に対応する部分にN+埋込層を形成し
て、該基板上にN形エピタキシャル層を形成する工程と
、 このエピタキシャル層の前記片持梁基端部に対応する部
分にピエゾ抵抗を形成する工程と、該エピタキシャル層
を表面側からエツチングして前記溝を形成する工程と、 基板裏面の重り部外周縁に対応する部分を異方性エツチ
ングする工程と、 前記N”埋込層を等方性エツチングして前記空隙を形成
する工程と、 を有することを特徴とする。
(Means for Solving the Problems) In order to achieve the above-mentioned object, the present invention fixes the base end of a cantilever to a fixed part of a P-type silicon substrate, and A piezoresistance is provided in the section, a weight section is fixed to the free end of the cantilever beam, a groove is formed between the weight section and the fixed section, and a protrusion is provided between the weight section and the fixed section. A semiconductor acceleration sensor is provided with a plurality of stoppers each having a plurality of stoppers each comprising a part and a receiving part facing the protruding part so as to be able to come into contact with the protruding part,
forming an N type epitaxial layer on the substrate by forming an N+ buried layer in a portion corresponding to the void on the substrate; and providing a piezoresistor in a portion of the epitaxial layer corresponding to the base end of the cantilever. a step of etching the epitaxial layer from the surface side to form the groove; a step of anisotropically etching a portion of the back surface of the substrate corresponding to the outer periphery of the weight portion; The method is characterized by comprising a step of forming the voids by isotropic etching.

(作用) この発明の製造方法において、突出部と受け部からなる
ストッパの横方向空隙は、N十埋込層を等方性エツチン
グして形成される。このためN十埋込層の厚さに応じて
ストッパの空隙を高精度に設定でき、エア・タンピンク
機能を容易に付与できる。
(Function) In the manufacturing method of the present invention, the lateral gap of the stopper consisting of the protruding portion and the receiving portion is formed by isotropically etching the N buried layer. Therefore, the gap of the stopper can be set with high precision according to the thickness of the N0 buried layer, and the air tongue pinking function can be easily provided.

また、ウェハー製造の際に、ストッパは、エツチングに
より片持梁、重り部と同時に形成される。
Further, during wafer manufacturing, the stopper is formed by etching at the same time as the cantilever and the weight.

このため、ストッパ接着工程が不要になるばかりでなく
、ウェハー製造プロセス中に重り部に過大な加速度が加
わっても、この重り部の動きはストッパによって所定範
囲内に制限される。その結果過大な加速度による片持梁
の破損を防止できる。
Therefore, not only is the stopper bonding process unnecessary, but even if excessive acceleration is applied to the weight part during the wafer manufacturing process, the movement of the weight part is limited within a predetermined range by the stopper. As a result, damage to the cantilever beam due to excessive acceleration can be prevented.

また、エピタキシャル層に形成される溝は表面側からの
エツチングにより形成されるので深い溝も短時間のうち
に容易に形成される。
Moreover, since the grooves formed in the epitaxial layer are formed by etching from the surface side, deep grooves can be easily formed in a short time.

(実施例) 以下、この発明を図面に基づいて説明する。(Example) The present invention will be explained below based on the drawings.

第1図、第2図はそれぞれ、この発明の一実施例を示す
平面図、断面図である。
FIG. 1 and FIG. 2 are a plan view and a sectional view, respectively, showing an embodiment of the present invention.

まず構成を説明すると、20はP形シリコン基板、21
はこの基板20上に形成されたN形エピタキシャル層、
22はボロンのイオン注入等によりN形エピタキシャル
層21の表面に形成したP形ピエゾ抵抗、23はN形エ
ピタキシャル層21上に形成した5i02膜である。
First, to explain the configuration, 20 is a P-type silicon substrate, 21
is an N-type epitaxial layer formed on this substrate 20,
22 is a P-type piezoresistance formed on the surface of the N-type epitaxial layer 21 by boron ion implantation or the like, and 23 is a 5i02 film formed on the N-type epitaxial layer 21.

P形シリコン基板20は、その裏面からのエツチングに
より略正方形の重り部25と、これを取り囲む略正方形
の固定部26とに区分されている。
The P-type silicon substrate 20 is divided into a substantially square weight portion 25 and a substantially square fixing portion 26 surrounding the weight portion 25 by etching from the back surface thereof.

そして、重り部25はN形エピタキシャル層21からな
る片持梁24により固定部26に固定・接続されている
。この重り部25および片持梁24のエピタキシャル層
の大部分は、溝27によって固定部26さ分離され、こ
の分離用溝27は、横方向の空隙39を介して基板裏面
側に連通している。すなわち、N形エピタキシャル層2
]は複数の突出部29を有し、P形シリコン基板20の
各突出部29下面に対応する部分には、第1図中の斜線
部で示す受け部30が形成されている。これにより、突
出部29の下方向への動きが制限されている。
The weight portion 25 is fixed and connected to a fixed portion 26 by a cantilever beam 24 made of the N-type epitaxial layer 21. Most of the epitaxial layer of the weight part 25 and the cantilever beam 24 is separated from the fixing part 26 by a groove 27, and this separation groove 27 communicates with the back side of the substrate via a lateral gap 39. . That is, N type epitaxial layer 2
] has a plurality of protrusions 29, and a receiving portion 30 shown by diagonal lines in FIG. 1 is formed in a portion of the P-type silicon substrate 20 corresponding to the lower surface of each protrusion 29. This restricts the downward movement of the protrusion 29.

このような突出部29と受け部30からなるストッパ2
8は、略正方形の重り部25外周辺縁に沿ってこれを取
り囲むように形成され、かつこの突出部29は第1図に
示すように重り部25と固定部26に交互に形成されて
いる。これにより、重り部25はその下方向への動きの
みならず上方向への動きをも制限され、ウェハー・製造
プロセス中、チップ内部に複数のストッパ28が形成さ
れている。このストッパ28の立体的な詳細構造を第3
図に示す。同図において、斜線部が受け部30であって
、これと当接可能に突出部29が配設されている。
The stopper 2 consists of such a protruding part 29 and a receiving part 30.
8 is formed along the outer peripheral edge of the substantially square weight portion 25 so as to surround it, and the protruding portions 29 are formed alternately on the weight portion 25 and the fixed portion 26 as shown in FIG. . As a result, the weight portion 25 is restricted not only in its downward movement but also in its upward movement, and a plurality of stoppers 28 are formed inside the chip during the wafer manufacturing process. The three-dimensional detailed structure of this stopper 28 is
As shown in the figure. In the figure, the shaded area is the receiving part 30, and the protruding part 29 is arranged so as to be able to come into contact with this.

このようなストッパ内蔵型加速度センサの製造工程を第
4図(a)〜(e)に示す。
The manufacturing process of such a stopper built-in acceleration sensor is shown in FIGS. 4(a) to 4(e).

最初に、P形(100)シリコン基板20上のストッパ
用空隙39に対応する部分に、sbやASによってN“
埋込層38を形成する。次いで、このシリコン基板20
上にN形エピタキシャル層2]を形成する(同図(a)
)。
First, a N"
A buried layer 38 is formed. Next, this silicon substrate 20
An N-type epitaxial layer 2] is formed on top (see figure (a)).
).

次に、ボロンのイオン注入等により、エピタキシャル層
21の片持梁24に対応する部分に、P形のピエゾ抵抗
22を形成し、エピタキシャル層21の上にはSiO2
膜23膜形3する(同図(b))。
Next, a P-type piezoresistor 22 is formed in a portion of the epitaxial layer 21 corresponding to the cantilever 24 by boron ion implantation or the like, and a SiO2 layer is formed on the epitaxial layer 21.
The membrane 23 has a membrane shape 3 (FIG. 3(b)).

そして、エピタキシャル層21に溝27を形成するが、
これはエピタキシャル層21の表面側から溝27に対応
する部分を、反応性イオンエツチング(tE)またはア
ルカリ性エツチング液の異方性エツチングすることによ
って形成する(同図(C))。これにより、エピタキシ
ャル層21が厚い場合においても、深い溝を容易に形成
することができる。
Then, grooves 27 are formed in the epitaxial layer 21,
This is formed by performing reactive ion etching (tE) or anisotropic etching with an alkaline etching solution on a portion corresponding to the groove 27 from the surface side of the epitaxial layer 21 (FIG. 3(C)). Thereby, even when the epitaxial layer 21 is thick, deep grooves can be easily formed.

この後、シリコン基板20の裏面に513N4等よりな
る耐エツチング膜32を部分的に形成することにより、
基板露出面が略正方形の重り部25の四辺を取り囲むよ
うに設定する。しかして、コンタクト・エツチングおよ
び図示しない金属電極の形成を行い、N形エピタキシャ
ル層21を正電位にバイアスしながら、P形シリコン基
板20を、KOH,ヒドラジン、EDP (エチレン・
ジアミン・ピロカテコール水溶液)等のアルカリ性エツ
チング液により異方性エレクトロ・ケミカル・エツチン
グを行う。ここで、片持梁24および重り部25は<1
10>方向に向いているので、異方性エツチングは基板
裏面側において耐エツチング膜32の開口縁部に接する
(111)面で止まる。他方、このエツチングは基板表
面側に向かって上方向へ進行し、N形エピタキシャル層
21に達した地点で停止する。これにより、片持梁24
の厚さを設定する際は、N形エピタキシャル層21の厚
さをコントロールすることにより任意に設定できる。従
って、所定厚の片持梁24を高精度に形成できるので、
検出感度のバラツキを低減することができる。(同図(
d))。
Thereafter, by partially forming an etching-resistant film 32 made of 513N4 or the like on the back surface of the silicon substrate 20,
The exposed surface of the substrate is set so as to surround the four sides of the substantially square weight portion 25. Then, contact etching and formation of metal electrodes (not shown) are performed, and while biasing the N-type epitaxial layer 21 to a positive potential, the P-type silicon substrate 20 is coated with KOH, hydrazine, EDP (ethylene, etc.).
Anisotropic electrochemical etching is performed using an alkaline etching solution such as diamine/pyrocatechol aqueous solution. Here, the cantilever beam 24 and the weight portion 25 are <1
10> direction, the anisotropic etching stops at the (111) plane that contacts the opening edge of the etching-resistant film 32 on the back side of the substrate. On the other hand, this etching progresses upward toward the substrate surface and stops when it reaches the N-type epitaxial layer 21. This allows the cantilever beam 24
The thickness can be arbitrarily set by controlling the thickness of the N-type epitaxial layer 21. Therefore, the cantilever beam 24 with a predetermined thickness can be formed with high precision.
Variations in detection sensitivity can be reduced. (Same figure (
d)).

さらに、N゛埋込層38を等方性のSiエツチング液(
例えばHF : HNO3: CH3CO’0H=1:
3:8)でエツチングすることにより、ストッパ内蔵の
加速度センサが完成する(同図(e))。この場合、N
゛層(25X1018cm−3)のエツチング・レート
はN−層(1015〜1016cm−3)の100倍以
上になる。
Furthermore, the N buried layer 38 is etched with an isotropic Si etching solution (
For example, HF: HNO3: CH3CO'0H=1:
By etching at a ratio of 3:8), an acceleration sensor with a built-in stopper is completed ((e) in the same figure). In this case, N
The etching rate of the "layer" (25x1018 cm-3) is more than 100 times that of the N-layer (1015-1016 cm-3).

以下にこの実施例の作用を説明する。The operation of this embodiment will be explained below.

上記構成の加速度センサによる加速度検出の基本的な動
作は、従来例と同様である。すなわち、重り部25に上
下方向の加速度が加わると、片持梁24が撓んでピエゾ
抵抗22に応力が加わる。
The basic operation of detecting acceleration by the acceleration sensor having the above configuration is the same as that of the conventional example. That is, when vertical acceleration is applied to the weight portion 25, the cantilever beam 24 is bent and stress is applied to the piezoresistor 22.

これにより発生したピエゾ抵抗効果によって、抵抗値が
応力の強さに応じて変化し、加速度が検出される。この
場合、重り部25に過大な加速度が加わったとしても、
ストッパ28によって重り部25の上下方向の変位を制
限できるため、過大応力による片持梁24の破壊を防止
することができる。
Due to the resulting piezoresistance effect, the resistance value changes depending on the strength of stress, and acceleration is detected. In this case, even if excessive acceleration is applied to the weight portion 25,
Since the vertical displacement of the weight portion 25 can be restricted by the stopper 28, it is possible to prevent the cantilever beam 24 from breaking due to excessive stress.

この製造方法では、片持梁24の厚さをエツチングによ
り自由に作成でき、これと同時にストッパ28も作成で
きるため、ウェハー・製造プロセス中における片持梁2
4の破損を防ぐことができる。またストッパ28の実装
が実質的に不要となるため、加速度センサを安価に製造
することができる。さらに、N”埋込層38の厚さを薄
く設定することによって、ストッパ28の空隙39を数
μm程度に小さくコントロールできるので、共振を防止
するためのエア・ダンピング機能を充分実現することが
でき、オイル・ダンピンクを不要にできる。
In this manufacturing method, the thickness of the cantilever beam 24 can be freely created by etching, and the stopper 28 can also be created at the same time.
4 damage can be prevented. Further, since mounting of the stopper 28 is substantially unnecessary, the acceleration sensor can be manufactured at low cost. Furthermore, by setting the thickness of the N'' buried layer 38 to be thin, the gap 39 of the stopper 28 can be controlled to be as small as several micrometers, so the air damping function for preventing resonance can be fully realized. , making oil and damp pink unnecessary.

また製造面では、受け部30と突出部29間における横
方向の空隙39を等方性のエツチングにより形成するの
で、従来の異方性エツチングの場合のような(111)
面でのエツチング停止を考慮する必要がなく、従来に比
べてストッパ設定の自由度を著しく高めることができる
In addition, in terms of manufacturing, since the lateral gap 39 between the receiving part 30 and the protruding part 29 is formed by isotropic etching, the (111) gap is formed by isotropic etching.
There is no need to consider stopping etching on the surface, and the degree of freedom in setting the stopper can be significantly increased compared to the conventional method.

また、エピタキシャル層21に形成される溝27は、エ
ピタキシャル層21の表面側から、反応性イオンエッチ
ンク(RI E)またはアルカリ性エツチング液の異方
性エツチングによって直接形成するので、エピタキシャ
ル層21が厚い場合でも深い溝を容易に形成できる。
Furthermore, since the grooves 27 formed in the epitaxial layer 21 are directly formed from the surface side of the epitaxial layer 21 by reactive ion etching (RIE) or anisotropic etching using an alkaline etching solution, the epitaxial layer 21 is thick. deep grooves can be easily formed.

第5図にはこの発明の他の実施例を示す。FIG. 5 shows another embodiment of the invention.

この実施例は、増幅器、ブリッジのバイアス回路、温度
補償回路等のピエゾ抵抗ブリッジの周辺回路をセンサ・
チップ内に集積した、いわゆるIC化加速度センサに適
用した具体例である。第5図では簡単のためNPNトラ
ンジスタ33のみを示している。
This embodiment uses sensor and peripheral circuits of the piezoresistive bridge, such as amplifiers, bridge bias circuits, and temperature compensation circuits.
This is a specific example applied to a so-called IC-based acceleration sensor integrated in a chip. In FIG. 5, only the NPN transistor 33 is shown for simplicity.

本例のセンサ部構造は前記実施例の第2図と同じであり
、N形エピタキシャル層21はP+素子分離拡散領域3
4により多数の島に分割され、6島に回路素子がそれぞ
れ組込まれている。そして、N形エピタキシャル層21
上にはP形ベース拡散領域36が形成され、このP形ベ
ース拡散領域36内にはN+エミッタ拡散領域35が形
成されている。なお、37はピエゾ抵抗22に接続した
金属電極である。
The structure of the sensor section in this example is the same as that shown in FIG.
It is divided into a large number of islands by 4, and circuit elements are incorporated in each of the 6 islands. Then, the N type epitaxial layer 21
A P-type base diffusion region 36 is formed thereon, and an N+ emitter diffusion region 35 is formed within the P-type base diffusion region 36. Note that 37 is a metal electrode connected to the piezoresistor 22.

この実施例に係わる半導体加速度センサの製造工程は、
前記実施例とほぼ同じであるのでその説明を省略する。
The manufacturing process of the semiconductor acceleration sensor according to this example is as follows:
Since this embodiment is almost the same as the previous embodiment, the explanation thereof will be omitted.

この実施例では、ストッパ28を形成するためのエツチ
ング用N“領域として、バイポーラ・プロセスのN゛埋
込層38を利用することができるので、集積化加速度セ
ンセを極めて容易に作成することができるという効果を
有する。
In this embodiment, the bipolar process N' buried layer 38 can be used as the N' region for etching to form the stopper 28, making it extremely easy to fabricate an integrated acceleration sensor. It has this effect.

(発明の効果) 以上説明してきたように、この発明によれば、重り部の
上下動作を制限する突出部と受け部とからなるストッパ
を備えた半導体加速度センサの製造方法において、N”
埋込層の等方性エツチングによりストッパの空隙を狭く
形成できるので、ストッパの設計自由度が大となりエア
・ダンピング機能を容易に実現することができる。
(Effects of the Invention) As described above, according to the present invention, in the method of manufacturing a semiconductor acceleration sensor equipped with a stopper consisting of a protruding portion and a receiving portion that limit the vertical movement of a weight portion, N”
Since the gap in the stopper can be narrowed by isotropic etching of the buried layer, the degree of freedom in designing the stopper is increased and the air damping function can be easily realized.

また、エピタキシャル層に形成される溝は、表面側から
のエツチングによって形成されるので、深い溝も容易に
形成できる。
Moreover, since the grooves formed in the epitaxial layer are formed by etching from the surface side, deep grooves can be easily formed.

また、ウェハ・製造プロセス中に過大な加速度が作用し
ても片持梁が破損しないので、製品歩留まりの低下を確
実に防止できる。さらに、ストッパ接着のための実装工
程が不要となるため、その分だけ製造コストの低減化お
よび省力化を図ることができるという効果を有する。
Further, since the cantilever beam will not be damaged even if excessive acceleration is applied during the wafer manufacturing process, a decrease in product yield can be reliably prevented. Furthermore, since a mounting process for adhering the stopper is not necessary, it is possible to reduce manufacturing costs and save labor accordingly.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明に係わる半導体加速度センサの一実施
例を示す平面図、第2図はその■−n線断面図、!3図
はストッパ部分の詳細構造を示す斜視図、第4図(a)
〜(e)は半導体加速度センサの製造方法を示す工程図
、第5図はこの発明の他の実施例を示す断面図、第6図
、第7図はそれぞれ従来の半導体加速度センサを示す断
面図、平面図、第8図(a)〜(d)は同従来センサの
製造方法を示す工程図、第9図(a)〜(C)は本出願
人が先に提案した半導体加速度センサの製造方法の工程
図である。 20・・・P形シリコン基板 21・・・N形エピタキシャル層 22・・・P形ピエゾ抵抗 24・・・片持梁 25・・・重り部 26・・・固定部 27・・・溝 28・・・ストッパ 29・・・突出部 30・・・受け部 34・・・P形素子分離拡散領域 38・・・N+埋込層 39・・・空隙
FIG. 1 is a plan view showing an embodiment of the semiconductor acceleration sensor according to the present invention, and FIG. 2 is a sectional view taken along the line ■-n. Figure 3 is a perspective view showing the detailed structure of the stopper part, Figure 4 (a)
~(e) are process diagrams showing a method for manufacturing a semiconductor acceleration sensor, FIG. 5 is a sectional view showing another embodiment of the present invention, and FIGS. 6 and 7 are sectional views showing conventional semiconductor acceleration sensors, respectively. , a plan view, FIGS. 8(a) to 8(d) are process diagrams showing the manufacturing method of the conventional sensor, and FIGS. 9(a) to (C) are manufacturing steps of the semiconductor acceleration sensor previously proposed by the applicant. FIG. 3 is a process diagram of the method. 20... P-type silicon substrate 21... N-type epitaxial layer 22... P-type piezoresistor 24... Cantilever beam 25... Weight part 26... Fixing part 27... Groove 28... ...Stopper 29...Protrusion 30...Receptacle 34...P type element isolation diffusion region 38...N+ buried layer 39...Void

Claims (1)

【特許請求の範囲】[Claims] 1.P形シリコン基板の固定部に片持梁の基端部を固定
し、この片持梁の基端部にピエゾ抵抗を設けるとともに
、該片持梁の自由端に、重り部を固定して該重り部と固
定部との間に溝を形成し、かつ重り部と固定部との間に
、突出部と該突出部に空隙をあけて当接可能に臨む受け
部とからなるストッパを複数設けた半導体加速度センサ
であって、 基板上の前記空隙に対応する部分にN^+埋込層を形成
して、該基板上にN形エピタキシャル層を形成する工程
と、 このエピタキシャル層の前記片持梁基端部に対応する部
分にピエゾ抵抗を形成する工程と、該エピタキシャル層
を表面側からエッチングして前記溝を形成する工程と、 基板裏面の重り部外周縁に対応する部分を異方性エッチ
ングする工程と、 前記N^+埋込層を等方性エッチングして前記空隙を形
成する工程と、 を有することを特徴とする半導体加速度センサの製造方
法。
1. The base end of the cantilever beam is fixed to the fixed part of the P-type silicon substrate, a piezoresistor is provided at the base end of the cantilever beam, and a weight part is fixed to the free end of the cantilever beam. A groove is formed between the weight part and the fixed part, and a plurality of stoppers are provided between the weight part and the fixed part, each consisting of a protruding part and a receiving part facing the protruding part with a gap therebetween so as to be able to come into contact with the protruding part. a semiconductor acceleration sensor comprising the steps of: forming an N^+ buried layer on a substrate in a portion corresponding to the void, and forming an N-type epitaxial layer on the substrate; and the cantilevering of the epitaxial layer. A step of forming a piezoresistance in a portion corresponding to the base end of the beam, a step of etching the epitaxial layer from the front side to form the groove, and anisotropic etching a portion of the back surface of the substrate corresponding to the outer periphery of the weight portion. A method for manufacturing a semiconductor acceleration sensor, comprising: a step of isotropically etching the N^+ buried layer to form the void.
JP2053159A 1990-03-05 1990-03-05 Manufacturing method of semiconductor acceleration sensor Expired - Lifetime JP2600422B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2053159A JP2600422B2 (en) 1990-03-05 1990-03-05 Manufacturing method of semiconductor acceleration sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2053159A JP2600422B2 (en) 1990-03-05 1990-03-05 Manufacturing method of semiconductor acceleration sensor

Publications (2)

Publication Number Publication Date
JPH03255369A true JPH03255369A (en) 1991-11-14
JP2600422B2 JP2600422B2 (en) 1997-04-16

Family

ID=12935070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2053159A Expired - Lifetime JP2600422B2 (en) 1990-03-05 1990-03-05 Manufacturing method of semiconductor acceleration sensor

Country Status (1)

Country Link
JP (1) JP2600422B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537874A (en) * 1992-03-29 1996-07-23 Harmonic Drive Systems, Inc. Angular acceleration detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537874A (en) * 1992-03-29 1996-07-23 Harmonic Drive Systems, Inc. Angular acceleration detector

Also Published As

Publication number Publication date
JP2600422B2 (en) 1997-04-16

Similar Documents

Publication Publication Date Title
JP2811768B2 (en) Semiconductor type acceleration sensor and method of manufacturing the same
JP3305516B2 (en) Capacitive acceleration sensor and method of manufacturing the same
US7555956B2 (en) Micromechanical device having two sensor patterns
EP3012638B1 (en) Silicon diaphragm pressure sensor
JP3489309B2 (en) Method for manufacturing semiconductor dynamic quantity sensor and anisotropic etching mask
US5239870A (en) Semiconductor acceleration sensor with reduced cross axial sensitivity
US5172205A (en) Piezoresistive semiconductor device suitable for use in a pressure sensor
EP0890998A1 (en) Manufacturing method and integrated piezoresistive pressure sensor having a diaphragm of polycristalline semiconductor material
US5520051A (en) Strain sensing device
JP2600393B2 (en) Manufacturing method of semiconductor acceleration sensor
JPH03255369A (en) Manufacture of semiconductor acceleration sensor
JP3290047B2 (en) Acceleration sensor and method of manufacturing the same
JP3173256B2 (en) Semiconductor acceleration sensor and method of manufacturing the same
JPS63237482A (en) Semiconductor pressure sensor
JP3392069B2 (en) Semiconductor acceleration sensor and method of manufacturing the same
JP2773698B2 (en) Capacitive acceleration sensor and method of manufacturing the same
JPH1144705A (en) Semiconductor acceleration sensor and its manufacture
JP2000055758A (en) Manufacture of semiconductor pressure sensor
JP2833257B2 (en) Semiconductor acceleration sensor
JP3327088B2 (en) Semiconductor acceleration sensor
JPH05335596A (en) Semiconductor acceleration sensor and manufacture thereof
JPS62121367A (en) Semiconductor acceleration sensor
JPH11214705A (en) Acceleration detector and its manufacture as well as film thickness calculation
JP3405222B2 (en) Semiconductor acceleration sensor element and method of manufacturing the same
JPH07260821A (en) Semiconductor sensor