JPH03245790A - モータ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、基準周波数とモータの回転周波数とを比較
し、基準周波数に同期するようにモータの位相制御を行
うことにより、モータの回転制御を行うモータ制御装置
に関する。

（従来の技術） 負荷トルク、電源電圧、周囲温度の変動に対しても回転
速度を安定に保つ場合、水晶発振器を基準発振器として
使用して安定な基準周波数を作り、この基準周波数に同
期するように位相制御をかけたり、また位相制御に加え
てモータの回転周波数と基準周波数とを比較して周波数
制御を行われている。そこで、モータの回転周波数と基
準周波数との位相差、および周波数差を求め、それぞれ
に応答したモータへの供給電力を演算し、安定に回転制
御するために、Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ
υＱｉｔ（ＣＰＵ）を介在させたソフトウェアサーボ制
御が考えられている。

このようなものでは、複数のモータから検出される異る
周波数の回転周波数信号としてのＦｒｅｑｕｅｎｃｙ　
Ｇｅｎｅｒａｔｏｒ（ＦＣ）　／＜ルスに同期してモー
タの回転数を検知して、割り込み処理プログラムで基準
周波数と比較して複数のモータを制御するソフトウェア
サーボ制御システムにおいて、通常はある周波数信号に
応答した割り込み処理を実行中に、さらに基準周波数が
高い別の周波数信号が発生したとしても、現在実行中の
割り込み処理が終了するまでＣＰＵは次の割り込み処理
を実行できないため、基準周波数が高いＦＧ倍信号扱う
ソフトウェアサーボ制御システムはど、処理待ちによる
制御の遅れ時間の割合が回転数のサンプリング周期に対
して大きくなり、応答性の良いサーボ制御が行えないと
いう欠点がある。

（発明が解決しようとする課題） この発明は、制御遅れ時間が大きく、応答性の良いサー
ボ制御が行えないという欠点を除去するものであり、基
準周波数の高いサーボシステムを基準周波数が低いサー
ボシステムよりも優先して制御するようにしたので、制
御遅れ時間を最小にすることができ、応答性の良い安定
したモータのソフトウェアサーボ制御が行えるモータ制
御装置を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明のモータ制御装置は、複数の基準周波数に同期
させて第１および第２のモータの回転数を制御するもの
において、上記第１および第２のモータの回転速度に応
じた周波数信号を検出する第１および第２の検出手段、
これら検出手段からの周波数信号により、対応するモー
タの回転周波数と基準周波数との周波数差と位相差とを
演算する第１および第２の演算手段、これら演算手段に
より演算された周波数差と位相差とに応じて、対応する
モータへの供給電力を制御する第１および第２の給電制
御手段、および上記第１の給電制御手段により第１のモ
ータへの供給電力を制御している状態で、上記第２の検
出手段による検出周期の速い第２のモータに対する周波
数信号が上記第２の検出手段から出力された際に、上記
第１の給電制御手段による第１のモータに対する供給電
力の制御から第２の給電制御手段による第２のモータに
対する供給電力の制御に切換える処理手段から構成され
ている。

この発明のモータ制御装置は、基準周波数に同期させて
モータの回転数を制御するものにおいて、上記モータの
回転速度に応じた周波数信号を検出する検出手段、この
検出手段からの周波数信号により、上記モータの回転周
波数と基準周波数との周波数差と位相差とを演算する演
算手段、この演算手段により演算された周波数差と位相
差とに応じて、上記モータへの供給電力を制御する給電
制御手段、および上記モータの回転制御を行わない時に
、上記検出手段からの周波数信号の出力を禁止する禁止
手段から構成されている。

この発明のモータ制御装置は、基準周波数に同期させて
モータの回転数を制御するものにおいて、上記モータの
回転速度に応じた周波数信号を検出する検出手段、この
検出手段からの周波数信号により、上記モータの回転周
波数と基準周波数との周波数差と位相差とを演算する演
算手段、この演算手段により演算された周波数差と位相
差とに応じて、上記モータへの供給電力を制御する給電
制御手段、上記検出手段からの周波数信号が所定時間内
に検出されない際に異常を検知する検知手段、この検知
手段により異常が検知された際に、上記給電制御手段に
よるモータ・＼の給電を禁止する禁止手段から構成され
ている。

（作用） この発明は、複数の基準周波数に同期させてそれぞれ第
１および第２のモータの回転数を制御するものにおいて
、上記各第１および第２モータの回転速度に応じた周波
数信号を複数の検出手段で検出し、上記検出手段からの
周波数信号により、対応するモータの回転周波数と基準
周波数との周波数差と位相差とを第１および第２の演算
手段で演算し、上記演算手段により演算された周波数差
と位相差とに応じて、対応するモータへの供給電力を第
１および第２の給電制御手段で制御し、上記第１の給電
制御手段により第１のモータへの供給電力を制御してい
る状態で、上記第２の検出手段による検出周期の速い第
２のモータに対する周波数信号が上記第２の検出手段か
ら出力された際に、上記第１の給電制御手段による第１
のモータに対する供給電力の制御から第２の給電制御手
段による第２のモータに対する供給電力の制御に切換え
るようにしたものである。

この発明は、基準周波数に同期させてモータの回転数を
制御するものにおいて、上記モータの回転速度に応じた
周波数信号を検出手段で検出し、この検出した周波数信
号により、上記モータの回転周波数と基準周波数との周
波数差と位相差とを演算し、この演算された周波数差と
位相差とに応じて、上記モータへの供給電力を制御し、
上記モータの回転制御を行わない時に、上記検出手段が
らの周波数信号の出力を禁止するようにしたものである
。

この発明は、基準周波数に同期させてモータの回転数を
制御するものにおいて、上記モータの回転速度に応じた
周波数信号を検出手段で検出し、この検出した周波数信
号により、上記モータの回転周波数と基準周波数との周
波数差と位相差とを演算し、この演算された周波数差と
位相差とに応じて、上記モータへの供給電力を給電制御
手段で制御し、上記検出手段からの周波数信号が所定時
間内に検出されない際に異常を検知し、この異常が検知
された際に、上記給電制御手段によるモータへの給電を
禁止するようにしたものである。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。

第１図において、１ａ１１ｂはモータで、モータ１　ａ
　ｓ　１　ｂの回転速度に比例した周波数信号がそれぞ
れＦ　Ｇ　（Ｆｒｅｑｕｅｎｃｙ　Ｇｅｎｅｒａｔｏｒ
　）回路２ａ。

２ｂで検出されるようになっている。ＦＧ回路２　ａ　
％　２　ｂは、例えば検出コイルまたは磁気センサとマ
グネットとからなるタコジェネレータ、フォトインタラ
プタとスリット円板とからなるシャフトエンコーダ等に
よって発生する信号を整形して、周波数信号としてのＦ
Ｇパルス３　ａ　ｓ　３　ｂとして出力するものである
。上記モータｌａ、ｌｂはそれぞれモータ制御回路６０
ａ、６０ｂの制御の基にドライバ６３ａ、６３ｂによっ
て駆動されるようになっている。モータ制御回路６０ａ
１６０ｂは、それぞれＦＧ回路２ａ、２ｂからのＦＧパ
ルス３ｇ、３ｂに対応した給電信号６１８１６１ｂをド
ライバ６３ａ、６３ｂに出力することにより、モータｌ
ａ、ｌｂを安定に回転制御するものである。

例えば、モータ１ａは２．ｌ１００ｒｐで回転制御され
、１回転するとＦＣ回路２ａからのＦＣパルス３ａが２
４パルス発生するようになっている。したがって、モー
タ１ａが２．１１００ｒｐで安定して回転しているとき
のＦＧパルス３ａの周波数は、（２，１００／　Ｇｏ）
　Ｘ　２４−８４０Ｈｚとなる。一方、モータ１ｂは８
．ｉｏＯｒｐｍで回転制御され、１回転するとＦＧ回路
２ｂからのＦＧパルス３ｂが１パルス発生するようにな
っている。したがって、モータ１ｂが８，１００ｒｐ腸
で安定して回転しているときのＦＧパルス３ｂの周波数
は、 （８，１００／　６０）　Ｘ　１　＝　１３５Ｈｚとな
る。

上記モータ制御回路６０ａ、６０ｂはデータバス４０を
介してＣＰＵ４１に接続されている。このＣＰＵ４１は
全体を制御するものであり、モータ制御回路６０ａ、あ
るいは６０ｂから供給される割り込み要求信号６２ａ１
あるいは６２ｂに応じて、メインプログラム実行中に割
り込み処理プログラムに分岐させるもので、モータ制御
回路６０ａ５あるいは６０ｂ内の後述するカウンタラッ
チエアのカウンタ値を割り込み処理プログラムの中で読
み込むようになっている。上記データバス４０にはＲＯ
Ｍ４２、ＲＡＭ４３が接続されている。

ＲＯＭ４２はメインプログラム、割り込みプログラム等
の制御プログラムを記憶するもので、ＣＰＵ４１はこの
プログラムにしたがって動作するようになっている。Ｒ
ＡＭ４３は、ＣＰＵ４１の作業用バッファとして用いら
れるようになっている。

上記モータ制御回路６０　ａ　（６０ｂ）は、第２図に
示すように、Ｄタイプフリップフロップ（ＦＦ回路）１
０，１１．１２、タイマ１３．２２、同期回路１４．２
３、データラッチ２４、発振回路１５、カウンタ１６、
カウンタラッチ１７、Ｄ／Ａコンバータ１８、アンド回
路１９、ボート２０、およびオア回路２１によって構成
されている。すなわち、上記ＦＧ回路２ａからのＦＧ信
号３ａはＦＦ回路１０のデータ端子りに入力され、二Ｏ
ＦＦ回路１０のセット出力Ｑは次段のＦＦ回路１１のデ
ータ端子りに入力されている。

上記ＦＦ回路１０．１１のクロック端子ＣＫには発振回
路１５からのクロック信号１５ａが人力されており、そ
れぞれクロック信号１５ａに同期して動作するようにな
っている。上記発振回路１５からの発振信号の周波数は
、水晶発振子（図示しない）により決定されており、そ
の発振周波数は、たとえば５５．０５０２４０　ＭＨｚ
に設定されている。これにより、基準周期、すなわち、
モータ１ａが目標回転数で回転しているときのＦＧパル
ス３ａの周期は（８５５３Ｂ１５５．０５０２４０　ｘ
　ｔｏ６）−１，１９０ｘ　１０−’（ｓｅｅ）となる
。

また、発振回路１５からのクロック信号１５ａは、同期
回路１４．２３に出力されている。

上記ＦＦ回路１０のセット出力ＱとＦＦ回路１１のリセ
ット出力Ｑとはオア回路２１により第３図（ａ）に示す
ように、クロック信号１５ａの１クロック分のパルス２
１ａを出力する。

パルス２１ａはＤタイプフリップフロップ（ＦＦ回路）
１２のプリセット端子ＰＲに人力され、ＦＦ回路１２の
セット出力Ｑはトリガ信号１２ａとしてタイマ１３．２
２、および同期回路１４に出力されている。そして、タ
イマ１３のタイマ信号７はＦＦ回路１２のクロック端子
ＣＫに出力されている。ここで、タイマ１３は、第３図
（ａ）に示すようにトリガ信号１２ｇの立上りに同期し
て所定時間、タイマ信号７を出力（０）し、トリが信号
１２ａをリセット（０）にする動作を行うものである。

同期回路１４はトリガ信号１２ａからクロック信号１５
ａに同期した所定パルス幅のパルス信号１４ａを発生す
るものである。

また、タイマ２２のタイマ信号２２ａは同期回路２３に
出力されている。ここで、タイマ２２は、第３図（ａ）
に示すようにトリガ信号１２ａの立上りに同期して所定
時間、タイマ信号２２ａを出力（０）し、同期回路２３
はタイマ信号２２ａの立上りでクロック信号１５ａに同
期した所定パルス幅のパルス信号２３ａを発生するよう
になっている。

カウンタ１６はクロック信号１５ａをカウントクロック
として動作する２０ビツトフリーランニングカウンタで
ある。カウンタ１６のカウンタ値１６ａは上記パルス信
号１４ａをラッチ信号としてカウンタラッチ１７にラッ
チされ、データバス４０を介して上記ＣＰＵ４１に読み
込まれるようになっている。

上記同期回路１４からのパルス信号１４ｇはボート２０
からの割り込み制御信号２０ａとともにアンド回路１９
に入力され、アンド回路１９の出力は上記割り込み要求
信号６２ａとしてＣＰＵ４１へ供給されるようになって
いる。すなわち、ＣＰＵ４１よりボート２０ヘデータが
送出され、割り込み制御信号２０ａが０の時、割り込み
要求信号６２ａは常に０であるので、ＣＰＵ４１は割り
込み処理を行うことがないようになっている。

一方、割り込み制御信号２０ａが１の時、割り込み要求
信号６２ａは上記パルス信号１４ａと等しく、このとき
パルス信号１４ａの発生に同期して、ＣＰＵ４１はメイ
ンプログラム実行中に割り込み処理プログラムに分岐し
て、上記力ランクラッチ１７のカウンタ値を割り込み処
理プログラムの中で読み込むようになっている。

データラッチ２４には、後述する割り込み処理で演算さ
れた、つまり周波数差と位相差により計算されたディジ
タル量の給電データが、ＣＰＵ４１からバス４０を介し
て供給されるようになっている。このデータラッチ２４
の給電データは、上記同期回路２３からのパルス信号２
３ａに同期してＤ／Ａコンバータ１８に取り込まれるよ
うになっている。Ｄ／Ａコンバータ１８は供給されたデ
ィジタル量の給電データを電圧に変換して出力するもの
で、例えば、Ｒ−２Ｒラダ一抵抗回路網を用いた８ビツ
トＤ／Ａコンバータが使用されている。Ｄ／Ａコンバー
タ１８の制御電圧出力は給電制御信号１８ａとして次段
のドライバ６３ａへ供給され、ドライバ６３ａは制御電
圧出力の電圧値に応じた電力をモータ１ａに供給するよ
うになっている。

上記モータ制御回路６０ａ　（６０ｂ）は１チツプに集
積化された単一の半導体集積回路で構成されている。こ
れにより、ゲートアレイ等の半導体集積技術により容易
に集積回路化でき、低コスト化が十分可能である。

上記のような構成において、モータ１ａの回転数が極端
に上昇したり、またＦＧパルス３ａの波形が割れたりし
ても、第３図（ｂ）に示すように、タイマ１３が動作中
の間はタイマ１３のトリガ信号１２ａは影響を受けない
。したがって、タイマ時間よりも短い周期のＦＣパルス
３ａの入力はタイマ１３の働きで禁止されるので、パル
ス信号１４ａもタイマ時間より短い周期で発生すること
がなく、頻繁に割り込み要求が発生してＣＰＵ４１が制
御不能にならないようになっている。タイマ１３のタイ
マ時間はモータ１ａの目標回転数で回転するときに発生
するＦＧパルス３ａの周期より若干小さい値が設定され
ている。また、タイマ１３がクロック信号１５ａをカウ
ントさせて動作するカウンタ方式のもので、ＣＰＵ４１
によってカウンタ値を設定できるようにすれば、モータ
１ａの回転数に応じてフレキシブルにタイマ時間を作る
ことができる。

第４図は２０ビツトフリーランニングのカウンタ１６の
カウンタ値１６ａとパルス信号１４ａ１およびカウンタ
ラッチ１７にラッチされるデータ１７ａとの関係を示す
タイムチャートである。カウンタ１６はクロック信号１
５ａをＯがらＦ　Ｆ　Ｆ　Ｆ　Ｆ　、、までアップカウ
ントし、ターミナル値ＦＦＦＦＦＨになると再び０に戻
り、カウント動作を続けるものである。ここで、例えば
、モータ１ａを停止状態から起動させるとＦＧ回路２に
よりＦＣパルス３ａが発生し、これに同期してパルス信
号１４ａが発生する。パルス信号１４ａはモータ１ａの
回転数の上昇に比例して周波数を上げて行き、このパル
ス信号１４ａによってカウン夕１６のカウンタ値１６ａ
がデータ１７ａとしてラッチされる。いま、モータ１ａ
の目標回転数はカウンタ１６が１．００００８をカウン
トする時間Ｔに設定されている。すなわち、クロック信
号１５ａの周波数は、いま５５．０５０２４０ＭＨｚ　
　であるので、目標回転数に達したときのパルス信号１
４ａの周期は （６５５３Ｂ１５５．０５０２４０　Ｘ　１０６）−１
，１９０Ｘ　１０−’（ｓｅｅ）で与えられる。

したがって、パルス信号１４ａが発生する毎にカウンタ
値１６ａがカウンタラッチ１７にラッチされると同時に
、ＣＰＵ４１に割り込み要求が発生するので、ＣＰＵ４
１は割り込み処理プログラム内で、データ１７ａを読み
込み、前回の割り込み処理でＲＡＭ４３に格納しである
前データを読み出して、両者の差を求めることにより、
パルス信号１４ａの周期を求めることができる。すなわ
ち、モータ１ａの回転数を求めることができる。

さらに、基準値１００００）１とパルス信号１４ａの周
期とを比較すれば、目標回転数に対してオーバスピード
であるか、アンダスピードであるかが判定できる。

モータ１ａが目標回転数で安定して回転しているときは
、例えば、カウンタ１６が ０〜ＦＦＦＦＦＨまでカウント動作を行う間にパルス信
号１４ａは１６回発生するようになる。いま、カウンタ
１６を１６ビツトのフリーランニングカウンタとし、モ
ータ１ａの目標回転数をカウンタ１６か１００００）１
をカウンタする時間Ｔに設定した場合、第５図に示すよ
うにデータ１７ａのデータＤ　ｎ−２とデータＤ　ｎ−
１との関係においては、両者の差を求めれば上記と同様
にモータ１ａの回転数を求めることができる。

しかしながら、データＤ　ｎ−１とデータＤｎとの場合
では、両者の差が△Ｄか△Ｄ−であるかが不明である。

すなわち、データ１７ａのうち、２つのデータ間にカウ
ンタ１６がＯ〜０ＦＦＦＦ）ｌをカウントするサイクル
が少なくとも１つ発生するような場合には、回転数を正
確に求めることは不可能であり、モータ１ａの回転数が
目標回転数付近で微妙に変化している場合、または、モ
ータ１ａが起動してから目標回転数に達する過程では、
このようなケースは頻繁に発生するようになる。

したがって、カウンタ１６の最大カウント数は、目標回
転数に相当する間にカウントされるカウント数（この発
明では１０１００Ｏ０の少なくとも２倍以上設けること
が必要で、さらに大きく設ければそれほど低速回転から
の回転数計測が正確に行えるようにもなる。この発明で
は、カウンタ１６の最大カウント数は０〜ＦＦＦＦＦ、
なので、時間Ｔに対するカウント数１００００Ｈの１６
倍となっており、上記のような不具合を発生することが
なく、目標回転数よりも数分の１の回転数で回っている
ときも正確に回転数を求めることができる。

次に位相差について説明する。第６図に示すように、カ
ウンタ１６が １００００Ｈ（０〜０ＦＦＦＦＨ）をカウントする時間
、すなわち周期Ｔをパルス信号１４Ｈの基準周期とする
場合、基準クロックＣＫを仮想することができる。いま
、例えば、基準クロックＣＫをデユーティ５０％の矩形
波と仮定すると、カウンタ１６が８０００Ｈ（１００Ｏ
ＯＨの半数）をカウントする毎に反転することになる。

したがって、カウンタ１６の下位１６ビツトに注目すれ
ば、基準クロックＣＫを仮想的に設定できる。そこで、
第７図に示すように、カウンタ１６の下位１６ビツトの
最大値ＦＦＦＦ１ｌに対して、パルス信−号１４ａによ
りラッチされたカウンタラッチ１７の下位１６ビツトの
データ１７ｂとの差ΔＰｎを求めることにより、基準ク
ロックＣＫとパルス信号１４ａとの位相差φｎを知るこ
とができる。

上記の方法により求められる周期差（周波数差）および
位相差に対するモータ１ａへの制御量について説明する
。第８図は周期ΔＦｎに対す・る周波数制御量ＶＦを示
す図で、図中−△ｆ〜△ｆは許容周期差範囲（ロック範
囲）を表わし、基準周期１００００Ｈから周期Ｄｎを引
いて求められた周期差△Ｆｎに対するディジタル量を８
ビット（０〜ＦＦ）Ｉ）で与えられるようになっている
。

例えば、Δｆ−ｍφＦＦＨ（ｍ≧１の整数）とすると、
周期ΔＦｎが−△ｆ〜０の範囲では周波数制御量ｖ２は
、ＶＰ−７Ｆ、−ΔＦ　ｎ　／　２　・ｍで与えられる
。

一方、周期△Ｆｎが０〜Δｆの範囲では、周波数制御量
■Ｆは、Ｖｐ＝７Ｆｎ＋ΔＦｎ／２・ｍで与えられる。

周期△Ｆｎがロック範囲一△ｆ〜△ｆ内に入らない場合
は、△Ｆｎ≦−△ｆでは周波数制御量ｖＦは０に固定さ
れ、ΔＦｎ≧△ｆでは周波数制御量ＶＰは最大値ＦＦＨ
に固定される。

第９図はデータＤｎの下位１６ビツトのデータＤｎ　（
Ｌ）に対する位相制御量■Ｐを示す図で、データＤｎ　
（Ｌ）の０〜Ｆ　Ｆ　Ｆ　Ｆ　）ｌに対して位相制御量
■Ｐをディジタル量として８ビツト（０〜ＦＦＭ）で与
えるようになっている。上記のようにして求められる周
波数制御量■Ｐにゲイン比ＧＰを乗じ、位相制御量ＶＰ
にゲイン比ｃｙｐを乗じて、それぞれ加算して制御量Ｖ
、・Ｇ、＋ｖＰ−ＧＰを求め、データラッチ２４に出力
する。

そして、この制御量に比例した電圧出力がパルス信号２
３ａに同期してＤ／Ａコンバータ１８にラッチされ、Ｄ
／Ａコンバータ１８より給電信号６１ａとしてドライバ
６３ａに供給されることになる。

上記ＣＰＵ４１におけるメインプログラムの一例を、第
１０図に示すフローチャートを参照して説明する。いま
、割り込み制御信号２０ａが０の状態であり、−モータ
１ａが停止している場合、まず、制御を開始するか否か
が調べられる（ステップ５３０）。制御開始の判定は、
例えば外部からのモータ起動信号やコマンドが入力され
たか否かを調べることにより行えるようになっている。

そして、これらが入力されたときはＤ／Ａコンバータ１
８にモータ１ａを起動するための起動データが出力され
（ステップ５３１）、このとき同時にモータ１ａが停止
状態から徐々に回転し始める。

次に、ボート２０ヘデータが出力され、割り込み制御信
号２０ａが１にされ（ステップ５３２）、割り込み要求
信号６２ａがモータ１ａの回転数の上昇に同期して徐々
に周波数を上げながら発生するようになる。したがって
、ステップＳ３２の処理を終えてからは後述する割り込
み処理プログラムが割り込み要求信号６２ａの発生に同
期して実行されるようになる。次に、制御を停止するか
否かが調べられる（ステップ８３３）。制御停止の判定
は、たとえば外部からのモータ停止信号やコマンドが入
力されたか否かを調べることにより行うことができる。

停止しない時はステップ８３３で待機状態となり、モー
タ１ａは割り込み処理プログラムにより安定して回転す
るように制御される。一方、制御を停止するときは、ボ
ート２０ヘデータが出力されて、割り込み制御信号２０
ａが０にされ（ステップ５３４）、割り込み要求信号６
２ａは０になる。したがって、ステップＳ３４が実行さ
れて以降は、割り込み処理プログラムは実行されないよ
うになり、次に、Ｄ／Ａコンバータ１８にモータ１ａを
停止させるための停止データが出力され（ステップ５３
５）、上記ドライバ６３ａがオフしてモータ１ａは徐々
に回転を落としていき停止する。そして、再びステップ
Ｓ３０に戻り、同様の処理を繰り返すようになる。以上
のように、割り込み要求信号６２ａは回転制御を行う時
のみ発生するようになっている。

上記のような設定に基いて、第１１図（ａ）（ｂ）（ｃ
）に示すフローチャートを参照しつつ、割り込み処理プ
ログラムについて説明する。割り込み処理プログラムは
パルス信号１４ａが発生する毎にメイン−プログラム（
図示しない）から分岐して実行される。まず、ＣＰＵ４
１内の汎用レジスタの内容をＲＡＭ４３内に退避させて
（ステップＳ１）、カウンタラッチ１７にラッチされて
いるデータＤｎを読み込み（ステップＳ２）、次いでＲ
ＡＭ４Ｂ内に格納されている前回の割り込み処理で読み
込んだデータをＤ　ｎ−１として読み出す（ステップＳ
３）。

そして、データＤｎとデータＤｎ−１との差の絶対値を
求めることによりパルス信号１４ａの周期が△Ｄｎとし
て算出される（ステップＳ４）。さらに、パルス信号１
４ａの基準周期にあたる１００００）１より周期△Ｄｎ
を引いた値△Ｆｎを周期差として求め（ステップＳ５）
　　周期差ΔＦｎが０以上であるか否かが調べられる（
ステップＳ６）。周期差ΔＦｎが０以上のときはステッ
プＳ７へ分岐し、ステップＳ７では周期差△Ｆｎが許容
周期差△ｆより小さいか否か、すなわち、ロック範囲の
内、０〜△ｆの範囲であるか否かが調べられる。周期差
ΔＦｎが０〜△ｆの範囲のときは、周波数制御量Ｖ、は
ｖ、−７Ｆ、、＋△Ｆ　ｎ　／　２−ｍで与えられ（ス
テップＳ８）、方、周期差△Ｆｎが許容周期差△ｆ以上
、すなわち、アンダスピードのときは周波数制御量ｖＦ
は最大値ＦＦＨに設定される。

また、ステップＳ６において、周期差△Ｆｎが０より小
さいときは、ステップＳ１０へ分岐し、周期差△Ｆｎの
絶対値１△Ｆｎｌが許容周期差△ｆより小さいか否か、
すなわち周期差△Ｆｎがロック範囲の一△ｆ〜０の範囲
であるか否かが調べられる。そして、１△Ｆｎ１が許容
周期差△ｆより小（−△ｆく△Ｆｎ＜Ｏ）のときは周波
数制御量ＶＦはｖ　ｐ　＝　７　Ｆ　Ｈｌ△Ｆ　ｎ　ｌ
　／　２　・ｍで与えられる。一方、１ΔＦｎｌが許容
周期差６１以上（△Ｆｎ＜−△ｆ）のとき、すなわち、
オーバスピードのときは、周波数制御量ｖｐは０に固定
される。そして、ステップ５１２に進み、ＦＦＦＦＨＤ
ｎ（Ｌ）で与えられる位相差ΔＰｎが算出される。

次に、ステップ９１３では位相制御ｉｔ　Ｖ　ｐとデー
タＤｎ　（Ｌ）との関係を第９図のようにするため、ｖ
Ｐ−ＦＦＨ−ΔＰ　ｎ　／　Ｆ　Ｆ　）ｌが算出される
。

以上のようにして周波数制御ｊｉ　ｖ　ｐ　、位相制御
量Ｖ、がそれぞれ求められ、周波数制御ｉ　Ｖ　ｐにゲ
イン比ＧＦを乗じ、位相制御量ｖＰにゲイン比ＧＰを乗
じてそれぞれを加算して制御量Ｖｏが算出される（ステ
ップ５１６）　そして、制御量Ｖｏが最大値ＦＦ、を越
えるか否かが調べられ（ステップ５１７）　　Ｖｏ＞Ｆ
ＦＨのときは制御量ｖｏは最大値ＦＦＨに固定され（ス
テップ６１８）、制御量■。はＤ／Ａコンバータ１８に
出力される（ステップ５１９）。

そして、次回の割り込み処理のためデータＤｎをＲＡＭ
４３に格納しくステップ５２０）、ステップＳ１でＲＡ
Ｍ４３に退避したレジスタの内容を再びレジスタに戻す
操作が行われて（ステップ５２１）、割り込み処理を終
了する。割り込み処理が終了した後は、メインプログラ
ムへ戻る。

したがって、上記割り込み処理プログラムに要する最大
処理時間は、ステップ８１〜Ｓ２１までの命令をＣＰＵ
４１が実行する最大命令時間より、あらかじめ算出する
ことができるので、この最大割り込み処理時間よりも大
きい値をタイマ２２のタイマ値として設定することで、
繰り返し実行される割り込み処理の処理時間のばらつき
に関係なく、ステップＳ１９でデータラッチ２３に出力
された給電データは、パルス信号２３ａにより、割り込
み処理が起動してから常に一定時間を経過後にＤ／Ａコ
ンバータ１８にラッチして出力される。

上記実施例では、周波数制御量Ｖ　Ｐ　、位相制御量Ｖ
Ｐをリニアに与えられるものとしてプログラムされてい
るが、制御システムの特性に応じてデータテーブルで任
意の値を設定して用いることも可能である。また、周波
数制御量Ｖ４、位相制御量ＶＰの最大値はドライバ６３
ａの可変範囲に応じて設定することもできる。

以上は、モータ１ａの回転速度を基準周波数に同期する
ように制御するソフトウェアサーボ制御について説明し
たものである。一方、モータ１ｂのソフトウェアサーボ
制御もモータ１ａのソフトウェアサーボ２制御と同様で
あるので説明は省略する。ただし、モータ１ａのモータ
制御回路６０ａにおいては、発振回路１５の発振周波数
は５５．０５０２４０　Ｍ）ｌｚに設定されており、基
準周期、すなわち、モータ１ａが目標回転数で回転して
いるときのＦＣパルス３ａの周期は （６５５３６１５５，０５０２４０Ｘ　１０６）１．１
９０　Ｘ　１Ｏ−３（ｓｅｅ）となる。一方、モータ１
ｂのモータ制御回路６０ｂにおいては、発振回路１５の
発振周波数は８．８４７３８　Ｍｌｌｚに設定されてお
り、基準周期、すなわち、モータ１ａが目標回転数で回
転しているときのＦＧパルス３ｂの周期は （８５５３６ノ８．８４７３Ｂ　　ｘ　　１０６　）−
７，４０７８１０−’（ｓｅｅ）　　となる。

前記の方法で、モータ１ａ−モータ制御回路６０ｇ−”
ＣＰＵ４１−モータ制御回路６０ａ−モータ１ａの閉ル
ープで制御するソフトウェアサーボシステムＡと、モー
タ１ｂ→モータ制御回路６０ｂ−ＣＰＵ４１−モータ制
御回路６０ｂ−モータ１ｂの閉ループで制御するソフト
ウェアサーボシステムＢとにおいて、第１２図に示すよ
うに、サーボシステムＡでの割り込み処理プログラムＩ
ＰＩはＦＧパルス３ａにより発生される割り込み要求信
号６２ａにより、メインプログラムＭＰから分岐して実
行される。また、サーボシステムＢでの割り込み処理プ
ログラムＩＰ２はＦＧパルス３ｂにより発生される割り
込み要求信号６２ｂにより、メインプログラムＭＰから
分岐して実行される。ここで、割り込み要求信号６２ｂ
の発生により割り込み処理プログラムＩＰ２を実行して
いる間に、他の割り込み要求信号６２ｇが発生した場合
、図中Ａのように割り込み処理プログラムＩＰ２の実行
を中断して、割り込み要求信号６２ａに対する割り込み
処理プログラムＩＰＩを優先して実行するようになって
いる。そして、割り込み処理プログラムＩＰＩを実行終
了後、中断していた割り込み処理プログラムＩＰ２を実
行、終了して先のメインプログラムＭＰに処理が戻され
る。また、図中Ｂのように、割り込み処理プログラムＩ
ＰＩを実行中に、割り込み要求信号６２ｂが発生しても
、割り込み処理プログラムＩＰ１の実行が終了するまで
は割り込み要求信号６２ｂに対する割り込み処理プログ
ラムＩＰ２は実行されないようになっている。すなわち
、サーボシステムＡでのソフトウェア処理は、サーボシ
ステムＢでのソフトウェア処理よりも優先して実行され
る。

したがって、割り込み処理プログラムＩＰ２内では割り
込み処理プログラムＩＰＩの実行を許可する手段が実施
されている。通常、このためには割り込み許可（ＥＩ）
命令が実行されるようになっていたり、割り込み処理プ
ログラムＩＰＩを禁止不可（ノンマスカブル）割り込み
とする手段を用いてもよい。一方、割り込み処理プログ
ラムＩＰＩ内では他の割り込みは許可しないようになっ
ている。

以上のように、基準周波数が一方の基準周波数より高い
サーボシステムＡの処理を優先してけうようにしたので
、ＦＧパルス３ａが発生してからモータ１ａへ給電制御
信号６１ａを出力するまでの制御の遅れは割り込み処理
プログラムＩＰＩに必要な時間だけで済み、この遅れ分
を定量化できる。したがって、この制御遅れ分を考慮し
つつ先のゲイン比Ｇ、、Ｇ、等を適切な値に設定して、
応答性の良い安定したサーボ制御を行うことができる。

一方、サーボシステムＢでは、サーボシステムＡの割り
込み時間分、すなわち割り込み処理プログラムＩＰＩの
実行時間と、それ自身の割り込み処理プログラムＩＰ２
の実行時間との和が最大遅れ時間となるが、サーボシス
テムＡの割り込み時間はサーボシステムＢの基準周期に
比べて十分小さいのでほとんど無視することが可能であ
り、サーボシステムＡと同様に、制御遅れを定量化でき
る。

上記したように、ある割り込み処理中に、別の割り込み
要求であるＦＧパルスが発生した時に、現在実行中の割
り込み処理の割り込み要求であるＦＣパルスの基準周波
数よりも、後で発生したＦＣパルスの基準周波数が高い
場合には、現在実行中の割り込み処理に優先して、後で
発生した割り込み要求に一対する割り込み処理を実行す
るようにしたものである。すなわち、モータの回転周波
数を基準周波数で安定して制御するために、基準周波数
が高いサーボ制御システムはど、つまり回転周波数が基
準周波数に近づくほど、また基準周波数が高いほどサン
プリング周期は短くなるので、割り込み処理を優先して
行い、サンプリング周期に対する制御の遅れ時間の割合
を小さくして、応答性を良くすることができる。

これにより、基準周波数の高いサーボシステムを基準周
波数が低いサーボシステムよりも優先して制御するよう
にしたので、制御遅れ時間を最小にすることができ、応
答性の良い安定したモータのソフトウェアサーボ制御が
行えるようにしたものである。

また、モータの回転制御を行うときのみ、ＦＧパルスに
ともなう割り込み要求信号を発生し、割り込み処理が行
われるようにし、モータが定常回転から停止するまでの
間や、停止中の振動等により、ＦＣパルスが発生しても
、それにともなう割り込み要求信号の出力を禁止し、割
り込み処理が行われないようにしたので、誤動作を防止
することができ、安定した制御が行え、信頼性の向上も
図れる。

また、ＦＧパルスに同期して所定時間タイマを動作させ
、動作終了時にデータラッチの給電データをＤ／Ａコン
バータへ出力する、つまりＦＧパルスに同期した一定時
間で電力供給の変更が行われようにしたので、割り込み
処理時間のばらつきに関係なく、所定時間経過後に給電
データを出力でき、安定したソフトウェアサーボ制御が
行える。

また、他の実施例として、モータの回転速度に応じたＦ
Ｇ倍信号所定時間内に発生しないことを検出し、この検
出に応じてモータを停止するようにしても良い。

すなわち、第１３図に示すように、第２図に示すモータ
制御回路に、レジスタ３１とタイマ３２とを追加するこ
とにより実施できる。レジスタ３１には、ＣＰＵ４１か
らタイマ３２の動作を制御するデータが供給され、その
レジスタ３１の出力はトリガ信−号３１ａとしてタイマ
３２へ供給される。タイマ３２には、発振回路１５から
のクロック信号１５ａと同期回路１４からのパルス信号
１４ａとが供給され、そのタイマ３２の出力３２ａはＣ
ＰＵ４１へ出力されている。

これにより、タイマ３２はトリガ信号３１ａの立上がり
により動作を開始し、パルス信号１４ａがハイレベルに
なるごとにタイマ３２は初期化される。正常にモータ１
ａが回転している際には、パルス信号１４ａは回転速度
に合った一定周期でパルスが発生し、このためタイマ３
２は初期化をくり返し、所定時間（Ｔｅｌ）に達せず、
タイマ信号は常にハイレベルのままである。

ここで、第１４図に示すようにＦＧ回路２ａからＦＧ信
号３ａが発生されないとパルス信号１４ａはローレベル
となり、タイマ３２は所定時間（Ｔｅｌ）経過したのち
タイマ信号３２ａを出力（０）する。ここで、タイマ信
号３２ａはＣＰＵ４１の割り込み要求として作用し、Ｃ
ＰＵ４１がメインプログラムを実行中にエラー検知時の
割り込み処理プログラムに分岐させるもので、エラー検
知時の割り込み処理プログラムの実行によりモータ１ａ
の異常を検知するものである。また、タイマ３２の初期
化を行う信号をパルス信号１４ａのかわりにトリガ信号
１２ａを用いることもできる。このときの各信号のタイ
ムチャートを第１５図に示す。正常にモータが回転して
いる際には、トリが信号１２ａは回転速度に合った一定
速度で出力され、これによりタイマ３２は初期化をくり
返す。ここで、ＦＧ回路２ａからＦＧ信号３ａが発生さ
れないと、トリが信号１２ａはローレベルとなりタイマ
３２は所定時間（Ｔｅ２）経過したのちタイマ信号３２
ａを出力（０）し、ＣＰＵ４１の割り込み要求として作
用し、モータ１ａの異常を検知する。

上記エラー検知時の割り込み処理プログラムは、パルス
信号１４ａがある所定時間内に発生しなかった場合にメ
インプログラム（図示しない）、または割り込み処理プ
ログラムから分岐して実行される。このエラー検知時の
割り込み処理プログラムのフローチーヤードを第１６図
に示す。

すなわち、まずＣＰＵ４１内の汎用レジスタの内容をＲ
ＡＭ４　Ｂ内に退避させ（ステップ１０１）、モータ１
ａを停止させるためにＤ／Ａコンバータ１８に停止デー
タを出力しくステップ１０２）、モータ動作フラグをオ
フしくステップ１０３）、モータ１ａがエラー状態であ
ることを意味するモータエラーフラグをオンしくステッ
プ１０４）、ステップＳ１でＲＡＭ４３に退避したレジ
スタの内容を再びレジスタに戻す操作が行なわれて（ス
テップ１０５）割り込み処理を終了する。

このように、ソフトウェアによってモータの回転数を制
御するものにおいて、モータの異常が検知でき、より安
全で安定した制御を行うことができる。

［発明の効果〕 以上説明したようにこの発明によれば、基準周波数の高
いサーボシステムを基準周波数が低いサーボシステムよ
りも優先して制御するようにしたので、制御遅れ時間を
最小にすることができ、応答性の良い安定したモータの
ソフトウェアサーボ制御が行えるモータ制御装置を提供
できる。

【図面の簡単な説明】

第１図から第１２図はこの発明の一実施例を示すもので
、第１図は全体の構成を示すブロック図、第２図はモー
タ制御回路の構成を示すブロック図、第３図は各部の信
号を説明するためのタイミングチャート、第４図から第
７図はカウンタの動作を説明するためのタイミングチャ
ート、第８図は周波数制御量の特性図、第９図は位相制
御量の特性図、第１０図はメインプログラム処理を説明
するためのフローチャート、第１１図は割り込み処理を
説明するためのフローチャート、第１２図は多重割り込
み処理を示すタイミングチャートであり、第１３図から
第１６図は他の実施例を示すもので、第１３図はモータ
制御回路の構成を示すブロック図、第１４図および第１
５図はエラー検知を説明するためのタイミングチャート
、第１６図はエラー検知時の割り込み処理を説明するた
めのフローチャートである。 ｌａ、ｌｂ−・・モータ、２ａ、２ｂ＝・ＦＧ回路（検
出手段）、３ａ、３　ｂ　＝・Ｆ　Ｇパルス、１０．１
１．１２・・・ＦＦ回路、１０・・・発振回路（発生手
段）、１２・・・カウンタ（計数手段）、１３．２２．
３２・・・タイマ、１４．２３・・・同期回路、１５・
・・発振回路、１６・・・カウンタラッ≠、１８・・・
Ｄ／Ａコンバータ、１９・・・アンド回路、２０・・・
ポート、２１・・・オア回路、２４・・・データラッチ
、３１・・・レジスタ、４０・・データバス、４１・・
・ＣＰＵ、４２−ＲＯＭ、４３−ＲＡＭ、６０ａ、６０
ｂ−・・モータ制御回路、６１ａ、６１ｂ−・・給電信
号、６２ａ１６２ｂ・・・割り込み要求信号、６３ａ、
６３ｂ、・・・ドライバ、Ａ、Ｂ・・・ソフトウェアサ
ーボシステム、ＩＰＩ、ＩＦ５・・・割り込み処理プロ
グラム、ＭＰ・・・メインプログラム。

Claims (3)

【特許請求の範囲】
1. （１）複数の基準周波数に同期させて第１および第２の
   モータの回転数を制御するモータ制御装置において、 上記第１および第２のモータの回転速度に応じた周波数
   信号を検出する第１および第２の検出手段と、 これら検出手段からの周波数信号により、対応するモー
   タの回転周波数と基準周波数との周波数差と位相差とを
   演算する第１および第２の演算手段と、 これら演算手段により演算された周波数差と位相差とに
   応じて、対応するモータへの供給電力を制御する第１お
   よび第２の給電制御手段と、上記第１の給電制御手段に
   より第１のモータへの供給電力を制御している状態で、
   上記第２の検出手段による検出周期の速い第２のモータ
   に対する周波数信号が上記第２の検出手段から出力され
   た際に、上記第１の給電制御手段による第 １のモータに対する供給電力の制御から第２の給電制御
   手段による第２のモータに対する供給電力の制御に切換
   える処理手段と、 を具備したことを特徴としたモータ制御装置。
2. （２）基準周波数に同期させてモータの回転数を制御す
   るモータ制御装置において、 上記モータの回転速度に応じた周波数信号を検出する検
   出手段と、 この検出手段からの周波数信号により、上記モータの回
   転周波数と基準周波数との周波数差と位相差とを演算す
   る演算手段と、 この演算手段により演算された周波数差と位相差とに応
   じて、上記モータへの供給電力を制御する給電制御手段
   と、 上記モータの回転制御を行わない時に、上記検出手段か
   らの周波数信号の出力を禁止する禁止手段と、 を具備したことを特徴としたモータ制御装置。
3. （３）基準周波数に同期させてモータの回転数を制御す
   るモータ制御装置において、 上記モータの回転速度に応じた周波数信号を検出する検
   出手段と、 この検出手段からの周波数信号により、上記モータの回
   転周波数と基準周波数との周波数差と位相差とを演算す
   る演算手段と、 この演算手段により演算された周波数差と位相差とに応
   じて、上記モータへの供給電力を制御する給電制御手段
   と、 上記検出手段からの周波数信号が所定時間内に検出され
   ない際に異常を検知する検知手段と、この検知手段によ
   り異常が検知された際に、上記給電制御手段によるモー
   タへの給電を禁止する禁止手段と、 を具備したことを特徴としたモータ制御装置。