[go: up one dir, main page]

JPH03242747A - Data transmission controller - Google Patents

Data transmission controller

Info

Publication number
JPH03242747A
JPH03242747A JP2040062A JP4006290A JPH03242747A JP H03242747 A JPH03242747 A JP H03242747A JP 2040062 A JP2040062 A JP 2040062A JP 4006290 A JP4006290 A JP 4006290A JP H03242747 A JPH03242747 A JP H03242747A
Authority
JP
Japan
Prior art keywords
data
control
input
code
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2040062A
Other languages
Japanese (ja)
Inventor
Shoichi Nagasaka
長坂 庄市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2040062A priority Critical patent/JPH03242747A/en
Publication of JPH03242747A publication Critical patent/JPH03242747A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

PURPOSE:To reduce the burden of software by manually setting a control data value to a control data set part and generating an interrupt signal to a CPU to perform the control processing in the case of coincidence between this control data value and the value of input data. CONSTITUTION:A control data set part 2 consisting of plural switches and a data comparing part 3 consisting of an exclusive OR circuit are provided, and a control code or the other code is discriminated by hardware. When the value manually set to the control data set part 2 and the value of input data coincide with each other, the interrupt signal is generated from the data comparing part 3 and a CPU 6 is interrupted to perform the control processing, and thereby, the control code or the other code is discriminated by hardware. Thus, the burden of software is reduced, and transmission is performed at a high speed through the data volume is increased, and the control code is easily changed.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、データ入力部を経て入力されるデータの中
に制御コードが含まれている場合にこの制御コードを検
出して対応した制御を行うデータ伝送制御装置に関する
ものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention detects a control code when data input through a data input section includes a control code and performs corresponding control. The present invention relates to a data transmission control device.

[従来の技術] 従来のこの種のデータ伝送制御としては第4図。[Conventional technology] FIG. 4 shows a conventional data transmission control of this type.

第5図に示すものがあった。第4図は従来のデータ伝送
制御におけるハードウェアの構成を示すブロック図で、
図において(1)はデータ入力部、(5)はデータライ
ン、(6〉はCPU、(7〉はメモリである。
There was one shown in Figure 5. Figure 4 is a block diagram showing the hardware configuration in conventional data transmission control.
In the figure, (1) is a data input section, (5) is a data line, (6> is a CPU, and (7> is a memory).

次に動作について説明する。第5図は従来のデータ伝送
制御の動作を示すフローチャートで、これらの動作は全
てCP U (6)のプログラムに組み込まれたソフト
ウェアで処理されるものである。
Next, the operation will be explained. FIG. 5 is a flowchart showing the operation of conventional data transmission control, and these operations are all processed by software incorporated in the program of the CPU (6).

ステップSIOのデータ入力ルーチンでデータ入力部(
1)からデータが入力されると、ステップSllの制御
コードコンベア部で入力されたデータが制御コニドか否
かを判定し、制御コードでない場合には通常の入力デー
タとしてステップS13のデータセットル−チンでメモ
リ(7〉へ当該データをセットする。
In the data input routine of step SIO, the data input section (
When data is input from step S11, the control code conveyor section in step Sll determines whether the input data is a control code, and if it is not a control code, it is treated as normal input data and is passed to the data set rule in step S13. Set the relevant data in the memory (7>) using the button.

ステップSllで入力されたデータが制御コードである
場合にはステップS12へ移り、その内容に応じた制御
処理を行う。
If the data input in step Sll is a control code, the process moves to step S12, and control processing according to the content is performed.

[発明が解決しようとする課題] 上記のような従来のデータ伝送制御は以上のように行わ
れ、常時ソフトウェアで入力データが制御コードである
か否かが判定されており、従ってデータ量が増加した場
合にはソフトウェアの負担が大きく、高速伝送が困難に
なる。
[Problems to be Solved by the Invention] Conventional data transmission control as described above is performed as described above, and it is constantly determined by software whether or not input data is a control code, so the amount of data increases. In this case, the burden on the software becomes large and high-speed transmission becomes difficult.

また制御コードを変更する場合にはソフトウェアを大幅
に変更しなければならず、容易に制御コードの変更がで
きない等の問題点があった。
Furthermore, when changing the control code, the software must be changed significantly, and the control code cannot be changed easily.

この発明はかかる課題を解決するためになされたもので
、ソフトウェアの負担を軽減してデータ量が増加した場
合でも高速伝送を行うことができ、制御コードの変更を
容易に行えるデータ伝送制御装置を得ることを目的とし
ている。
This invention was made in order to solve such problems, and provides a data transmission control device that can reduce the burden on software, perform high-speed transmission even when the amount of data increases, and can easily change control codes. The purpose is to obtain.

なお、例えば特開平1−94741号公報「通信制御装
置の割込み制御方式」に見られるように、ハードウェア
やソフトウェアの軽減を目的とする先行技術は種々存在
するが、いずれの方式や装置も複雑′で低コストで容易
に実現できないという問題が残る。
Although there are various prior technologies aimed at reducing hardware and software, as seen in Japanese Patent Application Laid-Open No. 1-94741, "Interrupt Control Method for Communication Control Devices," all of these methods and devices are complicated. The problem remains that it cannot be easily realized at low cost.

[課題を解決するための手段] この発明にかかるデータ伝送制御装置は、複数のスイッ
チからなる制御データ設定部と、排他的論理和回路から
なるデータコンベア部を備え、制御コードか否かの判定
をハードウェアで行えるようにしたものである。
[Means for Solving the Problems] A data transmission control device according to the present invention includes a control data setting section made up of a plurality of switches and a data conveyor section made up of an exclusive OR circuit, and has a control data setting section made up of a plurality of switches and a data conveyor section made up of an exclusive OR circuit. can be performed using hardware.

[作用] この発明におけるデータ伝送制御装置は、制御データ設
定部に手動で設定された値と入力データの値とが一致し
た場合にデータコンベア部から割り込み信号を発生させ
てCPUに割り込みを行い制御処理を行わせることによ
り、制御コードか否かの判定をハードウェアで行う。
[Operation] The data transmission control device according to the present invention generates an interrupt signal from the data conveyor section to interrupt the CPU and performs control when the value manually set in the control data setting section matches the value of the input data. By performing the processing, hardware determines whether or not it is a control code.

[実施例] 以下、この発明の一実施例を図面を用いて説明する。第
1図はこの発明の一実施例を示すブロック図で、図にお
いて第4図と同一符号は同−又は相当部分を示し、(2
)は制御データ設定部、(3)はデータコンベア部、〈
4〉は割り込み信号線である。
[Example] An example of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, the same reference numerals as in FIG. 4 indicate the same or corresponding parts, and (2
) is the control data setting section, (3) is the data conveyor section,
4> is an interrupt signal line.

第2図は第1図に示す制御データ設定部(2〉およびデ
ータコンベア部(3〉の構成を示す接続図で、制御デー
タ設定部(2〉は入力データのビット数と同じ数だけの
論理値を入力できるスイッチにより構成された制御デー
タ値設定スイッチ(20)を備えており、一方、データ
コンベア部(3)は入力データのビット数と同じ数のX
OR(排他的論理和)ゲート(30)と一つの多入力O
Rゲート(31)とで構成され、各XORゲー)(30
)の一方の端子は制御データ値設定スイッチ(20〉の
各スイッチに接続され、他方の端子にはそれぞれ入力デ
ータの1ビツトが入力されるようになっている。
Figure 2 is a connection diagram showing the configuration of the control data setting unit (2) and data conveyor unit (3) shown in Figure 1. It is equipped with a control data value setting switch (20) consisting of a switch that can input a value, while the data conveyor section (3) has the same number of X bits as the number of bits of input data.
OR (exclusive OR) gate (30) and one multi-input O
R gate (31), each XOR gate (30
) is connected to each switch of the control data value setting switch (20), and the other terminal receives one bit of input data, respectively.

次に動作について説明する。第3図は第1図。Next, the operation will be explained. Figure 3 is the same as Figure 1.

第2図に示すデータ伝送制御装置の動作を示すフローチ
ャートで、初めに制御データ設定部(2〉の制御データ
値設定スイッチ(20〉により制御データ値を各ビット
ごとに論理「1」、「O」 (すなわちレベルrH」、
rL」)で設定する。データ入力部(1〉からデータが
入力されると当該データは各ビットごとにそれぞれのX
ORゲート(30)に入力され、制御データ値設定スイ
ッチ(20〉で設定された各ビットごとのレベルrH」
、’LJと比較され、各XORゲート(30〉ではレベ
ルが一致した場合に出力をrl、Jにする。そして多入
力ORゲート(31)では全てのXORゲート(30>
(1)出力が「L」の場合、すなわちデータ入力部(1
)から入力されたデータの各ビットが制御データ設定ス
イ・ンチ(20)に設定された制御データの各ビットと
一致した場合にその出力を「L」とし、CP U (6
)へ割り込み信号(4)を発生させて入力されたデータ
が制御コードであることを知らせる6以上が第3図の右
図に示すステップS3〜S5の動作である。
In the flowchart showing the operation of the data transmission control device shown in FIG. ” (i.e. level rH”,
rL"). When data is input from the data input section (1>), the data is
The level rH for each bit is input to the OR gate (30) and set by the control data value setting switch (20>).
, 'LJ, and in each XOR gate (30〉), if the levels match, the output is rl, J. And in the multi-input OR gate (31), all XOR gates (30〉)
(1) When the output is “L”, that is, the data input section (1
) When each bit of data input from CPU (6) matches each bit of control data set in control data setting switch (20), the output is set to "L", and
) to notify that the input data is a control code by generating an interrupt signal (4).6 and above are the operations of steps S3 to S5 shown in the right diagram of FIG.

一方、入力されたデータと設定された制御データとが1
ビツトでも異なる場合には、多入力ORゲート(31)
の出力は「H」の状態を保ち、この場合には第3図の左
図に示すステップSl、S2によりメモリ(7〉へ当該
データがセットされる。
On the other hand, the input data and the set control data are 1
If the bits also differ, a multi-input OR gate (31)
The output of is kept in the "H" state, and in this case, the data is set in the memory (7>) by steps Sl and S2 shown in the left diagram of FIG.

このように入力されたデータが制御コードである場合に
だけCP U (6)へ割り込みを行い制御処理を行わ
せるようにしたので、一つ一つの入力データが制御コー
ドであるか否かの判定をソフトウェアで行わなくて済み
、ソフトウェアの負担を少なくしている。
In this way, only when the input data is a control code, an interrupt is made to the CPU (6) to perform control processing, so it is difficult to judge whether each input data is a control code or not. There is no need to use software to do this, reducing the burden on the software.

なお、上記実施例ではデータ入力の場合にについて説明
しているが、データ出力の場合でも上記実施例と同様に
実施することができる。
Note that although the above embodiment describes the case of data input, the same implementation as in the above embodiment can also be performed in the case of data output.

また、上記実施例では割り込み信号(4)を直接CP 
tJ (6)へ入力することとしているが、この間に表
示機構を設け、この表示装置を制御コードが入力された
場合にこれを確認するためのモニタとしてもよい。
Furthermore, in the above embodiment, the interrupt signal (4) is directly transmitted to the CP.
Although the control code is input to tJ (6), a display mechanism may be provided in between, and this display device may be used as a monitor to confirm when a control code is input.

[発明の効果コ この発明は以上説明したように、制御データ設定部に制
御データ値を手動で設定し、この制御データ値と入力デ
ータの値とが一致した場合にCPUへ割り込み信号を発
生させて制御処理を行わせることとしたので、ソフトウ
ェアの負担を大幅に軽減でき、入力、データ量が増大し
た場合で・も高速伝送が可能となり、且つ制御データの
変更をソフトウェアの変更を殆ど行わずに低コストで容
易に実行できる等の効果がある。
[Effects of the Invention] As explained above, this invention manually sets a control data value in the control data setting section, and generates an interrupt signal to the CPU when the control data value matches the input data value. Since we decided to have control processing performed by the system, the burden on the software can be significantly reduced, high-speed transmission is possible even when the amount of input and data increases, and control data can be changed with almost no changes to the software. It has the advantage of being easy to implement at low cost.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示すブロック図、第2図
は第1図に示す制御データ設定部およびデータコンベア
部の構成を示す接続図、第3図は実施例の動作を示すフ
ローチャート、第4図は従来の構成を示すブロック図、
第5図はその動作を示すフローチャートである。 図において(1)はデータ入力部、(2)は制御データ
設定部、(3〉はデータコンベア部、(4〉は割り込み
信号線、(5〉はデータライン、(6)はCPU、(7
)はメモリ、(20〉は制御データ値設定スイ、ツチ、
(30)はXORゲート、(31)は多入力ORゲート
である。 なお、各図中同一符号は同−又は相当部分を示すものと
する。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a connection diagram showing the configuration of the control data setting section and data conveyor section shown in FIG. 1, and FIG. 3 is a flowchart showing the operation of the embodiment. , FIG. 4 is a block diagram showing the conventional configuration,
FIG. 5 is a flowchart showing the operation. In the figure, (1) is the data input section, (2) is the control data setting section, (3> is the data conveyor section, (4> is the interrupt signal line, (5> is the data line, (6) is the CPU, (7) is the
) is memory, (20> is control data value setting switch,
(30) is an XOR gate, and (31) is a multi-input OR gate. Note that the same reference numerals in each figure indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】 データ入力部を経て入力されるデータの中に制御コード
が含まれており、これを検出してその内容に応じた制御
処理を行わせるデータ伝送制御装置において、 制御データを手動で設定する制御データ設定部と、 この制御データ設定部に設定された制御データと上記デ
ータ入力部から入力されるデータとを比較し、双方のデ
ータが一致した場合にその内容に応じた制御処理を行わ
せるために上記CPUへ割り込みを行うデータコンベア
部とを備えたことを特徴とするデータ伝送制御装置。
[Claims] A data transmission control device that detects a control code that is included in data that is input through a data input section and performs control processing according to the content of the control code. The control data setting section that is manually set compares the control data set in this control data setting section with the data input from the data input section above, and if both data match, control is performed according to the content. A data transmission control device comprising: a data conveyor unit that interrupts the CPU to perform processing.
JP2040062A 1990-02-21 1990-02-21 Data transmission controller Pending JPH03242747A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2040062A JPH03242747A (en) 1990-02-21 1990-02-21 Data transmission controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2040062A JPH03242747A (en) 1990-02-21 1990-02-21 Data transmission controller

Publications (1)

Publication Number Publication Date
JPH03242747A true JPH03242747A (en) 1991-10-29

Family

ID=12570438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2040062A Pending JPH03242747A (en) 1990-02-21 1990-02-21 Data transmission controller

Country Status (1)

Country Link
JP (1) JPH03242747A (en)

Similar Documents

Publication Publication Date Title
US4742452A (en) Computer system including address driven program interrupt system
JPS62257524A (en) Display character output controller
JPH03242747A (en) Data transmission controller
JP2793540B2 (en) Emulation device
KR100209595B1 (en) Interrupt Generator and Method
JPS6125348A (en) Method for deciding and notifying communication speed of data communication network
JPH02230356A (en) Bus extension device for information processor
JPH0528081A (en) Data input/output system for computer
JPS6136846A (en) Program control system
JPH05134868A (en) Soft timer control method
JPH0275030A (en) Virtual machine input/output control method
JPH02266409A (en) Power supply controller
JP2625049B2 (en) Break signal monitoring time setting method
JPS61281342A (en) Program runaway prevention device
JPH0437930A (en) Image processor
JPH01213706A (en) Keyboard input controller
JPH1078828A (en) Frequency multistage change controller for clock and its method
JPH06113380A (en) Data packet processing distribute control system
JPS6095631A (en) Operating system
JPS62169261A (en) External character processing system
JPS59135534A (en) Interactive processing system
JPH03163655A (en) Task processing method for data
JPS6276843A (en) Transmission control system
JPH0362102A (en) Process controller
JPH036649A (en) Data processor