JPH03240240A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH03240240A JPH03240240A JP3764290A JP3764290A JPH03240240A JP H03240240 A JPH03240240 A JP H03240240A JP 3764290 A JP3764290 A JP 3764290A JP 3764290 A JP3764290 A JP 3764290A JP H03240240 A JPH03240240 A JP H03240240A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- diode
- transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電源レギュレータ及びモータ制御等に用いら
れる半導体装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a semiconductor device used for power regulators, motor controls, and the like.
従来の技術
従来よりバイポーラ型半導体装置においてパワートラン
ジスタを電源レギュレータ及びモータ制御等に用いる場
合は、第4図に示す様にパワートランジスタQ!のエミ
ッタにダイオードDを接続するように構成される。電源
レギュレータ及びモータ制御等に用いる場合、前段から
信号が急に止まったり、非常に強い雑音信号などにより
パワートランジスタQ+のベース・エミッタ間が逆バイ
アス状態となりトランジスタQ!が壊れる場合がある。BACKGROUND OF THE INVENTION Conventionally, when a power transistor is used in a bipolar semiconductor device as a power supply regulator, motor control, etc., a power transistor Q! is used as shown in FIG. A diode D is connected to the emitter of the diode D. When used in power supply regulators, motor control, etc., if the signal from the previous stage suddenly stops or if there is a very strong noise signal, the base and emitter of the power transistor Q+ may become reverse biased, causing the transistor Q! may be damaged.
これを防止する為にエミッタに保護ダイオードDを接続
し、逆バイアス電流を吸収する。To prevent this, a protection diode D is connected to the emitter to absorb the reverse bias current.
第3図は前記第4図の回路をバイポーラ型半導体で構成
したものである。1はP型半導体基板、2はN型埋込コ
レクタ層、3はN型エピタキシャル層、4はP型埋込分
離層、5はP型分離層、6はP型ベース拡散層、7はN
型エミッタ拡散層、8は保護ダイオードのアノード拡散
層、9は二酸化シリコン膜、10は配線金属層である。FIG. 3 shows the circuit shown in FIG. 4 constructed using a bipolar semiconductor. 1 is a P-type semiconductor substrate, 2 is an N-type buried collector layer, 3 is an N-type epitaxial layer, 4 is a P-type buried isolation layer, 5 is a P-type isolation layer, 6 is a P-type base diffusion layer, 7 is an N-type semiconductor substrate
8 is an anode diffusion layer of a protection diode, 9 is a silicon dioxide film, and 10 is a wiring metal layer.
発明が解決しようとする課題
このような従来の構造ではダイオードのカソード領域と
なっているN型エピタキシャル層3は高抵抗であり、ま
た数十μmの厚さであるのが普通である。その為ダイオ
ードの大電流時の電圧降下が大きくエミッタに逆バイア
スが印加された場合、充分に逆バイアス電流を吸収する
事ができない。またダイオードのアノード領域の面積を
大きく取って、大きな逆バイアス電流を吸収する事が可
能であるが、素子の面積が大きくなり、製品のチップ面
積を大きくしてしまうという問題点を有していた。Problems to be Solved by the Invention In such a conventional structure, the N-type epitaxial layer 3 serving as the cathode region of the diode has a high resistance and is usually several tens of μm thick. Therefore, when a reverse bias is applied to the emitter, the voltage drop of the diode is large when the diode receives a large current, and the reverse bias current cannot be sufficiently absorbed. In addition, it is possible to absorb a large reverse bias current by increasing the area of the anode region of the diode, but this has the problem of increasing the area of the element and increasing the chip area of the product. .
本発明は、この様な問題点を解決するもので、トランジ
スタのベース・エミッタ間に逆バイアスが印加され、大
電流が流れても、電流を吸収しトランジスタの破壊を防
ぐ保護ダイオードをトランジスタ素子内に、比較的小さ
な面積で内蔵する事ができる半導体装置を提供する事を
目的とするものである。The present invention solves these problems by installing a protective diode inside the transistor element that absorbs the current and prevents the transistor from being destroyed even when a reverse bias is applied between the base and emitter of the transistor and a large current flows. Another object of the present invention is to provide a semiconductor device that can be built in a relatively small area.
課題を解決するための手段
この問題点を解決する為に本発明はトランジスタのエミ
ッタ拡散層の中に保護ダイオードのアノード拡散層を形
成し、これとエミッタ拡散層によりダイオードを構成す
るとともに、エミッタ拡散層とアノード拡散層を配線金
属層で接続する。そして、エミッタ拡散層のコンタクト
窓からアノード拡散層をへだてたエミッタ拡散層の表面
にダイオードのカソードとしてのコンタクト窓を設け、
配線金属層を形成する事によりトランジスタ内に保護ダ
イオードを内蔵させる構成となっている。Means for Solving the Problem In order to solve this problem, the present invention forms an anode diffusion layer of a protection diode in the emitter diffusion layer of the transistor, forms a diode with this and the emitter diffusion layer, and also forms a diode with the emitter diffusion layer. The layer and the anode diffusion layer are connected by a wiring metal layer. Then, a contact window is provided as a cathode of the diode on the surface of the emitter diffusion layer that separates the anode diffusion layer from the contact window of the emitter diffusion layer.
By forming a wiring metal layer, a protection diode is built into the transistor.
作用
この構成によってトランジスタのエミッタに正電荷が印
加されても、電流は順バイアスとなっている保護ダイオ
ードで吸収する事ができる。Effect: With this configuration, even if a positive charge is applied to the emitter of the transistor, the current can be absorbed by the forward biased protection diode.
実施例
以下に本発明の一実施例を第1図の(a)、(b)を参
照して詳しく説明する。EXAMPLE An example of the present invention will be described in detail below with reference to FIGS. 1(a) and 1(b).
第1図に示すようにP型半導体基板1にN型埋込層2を
備えたN型エピタキシャル層3を形成し、P型埋込分離
層4とP型分離層5で素子分離を行う。次にトランジス
タのP型ベース拡散層6を形成し、その中にN型エミッ
タ拡散層7を形成する。そして前記エミッタ拡散層内に
ダイオードのアノード拡散層8を形成する。そして二酸
化シリコン@9にトランジスタのエミッタ、ベース。As shown in FIG. 1, an N-type epitaxial layer 3 having an N-type buried layer 2 is formed on a P-type semiconductor substrate 1, and element isolation is performed by a P-type buried isolation layer 4 and a P-type isolation layer 5. Next, a P-type base diffusion layer 6 of the transistor is formed, and an N-type emitter diffusion layer 7 is formed therein. Then, a diode anode diffusion layer 8 is formed in the emitter diffusion layer. And the emitter and base of the transistor are made of silicon dioxide @9.
コレクタ、及びダイオードのアノード、カソード用のコ
ンタクト窓を開口する。この時、ダイオードのアノード
のコンタクト窓とトランジスタのエミッタのコンタクト
窓との距離すに比べ、アノードとカソードのコンタクト
窓間の距離aを十分短く設定する。第2図は第1図の等
価回路を表したものである。回路中の保護ダイオードD
+に並列に接続されている抵抗Rは、ダイオードのアノ
ード拡散層の直下のエミッタ拡散層で形成されるスクイ
ズ抵抗である。ベース・エミッタ間に逆バイアスが印加
された場合、電流は最初、抵抗Rにより接地電位に流れ
る。そして抵抗Rによる電圧降下が、保護ダイオードD
1の順方向電圧より高くなった時、保護ダイオードD1
のPN接合が順バイアスとなり、ダイオードを通して、
電流は吸収され、トランジスタQ1は保護される。スク
イズ抵抗Rの値はこれによる電圧降下がダイオードの順
方向電圧より大きくなる様に設定する事によりスクイズ
抵抗Rに流れる電流を調整する事ができ、同時に保護ダ
イオードの順方向特性に合せて最適値になる様に設定す
る事が可能である。Open contact windows for the collector and the anode and cathode of the diode. At this time, the distance a between the anode and cathode contact windows is set to be sufficiently shorter than the distance between the anode contact window of the diode and the transistor emitter contact window. FIG. 2 shows an equivalent circuit of FIG. 1. Protection diode D in the circuit
The resistor R connected in parallel to + is a squeeze resistor formed in the emitter diffusion layer directly below the anode diffusion layer of the diode. When a reverse bias is applied between the base and emitter, current initially flows through the resistor R to ground potential. Then, the voltage drop due to the resistance R is caused by the protection diode D
When the forward voltage of D1 becomes higher than that of D1, the protection diode D1
The PN junction of becomes forward biased, and through the diode,
The current is absorbed and transistor Q1 is protected. By setting the value of the squeeze resistor R so that the voltage drop caused by this is larger than the forward voltage of the diode, the current flowing through the squeeze resistor R can be adjusted. It is possible to set it so that
発明の詳細
な説明したように、本発明によればトランジスタのベー
ス・エミッタ間に突然逆バイアスが印加されても、トラ
ンジスタを破壊させる事なくエミッタに接続されたスク
イズ抵抗と保護ダイオードによって電流を吸収する事が
できる。保護ダイオードのアノードとカソードの不純物
量は比較的高い為、電圧降下も小さく、大電流時におい
ても十分にトランジスタの接合を保護する事が可能であ
る。上述のように本発明の半導体装置は通常のバイポー
ラプロセスで比較的容易に形成でき順方向特性の優れた
保護ダイオードをトランジスタ素千円に、比較的小さな
面積で内蔵する事ができる。As explained in detail, according to the present invention, even if a reverse bias is suddenly applied between the base and emitter of a transistor, the current is absorbed by the squeeze resistor and protection diode connected to the emitter without destroying the transistor. I can do that. Since the amount of impurities at the anode and cathode of the protection diode is relatively high, the voltage drop is small, and the junction of the transistor can be sufficiently protected even at the time of large current. As described above, the semiconductor device of the present invention can be formed relatively easily by a normal bipolar process, and a protection diode with excellent forward characteristics can be incorporated in a transistor element in a relatively small area.
第1図は本発明の一実施例による半導体装置の平面図、
および断面構成図、第2図は第1図の半導体装置の等価
回路図、第3図は従来例による半導体装置の断面図、第
4図は第3図の半導体装置の等価回路図である。
1・・・・・・P型半導体基板、2・・・・・・N型埋
込拡散層、3・・・・・・N型エピタキシャル層、4・
・・・・・P型押追分離層、5・・・・・・P型分離層
、6・・・・・・P型ベース拡散層、7・・・・・・N
型エミッタ拡散層、8・・・・・・P型アノード拡散層
、9・・・・・・二酸化シリコン膜、10゜11・・・
・・・配線金属層。FIG. 1 is a plan view of a semiconductor device according to an embodiment of the present invention;
2 is an equivalent circuit diagram of the semiconductor device of FIG. 1, FIG. 3 is a sectional view of a conventional semiconductor device, and FIG. 4 is an equivalent circuit diagram of the semiconductor device of FIG. 3. DESCRIPTION OF SYMBOLS 1... P-type semiconductor substrate, 2... N-type buried diffusion layer, 3... N-type epitaxial layer, 4...
...P type push separation layer, 5...P type separation layer, 6...P type base diffusion layer, 7...N
type emitter diffusion layer, 8...P type anode diffusion layer, 9... silicon dioxide film, 10°11...
...Wiring metal layer.
Claims (1)
第1拡散層と、前記第1拡散層内に形成された第1導電
型の第2拡散層と、前記第2拡散層内に形成された第2
導電型の第3拡散層と前記第2拡散層と第3拡散層とを
接続する第1配線層と、前記第2拡散層から第3拡散層
をへだてた反対側の第2拡散層に前記第1配線層で接続
された第2拡散層と第3拡散層の半導体基板表面に設け
られた電極取り出し窓の距離より、第3拡散層の電極取
り出し窓に隣接して電極取り出し窓を設けて接続された
第2配線層を具備し、前記第1、第2拡散層および前記
半導体基板によってトランジスタを構成するとともに、
第2、第3拡散層で保護ダイオードを構成した事を特徴
とする半導体装置。a first diffusion layer of a second conductivity type formed on a semiconductor substrate of a first conductivity type; a second diffusion layer of a first conductivity type formed within the first diffusion layer; and a second diffusion layer of the first conductivity type formed within the second diffusion layer. the second formed in
A third diffusion layer of a conductivity type, a first wiring layer connecting the second diffusion layer and the third diffusion layer, and a second diffusion layer on the opposite side of the third diffusion layer from the second diffusion layer. An electrode take-out window is provided adjacent to the electrode take-out window of the third diffusion layer based on the distance between the electrode take-out windows provided on the semiconductor substrate surface of the second diffusion layer and the third diffusion layer connected by the first wiring layer. a connected second wiring layer, a transistor is configured by the first and second diffusion layers and the semiconductor substrate;
A semiconductor device characterized in that a protection diode is formed by a second and third diffusion layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3764290A JPH03240240A (en) | 1990-02-19 | 1990-02-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3764290A JPH03240240A (en) | 1990-02-19 | 1990-02-19 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03240240A true JPH03240240A (en) | 1991-10-25 |
Family
ID=12503309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3764290A Pending JPH03240240A (en) | 1990-02-19 | 1990-02-19 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03240240A (en) |
-
1990
- 1990-02-19 JP JP3764290A patent/JPH03240240A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6358380B2 (en) | ||
KR0159451B1 (en) | Protection circuit for a semiconductor device | |
US5798560A (en) | Semiconductor integrated circuit having a spark killer diode | |
EP0103306B1 (en) | Semiconductor protective device | |
JPH07297373A (en) | Integrated driver circuit device for inductive load elements | |
JPH02275674A (en) | Active diode that can be integrated | |
JP4838421B2 (en) | Analog switch | |
US5880501A (en) | Semiconductor integrated circuit and manufacturing method of the same | |
JPH03240240A (en) | Semiconductor device | |
JP3018417B2 (en) | Integrated circuit protection device | |
JPS6211787B2 (en) | ||
JP3193368B2 (en) | Integrated circuit input terminal protection circuit | |
JPH0456465B2 (en) | ||
JPH0440273Y2 (en) | ||
JP2754947B2 (en) | Semiconductor device | |
JPS59189665A (en) | Semiconductor device | |
US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
JPH0440272Y2 (en) | ||
JPS6141247Y2 (en) | ||
JP2830092B2 (en) | Electrostatic protection element for semiconductor device | |
JPH0258870A (en) | Semiconductor memory device | |
JPS6223465B2 (en) | ||
JP2812065B2 (en) | Clamp circuit | |
JPH0360152A (en) | Input protecting circuit for semiconductor device | |
JPS6364058B2 (en) |