JPH03224322A - 選局回路 - Google Patents
選局回路Info
- Publication number
- JPH03224322A JPH03224322A JP2020036A JP2003690A JPH03224322A JP H03224322 A JPH03224322 A JP H03224322A JP 2020036 A JP2020036 A JP 2020036A JP 2003690 A JP2003690 A JP 2003690A JP H03224322 A JPH03224322 A JP H03224322A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frequency divider
- signal
- output
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000010355 oscillation Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000012937 correction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はカラーテレビジョン受像機等の選局回路に関す
る。
る。
（従来の技術）
第３図は従来の選局回路を示すブロック図である。
第３図において、テレビジョン放送信号をアンテナ１で
受信し、チューナ２で選択され、映像中間周波回路３で
増幅、検波されて出力される。チューナ２に対して放送
信号の選択を決定するのは、同調電圧４である。この同
調電圧４を決定する回路及びその制御方法について説明
する。本選局回路のシステムはＰＬＬ周波数シンセサイ
ザ方式の回路であり、破線枠にて示す部分がＰＬＬ回路
部分を示している。このＰＬＬ回路では、チューナ２の
局部発振信号５をピックアップし、プリスケーラ６で所
定数に分周して一方の信号とし、ぞれとは別に高精度の
基準発振器７を用意し他方の信号とする。プリスケーラ
６からの信号を１／ｎ分周器８で（１／ｎ）に分周し、
また基準発振器７からの信号を（１／ｘ）分周器９で（
１／ｘ）に分周し、これら双方の信号を位相比較器１０
に入力し、両信号の位相差を比較判定する。そして、比
較出力をフィルタ回路１１で直流電圧化して、同調電圧
４を得る。
受信し、チューナ２で選択され、映像中間周波回路３で
増幅、検波されて出力される。チューナ２に対して放送
信号の選択を決定するのは、同調電圧４である。この同
調電圧４を決定する回路及びその制御方法について説明
する。本選局回路のシステムはＰＬＬ周波数シンセサイ
ザ方式の回路であり、破線枠にて示す部分がＰＬＬ回路
部分を示している。このＰＬＬ回路では、チューナ２の
局部発振信号５をピックアップし、プリスケーラ６で所
定数に分周して一方の信号とし、ぞれとは別に高精度の
基準発振器７を用意し他方の信号とする。プリスケーラ
６からの信号を１／ｎ分周器８で（１／ｎ）に分周し、
また基準発振器７からの信号を（１／ｘ）分周器９で（
１／ｘ）に分周し、これら双方の信号を位相比較器１０
に入力し、両信号の位相差を比較判定する。そして、比
較出力をフィルタ回路１１で直流電圧化して、同調電圧
４を得る。
このようなＰＬＬ回路で、実際に実用化されている分周
比等の数値は次のようである。プリスケーラ６の分周比
は１／８゜基準発振器７の周波数は４ＭＨｚ０１／ｘ分
周器９は９ビツトカウンタで構成され、その分周比は固
定で１１５１２である。１／Ｘ分周器９の出力周波数ｆ
ｒは７．８１２５ＫＨｚとなる。１／ｎ分周器８は１４
ビツトカウンタで構成され、その分周比（１／ｎ）はマ
イコン１３にて可変し得るようになっている。
比等の数値は次のようである。プリスケーラ６の分周比
は１／８゜基準発振器７の周波数は４ＭＨｚ０１／ｘ分
周器９は９ビツトカウンタで構成され、その分周比は固
定で１１５１２である。１／Ｘ分周器９の出力周波数ｆ
ｒは７．８１２５ＫＨｚとなる。１／ｎ分周器８は１４
ビツトカウンタで構成され、その分周比（１／ｎ）はマ
イコン１３にて可変し得るようになっている。
従って、ユーザーが入力装置１２を介してマイコン１３
に指示を与え、希望づるチャンネルをし受信するように
１／ｎ分周器８の分周値を変えれば、ＰＬＬ回路のロッ
ク周波数を変えることができる。この場合、下記の式で
受信の局部発振周波数ｆ ｏｓｃが決定される。
に指示を与え、希望づるチャンネルをし受信するように
１／ｎ分周器８の分周値を変えれば、ＰＬＬ回路のロッ
ク周波数を変えることができる。この場合、下記の式で
受信の局部発振周波数ｆ ｏｓｃが決定される。
ｆｏｓｃ ＝ｆｒ ｘ８ｘｎ
なお、最小周波数変化ステップは６２．５ＫＨｚとなる
。
。
更に、実際には、テレビジョン放送信号が放送規格に対
してオフセットされてくずれて）いる場合の事を考慮し
、映像中間周波回路３においてチューナ２から映像中間
周波数（ＩＦ周波数という）の規定周波数からのずれを
検出するＡＦＴ検波回路が設けられており、その出力で
あるＡＦＴ信号１４を得ることができる。第４図（ａ）
に周波数ｆに対するＡＦＴ信号Ｖ ＡＦＴの変化特性を
示す。この図では、放送規格（正規のＩＦ周波数）ｆＯ
に対して、実際の放送信号のＩＦ周波数をｆＯ’ とし
てオフセットされている状態を示しである。局部発振周
波数を所定方向に掃引した時、ＩＦ周波数が中心周波数
ｆＯ′より低い状態より中心周波数ｆＯ’ に近付く場
合、ＡＦＴ電圧はその中心周波数ｆＯ′に対応した中心
電圧■ｆＯより例えば高い電圧を呈し、１Ｆ周波数が中
心周波数ｆＯ′を通過してその周波数ｆＯ′より高くな
った時は前記中心電圧ＶｆＯより低い電圧を呈する。こ
のＡＦＴ信号１４の高低変化を調べれば、周波数ｆＯ′
の位置即ち放送信号のオフセット状態を調べる事ができ
るが、このＡＦＴ信号をマイコン１３へ伝達するに当た
り、Ａ／Ｄ変換回路１５を介してディジタル信号として
伝える。即ち、Ａ／Ｄ変換回路１５のスレッシュレベル
をＶＴＨ（第４図（ａ）参照）とすれば、Ａ／Ｄ変換さ
れたへＦＴ信＠ＶＸは第４図（ｂ）に示すようになる。
してオフセットされてくずれて）いる場合の事を考慮し
、映像中間周波回路３においてチューナ２から映像中間
周波数（ＩＦ周波数という）の規定周波数からのずれを
検出するＡＦＴ検波回路が設けられており、その出力で
あるＡＦＴ信号１４を得ることができる。第４図（ａ）
に周波数ｆに対するＡＦＴ信号Ｖ ＡＦＴの変化特性を
示す。この図では、放送規格（正規のＩＦ周波数）ｆＯ
に対して、実際の放送信号のＩＦ周波数をｆＯ’ とし
てオフセットされている状態を示しである。局部発振周
波数を所定方向に掃引した時、ＩＦ周波数が中心周波数
ｆＯ′より低い状態より中心周波数ｆＯ’ に近付く場
合、ＡＦＴ電圧はその中心周波数ｆＯ′に対応した中心
電圧■ｆＯより例えば高い電圧を呈し、１Ｆ周波数が中
心周波数ｆＯ′を通過してその周波数ｆＯ′より高くな
った時は前記中心電圧ＶｆＯより低い電圧を呈する。こ
のＡＦＴ信号１４の高低変化を調べれば、周波数ｆＯ′
の位置即ち放送信号のオフセット状態を調べる事ができ
るが、このＡＦＴ信号をマイコン１３へ伝達するに当た
り、Ａ／Ｄ変換回路１５を介してディジタル信号として
伝える。即ち、Ａ／Ｄ変換回路１５のスレッシュレベル
をＶＴＨ（第４図（ａ）参照）とすれば、Ａ／Ｄ変換さ
れたへＦＴ信＠ＶＸは第４図（ｂ）に示すようになる。
さて、このように構成された選局システムで、実際の選
局動作について説明する。第５図（ａ）は選局チャンネ
ルに変更があった場合に、そのチャンネルの放送信号の
１Ｆ周波数ｆＯ’が規定のＩＦ周波数ｆＯからオフセッ
トされている時の選局動作を説明するもので、横軸に周
波数ｆを、縦軸に時間ｔをとっである。今、１＝１０に
て、選局チャンネルの変更があったとする。即ち、１＝
１０で１／ｎ分周器８のｎの値を変えたとする。その結
果、位相比較器１０の比較結果として、位相差が発生し
たことになり、補正するように動作する。第５図（ｂ）
に補正過程における同調電圧４の変化の様子を示す。横
軸に時間ｔを、縦軸に同調電圧Ｖをとっである。Ｖａは
時間ｔｏ以前の同調電圧を示し、ｖｂはチャンネル変更
後に補正される同調電圧を示している。一般に、ＰＬＬ
経路の応答特性は応答時間を短くするため、第５図（ｂ
）に示すような立上りの速い応答になっている。第５図
（ｂ）の応答において、同調電圧４の補正は位相比較器
１０によって成る時間間隔ｔＸ毎になされる。この補正
時間間隔ｔｘは１／Ｘ分周器９の出力周波数ｆｒが７．
８１２５ＫＨｚであるから、１／７．８１２５ＫＨｚ＝
０．１２８ｍ５となり、同調電圧の補正は０．１２８ｍ
５毎に行われる。
局動作について説明する。第５図（ａ）は選局チャンネ
ルに変更があった場合に、そのチャンネルの放送信号の
１Ｆ周波数ｆＯ’が規定のＩＦ周波数ｆＯからオフセッ
トされている時の選局動作を説明するもので、横軸に周
波数ｆを、縦軸に時間ｔをとっである。今、１＝１０に
て、選局チャンネルの変更があったとする。即ち、１＝
１０で１／ｎ分周器８のｎの値を変えたとする。その結
果、位相比較器１０の比較結果として、位相差が発生し
たことになり、補正するように動作する。第５図（ｂ）
に補正過程における同調電圧４の変化の様子を示す。横
軸に時間ｔを、縦軸に同調電圧Ｖをとっである。Ｖａは
時間ｔｏ以前の同調電圧を示し、ｖｂはチャンネル変更
後に補正される同調電圧を示している。一般に、ＰＬＬ
経路の応答特性は応答時間を短くするため、第５図（ｂ
）に示すような立上りの速い応答になっている。第５図
（ｂ）の応答において、同調電圧４の補正は位相比較器
１０によって成る時間間隔ｔＸ毎になされる。この補正
時間間隔ｔｘは１／Ｘ分周器９の出力周波数ｆｒが７．
８１２５ＫＨｚであるから、１／７．８１２５ＫＨｚ＝
０．１２８ｍ５となり、同調電圧の補正は０．１２８ｍ
５毎に行われる。
何回かの補正の後に、同調電圧４は電圧ｖｂに安定する
ことになるが、その安定化に要する時間を１１とする。
ことになるが、その安定化に要する時間を１１とする。
同８１電圧４が安定した後に、マイコン１３は第４図（
ｂ３に示したＡＦＴ信号に塞づいて、放送信号に同調す
るように、信号検索動作を行い、第５図（ａ）に示した
ｔ１→ｔ２→ｔ３の動作を行うことになる。この時に、
前述したように、最小周波数変化ステップは６２．５Ｋ
Ｈｚであり、それ以下の範囲の放送信号への収束はでき
ない。
ｂ３に示したＡＦＴ信号に塞づいて、放送信号に同調す
るように、信号検索動作を行い、第５図（ａ）に示した
ｔ１→ｔ２→ｔ３の動作を行うことになる。この時に、
前述したように、最小周波数変化ステップは６２．５Ｋ
Ｈｚであり、それ以下の範囲の放送信号への収束はでき
ない。
そこで、最小周波数変化ステップが６２．５ＫＨｚでは
ステップが不足であるとすれば、前述の１／ｎ分周器８
．１／Ｘ分周器９の分周段数をもう少し大きくしたもの
、例えば、１／Ｘ分周器９を１０ビツトカウンタで構成
し、その分周比を１／１０２４で固定することにより、
１／Ｘ分周器９の出力周波数ｆｒを３．９０６２５ＫＨ
ｚとし、分周比可変の１／ｎ分周器８を１５ビツトカウ
ンタで構成することもできる。このとき、最小周波数変
化ステップは３１．２５ＫＨ２となる。
ステップが不足であるとすれば、前述の１／ｎ分周器８
．１／Ｘ分周器９の分周段数をもう少し大きくしたもの
、例えば、１／Ｘ分周器９を１０ビツトカウンタで構成
し、その分周比を１／１０２４で固定することにより、
１／Ｘ分周器９の出力周波数ｆｒを３．９０６２５ＫＨ
ｚとし、分周比可変の１／ｎ分周器８を１５ビツトカウ
ンタで構成することもできる。このとき、最小周波数変
化ステップは３１．２５ＫＨ２となる。
しかし、このように最小周波数変化ステップを小さくす
ると、第６図（ｂ）に示したように、−回の補正時間間
隔ｔｘ’ は、ｔＸ ’ ＝１／３．９０６２５＝０．
２５６ｍ５となり、応答が遅くなる。
ると、第６図（ｂ）に示したように、−回の補正時間間
隔ｔｘ’ は、ｔＸ ’ ＝１／３．９０６２５＝０．
２５６ｍ５となり、応答が遅くなる。
従って、選局チャンネルの変更時、同調電圧■がｖｂに
安定するまでの時間ｔ１′は、第６図（ａ）に示すよう
に長くなり、その後、実際の放送信号ｆＯ′に同調する
よう信号検索した場合にも、ｔ１′→ｔ２’→ｔ３’の
ように第５図（ａ）に比べ応答時間が長くならざるを得
ない。
安定するまでの時間ｔ１′は、第６図（ａ）に示すよう
に長くなり、その後、実際の放送信号ｆＯ′に同調する
よう信号検索した場合にも、ｔ１′→ｔ２’→ｔ３’の
ように第５図（ａ）に比べ応答時間が長くならざるを得
ない。
（発明が解決しようとする課題）
上記の如く、従来の選局回路では、最小周波数変化ステ
ップを小さくしようとすれば、応答時間が長くなり、応
答時間を短くしようとすれば、最小周波数変化ステップ
が大きくなるという問題点があった。
ップを小さくしようとすれば、応答時間が長くなり、応
答時間を短くしようとすれば、最小周波数変化ステップ
が大きくなるという問題点があった。
そこで、本発明は、最小周波数変化ステップを小さく、
また応答時間を短くすることができる選局回路を提供す
ることを目的とするものである。
また応答時間を短くすることができる選局回路を提供す
ることを目的とするものである。
［発明の構成］
（課題を解決するための手段）
本発明の選局回路は、ＰＬＬ周波数シンセサイザ方式の
選局回路において、チューナから取り出した局部発振信
号を分周する可変分周手段及び基準発振器からの基準信
号を分周する固定分周手段をそれぞれ多段に構成し、各
分周手段の分周段数を切り換える構成とするものである
。例えば前記可変分周手段を第１の分周器と第２０分周
器で構成し、前記固定分周手段を第３の分周器と第４の
分周器で構成し、位相比較器の一方の入力端子に第１の
分周器出力を与えるか、更に分周された第２の分周器出
力を与えるかを選択する第１のスイッチ回路を設ける一
方、位相比較器の他方の入力端子に第３の分周器出力を
与えるか、更に分周された第４の分周器出力を与えるか
を選択する第２のスイッチ回路とを設け、第１．第２の
スイッチ回路を選局過程において選局制御用マイコンに
より切り換えるようにする。選局制御用マイコンは、チ
レンネルが指定されると、指定されたチャンネルに対応
した同調電圧をチューナに供給できるよう前記第１の分
周器の分周比を変える機能を有すると共に、前記第１．
第、２のスイッチ回路を制御する機能を有し、指定され
たチャンネルに対応した正規の同調電圧に安定するまで
は前記第１゜第２のスイッチ回路を切り換えて前記第１
の分周器の出力を前記位相比較器の一方の入力端子に接
続し、前記第３の分周器の出力を前記位相比較器の他方
の入力端子に接続するように制御し、同調電圧が安定し
た後には前記ＡＦＴ信号に基づいて実際の放送信号の周
波数に同調するよう信号検索動作を行い、その信号検索
過程において最終的に引き込む段階となった時に前記第
１．第２のスイッチ回路を切り換えて前記第２の分周器
の出力を前記位相比較器の一方の入力端子に接続し、前
記第４の分周器の出力を前記位相比較器の他方の入力端
子に接続するように制御する。
選局回路において、チューナから取り出した局部発振信
号を分周する可変分周手段及び基準発振器からの基準信
号を分周する固定分周手段をそれぞれ多段に構成し、各
分周手段の分周段数を切り換える構成とするものである
。例えば前記可変分周手段を第１の分周器と第２０分周
器で構成し、前記固定分周手段を第３の分周器と第４の
分周器で構成し、位相比較器の一方の入力端子に第１の
分周器出力を与えるか、更に分周された第２の分周器出
力を与えるかを選択する第１のスイッチ回路を設ける一
方、位相比較器の他方の入力端子に第３の分周器出力を
与えるか、更に分周された第４の分周器出力を与えるか
を選択する第２のスイッチ回路とを設け、第１．第２の
スイッチ回路を選局過程において選局制御用マイコンに
より切り換えるようにする。選局制御用マイコンは、チ
レンネルが指定されると、指定されたチャンネルに対応
した同調電圧をチューナに供給できるよう前記第１の分
周器の分周比を変える機能を有すると共に、前記第１．
第、２のスイッチ回路を制御する機能を有し、指定され
たチャンネルに対応した正規の同調電圧に安定するまで
は前記第１゜第２のスイッチ回路を切り換えて前記第１
の分周器の出力を前記位相比較器の一方の入力端子に接
続し、前記第３の分周器の出力を前記位相比較器の他方
の入力端子に接続するように制御し、同調電圧が安定し
た後には前記ＡＦＴ信号に基づいて実際の放送信号の周
波数に同調するよう信号検索動作を行い、その信号検索
過程において最終的に引き込む段階となった時に前記第
１．第２のスイッチ回路を切り換えて前記第２の分周器
の出力を前記位相比較器の一方の入力端子に接続し、前
記第４の分周器の出力を前記位相比較器の他方の入力端
子に接続するように制御する。
（作用）
このように構成することにより、選局時に、指定された
チャンネルに対応した正規の同調電圧に安定するまでは
、前記第１．第２のスイッチ回路にて分周段数を少なく
するように切り換えることにより、周波数変化ステップ
を大きくして高速に収束するようにし、また同調電圧が
安定した後に前記ＡＦＴ信号に基づいて実際の放送信号
の周波数に同調するよう信号検索する過程では、最終的
な引き込み段階において前記第１．第２のスイッチ回路
にて分周段数を多くするように切り換えることにより、
周波数変化ステップを小さくして微細な周波数設定を可
能とし、実際の信号周波数に近い状態で収束させるよう
にする。
チャンネルに対応した正規の同調電圧に安定するまでは
、前記第１．第２のスイッチ回路にて分周段数を少なく
するように切り換えることにより、周波数変化ステップ
を大きくして高速に収束するようにし、また同調電圧が
安定した後に前記ＡＦＴ信号に基づいて実際の放送信号
の周波数に同調するよう信号検索する過程では、最終的
な引き込み段階において前記第１．第２のスイッチ回路
にて分周段数を多くするように切り換えることにより、
周波数変化ステップを小さくして微細な周波数設定を可
能とし、実際の信号周波数に近い状態で収束させるよう
にする。
（実施例）
実施例について図面を参照して説明する。
第１図は本発明の一実施例の選局回路を示すブロック図
である。第３図と同一部分には同符号を付して説明する
。
である。第３図と同一部分には同符号を付して説明する
。
第１図において、アンテナ１．チューナ２．映像中間周
波回路３．ＩＥｉｌ調電圧４１局部発振信号５゜プリス
ケーラ６、基準発振器７．１／ｎ分周器８゜１／ｘ分周
器９９位相比較器１０．フィルタ回路］１．入力装置１
２．マイコン１３．ＡＦＴ信号１４、Ａ／Ｄ変換器１５
は、第３図の従来回路と同様である。第３図と異なる点
は、１／ｎ分周器８の出力を更に１／ｎ′分周する１／
ｎ′分周器１６を設けると共に、１／ｘ分周器９の出力
を更に１／ｘ′分周する１／Ｘ′分周器１７を設け、か
つ１／ｎ分周器８の出力と１／ｎ′分周器１６の出力の
どららかを位相比較器１０の一方の入力端子に加えるか
を選択するスイッチ回路１８を設けると共に、１／ｘ分
周器９の出力と１／Ｘ′分周器１７の出力のどちらかを
位相比較器１０の他方の入力端子に加えるかを選択する
スイッチ回路１９を設けた構成とし、スイッチ回路１８
．１９をマイコン１３からの制御信号によって制御可能
なように構成したことである。
波回路３．ＩＥｉｌ調電圧４１局部発振信号５゜プリス
ケーラ６、基準発振器７．１／ｎ分周器８゜１／ｘ分周
器９９位相比較器１０．フィルタ回路］１．入力装置１
２．マイコン１３．ＡＦＴ信号１４、Ａ／Ｄ変換器１５
は、第３図の従来回路と同様である。第３図と異なる点
は、１／ｎ分周器８の出力を更に１／ｎ′分周する１／
ｎ′分周器１６を設けると共に、１／ｘ分周器９の出力
を更に１／ｘ′分周する１／Ｘ′分周器１７を設け、か
つ１／ｎ分周器８の出力と１／ｎ′分周器１６の出力の
どららかを位相比較器１０の一方の入力端子に加えるか
を選択するスイッチ回路１８を設けると共に、１／ｘ分
周器９の出力と１／Ｘ′分周器１７の出力のどちらかを
位相比較器１０の他方の入力端子に加えるかを選択する
スイッチ回路１９を設けた構成とし、スイッチ回路１８
．１９をマイコン１３からの制御信号によって制御可能
なように構成したことである。
このように構成された回路において、選局時の動作を第
２図を参照して説明する。今、１＝１０で選局チャンネ
ルが指定され、該チャンネルの正規の周波数ｆＯで選局
開始する時は、マイコン１３からの制御信号によってス
イッチ回路１８．１９は（ａ）側に設定して動作させる
。従って、位相比較器１０の入力として、１／ｎ分周器
８の出力と１／Ｘ分周器９の出力が位相比較される。そ
の位相差に基づいて、指定のチャンネルに対応した同調
電圧４が得られるように補正動作が行われる。
２図を参照して説明する。今、１＝１０で選局チャンネ
ルが指定され、該チャンネルの正規の周波数ｆＯで選局
開始する時は、マイコン１３からの制御信号によってス
イッチ回路１８．１９は（ａ）側に設定して動作させる
。従って、位相比較器１０の入力として、１／ｎ分周器
８の出力と１／Ｘ分周器９の出力が位相比較される。そ
の位相差に基づいて、指定のチャンネルに対応した同調
電圧４が得られるように補正動作が行われる。
その補正過程の同調電圧４の変化の様子は第５図（ｂ）
に示したものと略同様となる。同調電圧４の補正は位相
比較器１０によって成る時間間隔毎に行われるが、その
補正時間間隔は分周器８，９からの分周出力に対応した
少ない時間となる。即ち、補正は、少ない分周段数に基
づいた大きい周波数変化ステップで高速に行われ、ｔ
＝ ｔ １ ”で同調電圧４は安定する。同調電圧４が
安定した後には、マイコン１３はＡＦＴ信号１４に基づ
いて分周比ｎを変化させ実際の放送信号の周波数に同調
するよう信号検索動作を行う。その信号探索動作は第２
図にｄ３いてｔ１″→ｔ２″→ｔ： ３ ″で示される
。
に示したものと略同様となる。同調電圧４の補正は位相
比較器１０によって成る時間間隔毎に行われるが、その
補正時間間隔は分周器８，９からの分周出力に対応した
少ない時間となる。即ち、補正は、少ない分周段数に基
づいた大きい周波数変化ステップで高速に行われ、ｔ
＝ ｔ １ ”で同調電圧４は安定する。同調電圧４が
安定した後には、マイコン１３はＡＦＴ信号１４に基づ
いて分周比ｎを変化させ実際の放送信号の周波数に同調
するよう信号検索動作を行う。その信号探索動作は第２
図にｄ３いてｔ１″→ｔ２″→ｔ： ３ ″で示される
。
１１″→ｔ２″の期間においても、スイッチ回路１８．
１９は（ａ）側に設定されたままで動作させる。そして
、マイコン１３は、最終的に信号周波数ｆＯ’ に引き
込むことをＡＦＴ信号の変化から検知すると（即ちｔ＝
ｔ２″になると）、スイッチ回路１８．１９を（ｂ）側
に設定して動作させる。
１９は（ａ）側に設定されたままで動作させる。そして
、マイコン１３は、最終的に信号周波数ｆＯ’ に引き
込むことをＡＦＴ信号の変化から検知すると（即ちｔ＝
ｔ２″になると）、スイッチ回路１８．１９を（ｂ）側
に設定して動作させる。
これにより、大きい分周段数に基づいた小さい周波数変
化ステップで収束が行われ、ｔ ＝ ｔ ３ ”では、
より信号周波数ｆＯ’ に近い状態に収束される。即ち
、ｔ２″→ｔ３″では低速ではあるが微細な周波数設定
がなされ、ｆＯ′に収束する。
化ステップで収束が行われ、ｔ ＝ ｔ ３ ”では、
より信号周波数ｆＯ’ に近い状態に収束される。即ち
、ｔ２″→ｔ３″では低速ではあるが微細な周波数設定
がなされ、ｆＯ′に収束する。
［発明の効果］
以上述べたように本発明によれば、高速性が要求される
選局開始時は、高速に応答し、最終的に実際の放送信号
周波数に引き込む段階では周波数変化ステップを小さく
して高速性よりも微細な周波数設定を可能とし、正確に
実際の放送信号周波数に収束させることができる。従っ
て、高速性を備え、かつ周波数精度の高い選局システム
を実現することが可能となる。
選局開始時は、高速に応答し、最終的に実際の放送信号
周波数に引き込む段階では周波数変化ステップを小さく
して高速性よりも微細な周波数設定を可能とし、正確に
実際の放送信号周波数に収束させることができる。従っ
て、高速性を備え、かつ周波数精度の高い選局システム
を実現することが可能となる。
第１図は本発明の一実施例の選局回路を示すブロック図
、第２図は第１図の回路における選局過程を説明する説
明図、第３図は従来の選局回路を示すブロック図、第４
図はＡＦＴ信号を説明づる説明図、第５図及び第６図は
第３図の回路における選局過程を説明Ｊる説明図である
。 １・・・アンテナ、２川チユーナ、 ３・・・映像中間周波回路（ＡＦＴ検波回路を含む）４
・・・同調電圧、５・・・局部発振信号、７・・・基準
発振器、８・・・１／ｎ分周器、９・・・１／ｘ分周器
、１０・・・位相比較器、１１・・・フィルタ回路、１
２・・・入力装置、１３・・・マイコン、１４・・・Ａ
ＦＴ信号。
、第２図は第１図の回路における選局過程を説明する説
明図、第３図は従来の選局回路を示すブロック図、第４
図はＡＦＴ信号を説明づる説明図、第５図及び第６図は
第３図の回路における選局過程を説明Ｊる説明図である
。 １・・・アンテナ、２川チユーナ、 ３・・・映像中間周波回路（ＡＦＴ検波回路を含む）４
・・・同調電圧、５・・・局部発振信号、７・・・基準
発振器、８・・・１／ｎ分周器、９・・・１／ｘ分周器
、１０・・・位相比較器、１１・・・フィルタ回路、１
２・・・入力装置、１３・・・マイコン、１４・・・Ａ
ＦＴ信号。
Claims (1)
- 【特許請求の範囲】 アンテナからの高周波信号を、同調電圧によって制御さ
れる局部発振信号と混合し、中間周波信号に変換するチ
ューナと、 このチューナからの中間周波信号の規定周波数からのず
れを示すＡＦＴ信号を出力するＡＦＴ検波回路と、 前記チューナから取り出した局部発振信号を分周する第
１の分周器と、 この第１の分周器の出力を更に分周する第２の分周器と
、 基準信号を発生する基準発振器と、 この基準発振器からの基準信号を分周する第３の分周器
と、 この第３の分周器の出力を更に分周する第４の分周器と
、 前記第１又は第２の分周器の出力と前記第３又は第４の
分周器の出力とを位相比較し、その差に応じた電圧を出
力する位相比較器と、 この位相比較器の一方の入力端子に対し、前記第１の分
周器の出力を与えるか、前記第２の分周器の出力を与え
るかを選択する第１のスイッチ回路と、 前記位相比較器の他方の入力端子に対し、前記第３の分
周器の出力を与えるか、前記第４の分周器の出力を与え
るかを選択する第２のスイッチ回路と、 前記位相比較器の出力を直流電圧化し、同調電圧として
前記チューナに供給するフィルタ回路と、チャンネルを
指定することによって、チャンネルに対応した同調電圧
が得られるよう前記第１の分周器の分周比を変える機能
を有すると共に、前記第１、第２のスイッチ回路を制御
する機能を有し、チャンネルに対応した同調電圧に安定
するまでは前記第１、第２のスイッチ回路を切り換えて
前記第１の分周器の出力を前記位相比較器の一方の入力
端子に接続し、前記第３の分周器の出力を前記位相比較
器の他方の入力端子に接続するように制御し、同調電圧
が安定した後には前記ＡＦＴ信号に基づいて実際の放送
信号の周波数に同調するよう信号検索動作を行い、その
信号検索過程において最終的に引き込む段階となつた時
に前記第１、第２のスイッチ回路を切り換えて前記第２
の分周器の出力を前記位相比較器の一方の入力端子に接
続し、前記第４の分周器の出力を前記位相比較器の他方
の入力端子に接続するように制御する制御手段と を具備したことを特徴とする選局回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020036A JPH03224322A (ja) | 1990-01-29 | 1990-01-29 | 選局回路 |
| US07/644,496 US5220684A (en) | 1990-01-29 | 1991-01-23 | Channel selecting circuit |
| KR1019910001242A KR940009971B1 (ko) | 1990-01-29 | 1991-01-25 | 선국회로 |
| DE69130336T DE69130336T2 (de) | 1990-01-29 | 1991-01-29 | Kanalwählende Schaltung |
| EP91300642A EP0440405B1 (en) | 1990-01-29 | 1991-01-29 | Channel selecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020036A JPH03224322A (ja) | 1990-01-29 | 1990-01-29 | 選局回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03224322A true JPH03224322A (ja) | 1991-10-03 |
Family
ID=12015839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020036A Pending JPH03224322A (ja) | 1990-01-29 | 1990-01-29 | 選局回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5220684A (ja) |
| EP (1) | EP0440405B1 (ja) |
| JP (1) | JPH03224322A (ja) |
| KR (1) | KR940009971B1 (ja) |
| DE (1) | DE69130336T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9115350D0 (en) * | 1991-07-16 | 1991-08-28 | Navstar Ltd | A radio receiver |
| JP3425976B2 (ja) * | 1991-10-17 | 2003-07-14 | 真作 森 | 周波数変換回路 |
| US5430890A (en) * | 1992-11-20 | 1995-07-04 | Blaupunkt-Werke Gmbh | Radio receiver for mobile reception with sampling rate oscillator frequency being an integer-number multiple of reference oscillation frequency |
| US5493700A (en) * | 1993-10-29 | 1996-02-20 | Motorola | Automatic frequency control apparatus |
| GB9501243D0 (en) * | 1995-01-23 | 1995-03-15 | Rca Thomson Licensing Corp | Local oscillator using digital handswitching |
| US6373912B1 (en) * | 1997-06-16 | 2002-04-16 | Legerity, Inc. | Phase-locked loop arrangement with fast lock mode |
| US6804497B2 (en) | 2001-01-12 | 2004-10-12 | Silicon Laboratories, Inc. | Partitioned radio-frequency apparatus and associated methods |
| EP0986178A3 (en) * | 1998-07-17 | 2000-05-03 | Nortel Networks Corporation | Frequency synthesizer |
| US6329872B1 (en) | 1998-08-14 | 2001-12-11 | Nortel Networks Limited | Charge pump circuit for a phase locked loop |
| JP3626399B2 (ja) * | 2000-08-17 | 2005-03-09 | 株式会社東芝 | 周波数シンセサイザ及びこれを用いたマルチバンド無線機 |
| JP3542978B2 (ja) * | 2001-05-29 | 2004-07-14 | 埼玉日本電気株式会社 | 周波数同期装置および周波数同期制御方法 |
| KR100717134B1 (ko) * | 2005-07-26 | 2007-05-10 | 인티그런트 테크놀로지즈(주) | 자동 주파수 제어 루프 회로 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2128056B1 (ja) * | 1971-03-02 | 1974-04-26 | Thomson Csf | |
| US4009439A (en) * | 1976-02-27 | 1977-02-22 | Rca Corporation | Programming unit for a television tuning phase locked loop |
| JPS5656034A (en) * | 1979-10-15 | 1981-05-16 | Advantest Corp | Sweep signal generator |
| US4316151A (en) * | 1980-02-13 | 1982-02-16 | Motorola, Inc. | Phase locked loop frequency synthesizer using multiple dual modulus prescalers |
| US4631496A (en) * | 1981-04-06 | 1986-12-23 | Motorola, Inc. | Battery saving system for a frequency synthesizer |
| JPS58107715A (ja) * | 1981-12-22 | 1983-06-27 | Sony Corp | 選局装置 |
| US4516083A (en) * | 1982-05-14 | 1985-05-07 | Motorola, Inc. | Fast lock PLL having out of lock detector control of loop filter and divider |
| US4617520A (en) * | 1984-01-03 | 1986-10-14 | Motorola, Inc. | Digital lock detector for a phase-locked loop |
| US4862107A (en) * | 1986-03-18 | 1989-08-29 | International Mobile Machines Corporation | Frequency synthesizer for broadcast telephone system having multiple assignable frequency channels |
| US5018170A (en) * | 1989-11-21 | 1991-05-21 | Unisys Corporation | Variable data rate clock synthesizer |
-
1990
- 1990-01-29 JP JP2020036A patent/JPH03224322A/ja active Pending
-
1991
- 1991-01-23 US US07/644,496 patent/US5220684A/en not_active Expired - Fee Related
- 1991-01-25 KR KR1019910001242A patent/KR940009971B1/ko not_active Expired - Fee Related
- 1991-01-29 EP EP91300642A patent/EP0440405B1/en not_active Expired - Lifetime
- 1991-01-29 DE DE69130336T patent/DE69130336T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR910015171A (ko) | 1991-08-31 |
| EP0440405B1 (en) | 1998-10-14 |
| KR940009971B1 (ko) | 1994-10-19 |
| EP0440405A1 (en) | 1991-08-07 |
| US5220684A (en) | 1993-06-15 |
| DE69130336D1 (de) | 1998-11-19 |
| DE69130336T2 (de) | 1999-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5113152A (en) | Pll frequency synthesizer with circuit for changing loop filter time constant | |
| US6747519B2 (en) | Phase-locked loop with automatic frequency tuning | |
| US4041535A (en) | Frequency synthesizer tuning system with signal seek control | |
| US4025953A (en) | Frequency synthesizer tuning system for television receivers | |
| US5661440A (en) | PLL frequency synthesizer employing plural control frequencies to minimize overshoot | |
| US4038689A (en) | Frequency synthesizer tuning system with manual fine tuning control | |
| JPH03224322A (ja) | 選局回路 | |
| JP2758443B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JP2010118803A (ja) | Ｐｌｌ回路 | |
| JPH03117222A (ja) | 電圧シンセサイザ方式の受信装置 | |
| JPS63217830A (ja) | 周波数シンセサイザチユ−ナ | |
| JPH06291644A (ja) | Ｐｌｌ回路 | |
| JPH0638116A (ja) | 位相同期ループ回路 | |
| JP3085959U (ja) | テレビジョンおよび発振周波数制御装置 | |
| JP2002009618A (ja) | Ｐｌｌ回路を用いた公称周波数の生成方法およびｐｌｌ回路 | |
| JP2622759B2 (ja) | Ｐｌｌ回路 | |
| JPH05115048A (ja) | チユーナー回路 | |
| KR0180951B1 (ko) | 오토 파인 튜닝을 수행하는 방법 | |
| KR930008469B1 (ko) | 윈도우 검색에 의한 주파수 합성튜우닝 방법 | |
| JP2728517B2 (ja) | 選局装置 | |
| JPS58173982A (ja) | 選局装置 | |
| JPH0628837Y2 (ja) | 多バンド受信機 | |
| KR970006064Y1 (ko) | 마이콤 제어용 자동주파수 튜닝회로 | |
| JP2001044829A (ja) | 位相同期回路 | |
| JP2001044830A (ja) | 位相同期回路 |