JPH03222446A - 半導体ウェーハ - Google Patents
半導体ウェーハInfo
- Publication number
- JPH03222446A JPH03222446A JP2018727A JP1872790A JPH03222446A JP H03222446 A JPH03222446 A JP H03222446A JP 2018727 A JP2018727 A JP 2018727A JP 1872790 A JP1872790 A JP 1872790A JP H03222446 A JPH03222446 A JP H03222446A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- scribe line
- semiconductor wafer
- wiring layer
- wiring layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体ウェー八に関し、特に詳細にはスクライ
ブラインに特徴のある半導体ウェーハに関する。
ブラインに特徴のある半導体ウェーハに関する。
半導体集積回路素子は、半導体ウェーハ上にフォトリソ
グラフィ技術、イオン注入技術等を利用して複数の集積
回路パターンが形成され、スクライブラインに沿って分
割され、その後、分割されたチップはパッケージに収め
られることにより形成されている。そして、この分割の
際、半導体ウェーハをダイシング用ダイヤモンドブレー
ドで切断している。切断で使用するダイシング用ダイヤ
モンドブレードは、徐々に切断回数が増えるにしたがっ
て摩耗し、ある限度以上摩耗したブレードで切断すると
、大きなチッピング（ウェーハ切断面での欠け）が発生
し、チップ素子を破壊してしまうことがある。そこで、
予めブレードの寿命を予測設定し、絶対安全範囲で使用
することにより、無検査でダイシングを行い所定回数使
用した後、交換をしていた。
グラフィ技術、イオン注入技術等を利用して複数の集積
回路パターンが形成され、スクライブラインに沿って分
割され、その後、分割されたチップはパッケージに収め
られることにより形成されている。そして、この分割の
際、半導体ウェーハをダイシング用ダイヤモンドブレー
ドで切断している。切断で使用するダイシング用ダイヤ
モンドブレードは、徐々に切断回数が増えるにしたがっ
て摩耗し、ある限度以上摩耗したブレードで切断すると
、大きなチッピング（ウェーハ切断面での欠け）が発生
し、チップ素子を破壊してしまうことがある。そこで、
予めブレードの寿命を予測設定し、絶対安全範囲で使用
することにより、無検査でダイシングを行い所定回数使
用した後、交換をしていた。
しかし、上記従来の方法では、絶対安全範囲が狭く、ま
だ使用できるブレードであるにも拘らず交換をしている
ため、交換頻度が高く、高価なブレードを多く使用しな
ければならなかった。そこで、ダイシング用ダイヤモン
ドブレードの表面の砥石の状態を正確に把握する方法が
検討されたが、直接的に把握するには走査型顕微鏡（Ｓ
ＥＭ）写真等を取り観察しなければならず非常に手間が
かかる。また間接的に把握方法としては、ダイシングし
たカーフの幅（すなわちチッピングを含む）を観察して
、間接的に目視で又は顕微鏡等を利用して判断すること
もできるが、この方法も手間がかかりコストの面で満足
できるものでなかった。
だ使用できるブレードであるにも拘らず交換をしている
ため、交換頻度が高く、高価なブレードを多く使用しな
ければならなかった。そこで、ダイシング用ダイヤモン
ドブレードの表面の砥石の状態を正確に把握する方法が
検討されたが、直接的に把握するには走査型顕微鏡（Ｓ
ＥＭ）写真等を取り観察しなければならず非常に手間が
かかる。また間接的に把握方法としては、ダイシングし
たカーフの幅（すなわちチッピングを含む）を観察して
、間接的に目視で又は顕微鏡等を利用して判断すること
もできるが、この方法も手間がかかりコストの面で満足
できるものでなかった。
本発明は上記問題点を解決する半導体ウェー八を提供す
ることを目的とする。
ることを目的とする。
本発明の半導体ウェーハは、複数の集積回路が形成され
ている半導体ウェーハであって、形成された複数の集積
回路を個々に分割するためのスクライブラインと、スク
ライブラインのうち少なくとも一本のスクライブライン
内に、スクライブラインに沿って、互いに平行に形成さ
れた一対の金属配線と、金属配線の両端に形成された電
極とを備えたことを特徴とする。
ている半導体ウェーハであって、形成された複数の集積
回路を個々に分割するためのスクライブラインと、スク
ライブラインのうち少なくとも一本のスクライブライン
内に、スクライブラインに沿って、互いに平行に形成さ
れた一対の金属配線と、金属配線の両端に形成された電
極とを備えたことを特徴とする。
本発明の半導体ウェーハをダイシングで個々の半導体集
積回路素子チップに分割する際、スクライブライン上に
互いに平行に配置された金属配線層間に沿って、ダイシ
ング用ダイヤモンドブレードで切断する。この切断の際
、ブレードが劣化するとチッピングが多く発生しカーフ
幅が広くなり、その結果、形成しである金属配線層に損
傷を与える。そこで、金属配線層の両端に形成された電
極パッド間の抵抗値を測定することにより、金属配線層
の損傷状態を簡単に把握することができる。
積回路素子チップに分割する際、スクライブライン上に
互いに平行に配置された金属配線層間に沿って、ダイシ
ング用ダイヤモンドブレードで切断する。この切断の際
、ブレードが劣化するとチッピングが多く発生しカーフ
幅が広くなり、その結果、形成しである金属配線層に損
傷を与える。そこで、金属配線層の両端に形成された電
極パッド間の抵抗値を測定することにより、金属配線層
の損傷状態を簡単に把握することができる。
以下図面を参照しつつ本発明に従う実施例について説明
する。
する。
同一符号を付した要素は同一機能を有するため重複する
説明は省略する。
説明は省略する。
第１図は本発明に従う一実施例である半導体つ工−ハ１
の上面を示す。
の上面を示す。
この第１図に示すように、この半導体ウェーハ１上には
複数の回路パターン２（アクティブエリア２）が形成さ
れている。そしてこのアクティブエリア２のそれぞれは
、半導体ウェーハ１上を平行にかつ格子状に走るスクラ
イブライン３により互いに分離されている。そして、こ
のスクライブライン３に沿ってダイヤモンドブレード（
図示せず）で切断し、アクティブエリア２を個々に分割
している。
複数の回路パターン２（アクティブエリア２）が形成さ
れている。そしてこのアクティブエリア２のそれぞれは
、半導体ウェーハ１上を平行にかつ格子状に走るスクラ
イブライン３により互いに分離されている。そして、こ
のスクライブライン３に沿ってダイヤモンドブレード（
図示せず）で切断し、アクティブエリア２を個々に分割
している。
第２図は、第１図に示すスクライブライン３ａの部分拡
大図である。この第２図に示すように、スクライブライ
ン３ａ内には、互いに平行に走る金属配線層５．６が形
成されており、この金属配線層５．６の両端には、電極
パッド５ａ、５ｂ及び□ａ、５ｂが形成されている。こ
の金属配線層５．６は、その（１００）方向に伸びる幅
１４０μｍのスクライブライン上に形成され、その材質
はＡｌｌまたはＡｌ１−８ｉであり、その形成位置は、
位置エツジから１０μｍの距離に、幅５μｍ、厚さ０．
６μｍで形成され、その両端部には３０μｍ平方の電極
パッド５ａ等が形成されている。したがって、この場合
には、金属配線層５．６の間隔は１１０μｍとなる。上
記の金属配線層５．６を半導体ウェーハ上のどのスクラ
イブラインに形成するかは自由であり、また、いくつ設
けるかも自由である。しかし、この半導体ウェーハにお
いて最初に切断されるスクライブ上に、金属配線層５．
６を形成し、また、この半導体ウェーハノ結晶に異方性
があるとき、例えばＧａＡｓ半導体つ工−ハであるとき
は、切断しにくい方向、すなわち切断した際、チッピン
グがより多く発生する方向に伸びるスクライブライン上
に形成しておくことが好ましい。また形成する数もいく
つでもよいが、すくなくとも−組設ければ本発明に効果
を達成することができる。
大図である。この第２図に示すように、スクライブライ
ン３ａ内には、互いに平行に走る金属配線層５．６が形
成されており、この金属配線層５．６の両端には、電極
パッド５ａ、５ｂ及び□ａ、５ｂが形成されている。こ
の金属配線層５．６は、その（１００）方向に伸びる幅
１４０μｍのスクライブライン上に形成され、その材質
はＡｌｌまたはＡｌ１−８ｉであり、その形成位置は、
位置エツジから１０μｍの距離に、幅５μｍ、厚さ０．
６μｍで形成され、その両端部には３０μｍ平方の電極
パッド５ａ等が形成されている。したがって、この場合
には、金属配線層５．６の間隔は１１０μｍとなる。上
記の金属配線層５．６を半導体ウェーハ上のどのスクラ
イブラインに形成するかは自由であり、また、いくつ設
けるかも自由である。しかし、この半導体ウェーハにお
いて最初に切断されるスクライブ上に、金属配線層５．
６を形成し、また、この半導体ウェーハノ結晶に異方性
があるとき、例えばＧａＡｓ半導体つ工−ハであるとき
は、切断しにくい方向、すなわち切断した際、チッピン
グがより多く発生する方向に伸びるスクライブライン上
に形成しておくことが好ましい。また形成する数もいく
つでもよいが、すくなくとも−組設ければ本発明に効果
を達成することができる。
次に、上記金属配線層５．６を半導体ウェーハのスクラ
イブライン上に形成する方法について説明する。
イブライン上に形成する方法について説明する。
普通、半導体ウェーハを利用して、集積回路素子等を形
成する場合には、半導体ウェーハ上に形成した能動素子
、例えばトランジスタ等及び機能素子、例えば抵抗等を
電気的に接続する際、電気配線層を形成し、この電気配
線層をホトリソグラフィ技術を利用して所定のパターン
を形成している。上記実施例の金属配線層の形成は、こ
の電気配線パターンの形成を利用して容易に行うことが
できる。すなわち、電気配線パターン番形成する際に使
用するフォトマスクのスクライブライン相当部に、先に
説明した金属配線層のパターン（電極パッドパターンも
含めて）を形成しておくだけでよい。そして、最後にこ
の集積回路パターンのポンディングパッドを露出させる
際、同時に電極パッドを露出させれば良い。このように
して、半導体ウェーハ上に集積回路パターンを形成する
工程を利用し、工程を増やすことなく、上記金属配線層
を形成することができる。
成する場合には、半導体ウェーハ上に形成した能動素子
、例えばトランジスタ等及び機能素子、例えば抵抗等を
電気的に接続する際、電気配線層を形成し、この電気配
線層をホトリソグラフィ技術を利用して所定のパターン
を形成している。上記実施例の金属配線層の形成は、こ
の電気配線パターンの形成を利用して容易に行うことが
できる。すなわち、電気配線パターン番形成する際に使
用するフォトマスクのスクライブライン相当部に、先に
説明した金属配線層のパターン（電極パッドパターンも
含めて）を形成しておくだけでよい。そして、最後にこ
の集積回路パターンのポンディングパッドを露出させる
際、同時に電極パッドを露出させれば良い。このように
して、半導体ウェーハ上に集積回路パターンを形成する
工程を利用し、工程を増やすことなく、上記金属配線層
を形成することができる。
次に、上記実施例において、この金属配線層の利用方法
について説明する。
について説明する。
上記実施例の半導体ウェー八を、個々の集積回路チップ
（集積回路パターンが少なくとも一つ入っているチップ
）に分割する際、スクライブラインに沿って、そのほぼ
中央をダイヤモンドブレードで切断していく。そして上
記実施例の半導体ウェーへの金属配線層が形成されてい
るスクライブラインの切断では、金属配線層間のほぼ中
央部（第２図において点線で示す部分）を切断していく
ことになる。そして、このスクライブラインの切断後、
ダイヤモンドブレードから半導体ウェーハを離し、金属
配線層５．６の両端部の電極パッド５８等にプローブカ
ードを利用しプローブを当接し、金属配線層５．６の抵
抗を測定する。このプローブを当接させる方法としては
プローブをマニピュレータ等で操作し、当接させてもよ
い。
（集積回路パターンが少なくとも一つ入っているチップ
）に分割する際、スクライブラインに沿って、そのほぼ
中央をダイヤモンドブレードで切断していく。そして上
記実施例の半導体ウェーへの金属配線層が形成されてい
るスクライブラインの切断では、金属配線層間のほぼ中
央部（第２図において点線で示す部分）を切断していく
ことになる。そして、このスクライブラインの切断後、
ダイヤモンドブレードから半導体ウェーハを離し、金属
配線層５．６の両端部の電極パッド５８等にプローブカ
ードを利用しプローブを当接し、金属配線層５．６の抵
抗を測定する。このプローブを当接させる方法としては
プローブをマニピュレータ等で操作し、当接させてもよ
い。
ここで、このスクライブラインを切断した際、第３図（
ａ）に示すように、切断部４ａ（チッピングを含む）が
金属配線層にかからない時は、電極パッド間の抵抗値は
、所定の値、すなわちブレードで切断する前の値とほぼ
同じである。しかし、第３図（ｂ）に示すように切断部
４ｂが金属配線層５．６にかかるときは、金属配線層の
幅が狭くなり電極パッド間の抵抗値が先の所定の値より
増加してしまう。また最悪の場合には、金属配線層が切
断された状態となり、断線した状態となる。
ａ）に示すように、切断部４ａ（チッピングを含む）が
金属配線層にかからない時は、電極パッド間の抵抗値は
、所定の値、すなわちブレードで切断する前の値とほぼ
同じである。しかし、第３図（ｂ）に示すように切断部
４ｂが金属配線層５．６にかかるときは、金属配線層の
幅が狭くなり電極パッド間の抵抗値が先の所定の値より
増加してしまう。また最悪の場合には、金属配線層が切
断された状態となり、断線した状態となる。
そのため、金属配線層５．６の電極パッド５等間の抵抗
値を測定することにより、金属配線層の損傷状態、すな
わち、切断状態を容易に知ることができる。このように
して、この切断状態からブレードの劣化状態を容易に判
断でき、ブレードの交換照明を正確に且つ簡単に知るこ
とができる。
値を測定することにより、金属配線層の損傷状態、すな
わち、切断状態を容易に知ることができる。このように
して、この切断状態からブレードの劣化状態を容易に判
断でき、ブレードの交換照明を正確に且つ簡単に知るこ
とができる。
本発明は上記実施例に限定されず種々の変形例が考えら
れ得る。
れ得る。
具体的には、上記実施例では、最初に切断するスクライ
ブライン上に金属配線層を形成しているが、これに限定
されず、その他のスクライブライン、例えば中央部、最
後に切断するスクライブライン上に設けておいてもよい
。
ブライン上に金属配線層を形成しているが、これに限定
されず、その他のスクライブライン、例えば中央部、最
後に切断するスクライブライン上に設けておいてもよい
。
また、上記実施例では、金属配線層が半導体つ工−ハの
両端部に渡って伸びて形成されているが、これに限定さ
れず、半導体ウェーハのスクライブラインの一部分にの
み形成するようにしてもよい。
両端部に渡って伸びて形成されているが、これに限定さ
れず、半導体ウェーハのスクライブラインの一部分にの
み形成するようにしてもよい。
本発明の半導体ウェーハでは、先に説明したように、こ
の半導体ウェーハを切断分離する際生じる最大チッピン
グ量をモニターできる。これによりブレードの劣化状態
の正確な判別を簡単に行うことができる。
の半導体ウェーハを切断分離する際生じる最大チッピン
グ量をモニターできる。これによりブレードの劣化状態
の正確な判別を簡単に行うことができる。
第１図は本発明に従う一実施例である半導体ウェーハの
平面図、第２図は第１図に示す半導体つ工−ハの金属配
線層の拡大図及び第３図は第１図に示す半導体ウェーハ
の切断状態を説明する図である。 １・・・半導体ウェーハ、２・・・アクティブエリア、
３．３ａ・・・スクライブライン、５．６・・・金属配
線層、５ ａ ｓ ５ ｂ ｓ ６ ａ ｓ ６ ｂ
・”電極パッド。
平面図、第２図は第１図に示す半導体つ工−ハの金属配
線層の拡大図及び第３図は第１図に示す半導体ウェーハ
の切断状態を説明する図である。 １・・・半導体ウェーハ、２・・・アクティブエリア、
３．３ａ・・・スクライブライン、５．６・・・金属配
線層、５ ａ ｓ ５ ｂ ｓ ６ ａ ｓ ６ ｂ
・”電極パッド。
Claims (1)
- 【特許請求の範囲】 １、複数の集積回路パターンが形成されている半導体ウ
ェーハにおいて、 前記複数の集積回路を個々に分割するためのスクライブ
ラインと、 前記スクライブラインのうち一方向に伸びるスクライブ
ライン内に、前記スクライブラインに沿って互いに平行
に形成された一対の金属配線層と、前記金属配線層の両
端に形成された電極パッドとを備えた半導体ウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018727A JPH03222446A (ja) | 1990-01-29 | 1990-01-29 | 半導体ウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018727A JPH03222446A (ja) | 1990-01-29 | 1990-01-29 | 半導体ウェーハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03222446A true JPH03222446A (ja) | 1991-10-01 |
Family
ID=11979700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018727A Pending JPH03222446A (ja) | 1990-01-29 | 1990-01-29 | 半導体ウェーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03222446A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5575235A (en) * | 1992-09-30 | 1996-11-19 | Matsushita Electric Industrial Co., Ltd. | Electronic illumination apparatus |
| US7700944B2 (en) | 2004-03-26 | 2010-04-20 | Nec Electronics Corporation | Semiconductor wafer, semiconductor chip, and semiconductor chip inspection method |
-
1990
- 1990-01-29 JP JP2018727A patent/JPH03222446A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5575235A (en) * | 1992-09-30 | 1996-11-19 | Matsushita Electric Industrial Co., Ltd. | Electronic illumination apparatus |
| US7700944B2 (en) | 2004-03-26 | 2010-04-20 | Nec Electronics Corporation | Semiconductor wafer, semiconductor chip, and semiconductor chip inspection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100661084B1 (ko) | 반도체장치용 반도체 웨이퍼 및 제조방법 | |
| US4109096A (en) | Conditioning supports of micro-plates of integrated circuits | |
| US5532174A (en) | Wafer level integrated circuit testing with a sacrificial metal layer | |
| EP0343720B1 (en) | Semiconductor wafer and method of dividing it | |
| KR100748808B1 (ko) | 기판 상에 배열된 디바이스들을 분리하고 스크라이브 스트리트 내의 불필요한 구조물을 제거하기 위한 이중 다이싱 톱날 어셈블리 및 방법 | |
| KR102438682B1 (ko) | 커버 보호층을 가지는 반도체 칩 | |
| JPH0621188A (ja) | 半導体ウェハ | |
| US5017512A (en) | Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same | |
| WO2006075725A2 (en) | Manufacturing method for semiconductor chips and semiconductor wafer | |
| US4967259A (en) | Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same | |
| JPH0329310A (ja) | 半導体ウェハ | |
| CN101286498B (zh) | 半导体结构及半导体晶圆 | |
| JPH03222446A (ja) | 半導体ウェーハ | |
| JPH03222447A (ja) | 半導体ウェーハ | |
| JPH03222448A (ja) | 半導体ウェーハ | |
| JPH03222449A (ja) | 半導体ウェーハ | |
| JPS6292334A (ja) | 半導体材料製基板ウエハの品質検査パタ−ン | |
| JP4294265B2 (ja) | 検査用チップサイズパッケージ基板 | |
| JP2000263545A (ja) | シリコンインゴットの切断方法 | |
| JPH03236259A (ja) | 半導体ウェーハのダイシング装置 | |
| JP2956097B2 (ja) | 半導体装置の製造方法 | |
| JPH0514513Y2 (ja) | ||
| JPH03139862A (ja) | 半導体装置 | |
| JP4820602B2 (ja) | 半導体装置 | |
| JPH0230162A (ja) | 半導体装置 |