JPH03216628A - Optical three-terminal element - Google Patents
Optical three-terminal elementInfo
- Publication number
- JPH03216628A JPH03216628A JP2011763A JP1176390A JPH03216628A JP H03216628 A JPH03216628 A JP H03216628A JP 2011763 A JP2011763 A JP 2011763A JP 1176390 A JP1176390 A JP 1176390A JP H03216628 A JPH03216628 A JP H03216628A
- Authority
- JP
- Japan
- Prior art keywords
- light
- intensity
- optical
- phototransistor
- transmittance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光の強度を別の光の強度で制御する光三端子
素子に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to an optical three-terminal element that controls the intensity of light with the intensity of another light.
[従来の技術]
光三端子素子は、光情報処理や光信号処理のキーデバイ
スとして、その開発が非常にのぞまれている。従来、こ
の種の素子としては、例えば「エレクトロニクス・レタ
ーズ23巻、92頁」にみられるように、シリコン製の
フォトトランジスタと、ガリウムひ素系の多重量子井戸
(MQW)構造を含むpin型変調器とをハイブリソド
結合したタイプの素子が提案されている.pin型変調
器に一定の強度のバイアス光を入射した場合、その透過
光の強度は、フォトトランジスタに入射される光の強度
により制御される。[Prior Art] The development of optical three-terminal devices is highly desired as a key device for optical information processing and optical signal processing. Conventionally, this type of element includes a silicon phototransistor and a pin-type modulator that includes a gallium arsenide multiple quantum well (MQW) structure, as shown in "Electronics Letters Vol. 23, p. 92". A type of device has been proposed that is a hybrid combination of When bias light of a constant intensity is incident on the pin type modulator, the intensity of the transmitted light is controlled by the intensity of the light incident on the phototransistor.
このような構成の素子の特徴は次の通りである。The features of the element having such a configuration are as follows.
■フォトトランジスタの増幅作用により高感度が得られ
る。■High sensitivity can be obtained due to the amplification effect of the phototransistor.
■MQWpin構造における量子閉じ込めシュタルク効
果(QCSE)により高速応答が得られる。■High-speed response can be obtained due to the quantum confined Stark effect (QCSE) in the MQW pin structure.
■受動素子であるため消費電力が小さい。■As it is a passive element, power consumption is low.
■フォトトランジスタへの入射光,pin型変調器のハ
イアス光の波長設定の自由度が大きい。- Great flexibility in setting the wavelength of the incident light to the phototransistor and the high-ass light of the pin type modulator.
ところで、前記の素子は、もともと2つの別個の素子を
ハイブリッド結合した構造であるため、素子の形状は大
きくならざるをえず、一次元または二次元アレイ化に不
向きであるという問題があった。また、素子の動作原理
から高速応答が期待されるものの、素子間の配線に伴う
浮遊容量が大きく、応答速度も小さいという問題があっ
た。By the way, since the above-mentioned element originally has a structure in which two separate elements are hybrid-coupled, the shape of the element must be large, and there is a problem that it is unsuitable for one-dimensional or two-dimensional array formation. Further, although high-speed response is expected from the operating principle of the element, there are problems in that stray capacitance associated with wiring between elements is large and response speed is low.
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、素子の形状が小さく、アレイ化
に適し、かつ動作速度の速い光三端子素子を実現するこ
とにある。The present invention has been made in view of these points, and its purpose is to realize an optical three-terminal device that has a small device shape, is suitable for array formation, and has a high operating speed.
このような目的を達成するために本発明は、第?の光の
強度を第2の光の強度により制御する光三端子素子にお
いて、半導体基板上に、pin構造を有し、印加電圧に
より第1の光の透過率を変化させる光変調部と、npn
構造を有し、第2の光の強度により出力電流が変化する
フォ}l−ランジスタとを順に積層するようにしたもの
である。In order to achieve such an object, the present invention is No. 1? An optical three-terminal element that controls the intensity of the first light by the intensity of the second light includes, on a semiconductor substrate, a light modulating section having a pin structure and changing the transmittance of the first light according to an applied voltage;
This device has a structure in which pho-transistors whose output current changes depending on the intensity of the second light are sequentially stacked.
本発明による光三端子素子は、モノリシック構成で実現
でき、素子の形状がきわめて小さく、次元あるいは二次
元アレイを容易になすことができ、また高速応答が得ら
れる。The optical three-terminal device according to the present invention can be realized in a monolithic configuration, has an extremely small device shape, can easily be formed into a dimensional or two-dimensional array, and can provide high-speed response.
以下、図面を参照して本発明の実施例について説明する
。Embodiments of the present invention will be described below with reference to the drawings.
第1図は、本発明による光三端子素子の等価回路を示す
接続図である。同図で、■は電圧■8の定電圧電源、2
はフォトトランジスタ、3は光変調部としてのpinダ
イオード、2Cはフォトトランジスタ2のコレクタ、2
Eはフォトトランジスタ2のエミソタ、しいは入力光、
L b i■はバイ?ス光、L.■は透過光である。第
1図の素子は、フォトトランジスタ2とpinダイオー
ド3とを直列接続した構成であり、その両端に定電圧電
源lを接続して動作させる。フォトトランジスタ2とp
inダイオード3の接続方法により、エミソタ結合型(
第1図(b))とコレクタ結合型(第1図(a))とに
分類される。エミソタ結合型は、フォトトランジスタ2
のエミソタ2E側にpinダイオード3が接続されてい
る。一方、コレクタ結合型は、コレクタ2C側にpin
ダイオード3が接続されている。FIG. 1 is a connection diagram showing an equivalent circuit of an optical three-terminal device according to the present invention. In the same figure, ■ is a constant voltage power supply with voltage ■8, 2
is a phototransistor, 3 is a pin diode as a light modulation section, 2C is a collector of phototransistor 2, 2
E is the emitter of phototransistor 2, or the input light,
Is L b i■ bi? Suko, L. ■ is transmitted light. The device shown in FIG. 1 has a configuration in which a phototransistor 2 and a pin diode 3 are connected in series, and is operated by connecting a constant voltage power source 1 to both ends thereof. Phototransistor 2 and p
Depending on the connection method of the in diode 3, the emitter-coupled type (
They are classified into the collector-coupled type (FIG. 1(a)) and the collector-coupled type (FIG. 1(a)). The emitter-coupled type is a phototransistor 2
A pin diode 3 is connected to the emitter 2E side. On the other hand, the collector-coupled type has a pin on the collector 2C side.
Diode 3 is connected.
このような構成の素子の動作原理を以下に説明する。フ
ォトトランジスタ2の入力光(第2の光)をL.、pi
nダイオード3のバイアス光(第1の光)をL b i
m *、その透過光をL。u%とし、バイアス光L
b i a *の強度を一定とする。Lbi.sの波長
は、逆バイアス電圧V.印加時のi−MQw層32 (
第2図参照)の励起子吸収ピークに設定し、L iの波
長はフォトトランジスタに感受し得る波長に設定してお
く。The operating principle of the element having such a configuration will be explained below. The input light (second light) of the phototransistor 2 is input to the L. , pi
The bias light (first light) of the n diode 3 is L b i
m *, its transmitted light is L. u%, bias light L
Let the intensity of b ia * be constant. Lbi. The wavelength of s is determined by the reverse bias voltage V.s. The i-MQw layer 32 (
(see FIG. 2), and the wavelength of Li is set to a wavelength sensitive to the phototransistor.
人力光L inがゼロの場合、フォトトランジスタ2は
オフ状態となるため、pinダイオード3の印加電圧は
ゼロである。そのとき、i −MQW層32は透過状態
であり、強度的にバイアス光L biasに近い透過光
L outが得られる。次に、入力光L inを増加さ
せていった場合、フォトトランジスタ2はオン状態にな
り、pinダイオード3の印加電圧はV,近くに変化す
る。そのとき、i −MQW層32は量子閉じ込めシュ
タルク効果(QCSE)により吸収状態となり、L 6
utの強度は急激に減少する。即ち、入力光L .nに
より、透過光L。atをスイッチングすることができる
。フォトトランジスタは通常100程度の電流増幅率を
もつため、スイソチングに必要なL1fiの強度はL
outの約1/100である。When the human power light L in is zero, the phototransistor 2 is in an off state, so the voltage applied to the pin diode 3 is zero. At that time, the i-MQW layer 32 is in a transmitting state, and transmitted light L out which is close in intensity to the bias light L bias is obtained. Next, when the input light L in is increased, the phototransistor 2 is turned on, and the voltage applied to the pin diode 3 changes to approximately V. At that time, the i-MQW layer 32 becomes an absorption state due to the quantum confined Stark effect (QCSE), and L 6
The strength of ut decreases rapidly. That is, the input light L. Transmitted light L by n. at can be switched. Since a phototransistor usually has a current amplification factor of about 100, the strength of L1fi required for switching is L
It is about 1/100 of out.
第2図は本発明の第1の発明(請求項l記載の発明)に
よる光三端子素子の実施例を示し、第2図(a)は本発
明の第2の発明(請求項2記載の発明)による光三端子
素子の実施例、第3図は本発明の第3の発明(請求項3
記載の発明)による光三端子素子の実施例、第3図(a
)は本発明の第4の発明(請求項4記載の発明)による
光三端子素子の実施例を示す。FIG. 2 shows an embodiment of the optical three-terminal device according to the first invention (the invention set forth in claim 1) of the present invention, and FIG. FIG. 3 shows an embodiment of the optical three-terminal element according to the third invention (Claim 3) of the present invention.
Embodiment of the optical three-terminal device according to the described invention), FIG.
) shows an example of an optical three-terminal device according to the fourth invention (invention according to claim 4).
第2図は、pinダイオード3の上にnpnフォトトラ
ンジスタ2を積層したものである。同図(alに示すの
がコレクタ結合型、同図山)に示すのがエミッタ結合型
である。コレクタ結合型の場合、pinダイオードのp
層3lとn型コレクタ層23を電気的に短絡するためn
”p”トンネル接合5が形成されている。この接合5は
、フォトトランジスタ2に入力した光L inを完全に
吸収させ、pinダイオード3に到達させないようにす
る役目も果たしている。エミッタ結合型の場合には、ト
ンネル接合の代わりにn型スペーサ層5aが挿入してあ
り、pinダイオードのn層33とn型エミソタ層21
が電気的に短絡されている。これらの構造の素子におい
て、Linは表面側がら、またバイアス光Lioは基板
4側から入射され、出力光L。utは透過光または反射
光として取り出される。なお、本発明の第5の発明(請
求項5記載の発明)による光三端子素子の実施例として
の反射型の場合には、pinダイオード3の表面側のp
層またはn層は、屈折率の異なる2つの半導体層を繰り
返し積層させた構造からなる多層膜反射鏡6で構成され
ている。なお、第2図において、22はp形ベース層で
ある。In FIG. 2, an NPN phototransistor 2 is stacked on a PIN diode 3. The collector-coupled type is shown in the figure (al), and the emitter-coupled type is shown in the top of the figure. In the case of collector-coupled type, the pin diode p
n to electrically short-circuit the layer 3l and the n-type collector layer 23.
A "p" tunnel junction 5 is formed. This junction 5 also serves to completely absorb the light L in input to the phototransistor 2 and prevent it from reaching the pin diode 3 . In the case of the emitter-coupled type, an n-type spacer layer 5a is inserted instead of the tunnel junction, and the n-layer 33 of the pin diode and the n-type emitter layer 21
is electrically shorted. In the elements having these structures, Lin is incident from the front surface side, and bias light Lio is incident from the substrate 4 side, and output light L is generated. ut is extracted as transmitted light or reflected light. In addition, in the case of a reflective type optical three-terminal device as an embodiment of the fifth invention (invention according to claim 5), the p on the surface side of the pin diode 3
The layer or n-layer is composed of a multilayer film reflecting mirror 6 having a structure in which two semiconductor layers having different refractive indexes are repeatedly laminated. In addition, in FIG. 2, 22 is a p-type base layer.
第3図は、第2図とは逆にnpnフォトトランジスタ2
の上にpinダイオード3が形成されている。この場合
も、コレクタ結合型については、トンネル接合5により
フォトトランジスタ2とpinダイオード3が接続され
ている。L1,lは基板4側より入射される。一方、L
bia*は表面側より入射され、出力光L outは
その透過光または反射光として取り出される。FIG. 3 shows an npn phototransistor 2, contrary to FIG.
A PIN diode 3 is formed on top of the pin diode 3 . In this case as well, in the collector-coupled type, the phototransistor 2 and the pin diode 3 are connected by the tunnel junction 5. L1,l is incident from the substrate 4 side. On the other hand, L
The via* is incident from the front side, and the output light L out is extracted as transmitted light or reflected light.
以上の構造は、例えばGaAs基板またはInP基仮に
格子整合する表のような素子構成で達成される。L b
iasの波長帯も併せて示す。なお、表においてはHB
Tはへテロ接合・バイボーラ・トランジスタを示す。The above structure is achieved by using an element configuration as shown in the table, which is lattice matched to, for example, a GaAs substrate or an InP substrate. Lb
The wavelength band of ias is also shown. In addition, in the table, HB
T indicates a heterojunction bibolar transistor.
?4図は具体例を示す断面図で、GaAs基板4上に、
GaAs/Alo.xGao.tAsMQWpinダイ
オード3、GaAsトンネル接合5と、G a A S
/A 16.sG ao.tA s HBT 2とを
順に積層した構造の素子の断面図である。HBT2にお
けるn−Aj!o.sGao.tAsエミッタ層21の
上部にはn−GaAsキャンプ層20が積層され、さら
にその上部にオーミック電極7が形成されている。基F
i4の裏面には、もう1つのオーミンク電極7が形成さ
れている。pinダイオードのp層は、A 1 61G
a 6.qA S層とAIAs層を交互に繰り返し積
層した多層膜反射鏡構造6であり、基板4側から入射さ
れたバイアス光L■。を反射する。なお、入力光L i
l1は表面側から入射される。? FIG. 4 is a cross-sectional view showing a specific example, in which on a GaAs substrate 4,
GaAs/Alo. xGao. tAsMQWpin diode 3, GaAs tunnel junction 5, and GaAs
/A 16. sG ao. 2 is a cross-sectional view of an element having a structure in which tA s HBT 2 is sequentially stacked. n-Aj in HBT2! o. sGao. An n-GaAs camp layer 20 is stacked on top of the tAs emitter layer 21, and an ohmic electrode 7 is further formed on top of the n-GaAs camp layer 20. Group F
Another ohmink electrode 7 is formed on the back surface of i4. The p layer of the pin diode is A 1 61G
a6. It is a multilayer film reflecting mirror structure 6 in which qA S layers and AIAs layers are alternately and repeatedly laminated, and bias light L■ is incident from the substrate 4 side. reflect. Note that the input light L i
l1 is incident from the front side.
素子の大きさは100I!m径である。The size of the element is 100I! It has a diameter of m.
第5図は、本発明による光三端子素子を説明するための
等価回路図である。また第6図は、L..,? bia
sの波長を8 5 0 n m, Lbimsの強度を
1mWとし、L.,,をOから10μWまで変化させた
場合のHBT2とpinダイオード3のI−VIV2曲
線を同一座標軸上に重ねて示したものである。定電圧源
l (第1図)の電圧V,は5Vである。電流Iとフォ
トトランジスタ印加電圧V1pinダイオード印加電圧
■2の定義は第5図に示す通りである。L.,,を0μ
Wがら1μW, 2μW,3μW,・・・と増加させ
ていった場合、pinダイオードの動作点はA,B,C
,D,・・と移動し、pinダイオード3の印加電圧■
2はビルトイン電圧1■の状態がら、逆バイアス電圧−
3.5Vの状態に急激に変化する。FIG. 5 is an equivalent circuit diagram for explaining the optical three-terminal device according to the present invention. FIG. 6 also shows L. .. ,? bia
The wavelength of L.s is 850 nm, the intensity of Lbims is 1 mW, and the wavelength of L.s is 850 nm. The I-VIV2 curves of the HBT 2 and the pin diode 3 are shown superimposed on the same coordinate axis when , , is changed from O to 10 μW. The voltage V of the constant voltage source l (FIG. 1) is 5V. The definitions of the current I, the voltage applied to the phototransistor V1pin, and the voltage applied to the diode 2 are as shown in FIG. L. ,, is 0μ
When W is increased by 1μW, 2μW, 3μW, etc., the operating points of the pin diode are A, B, C.
, D,..., and the applied voltage of pin diode 3 is
2 is built-in voltage 1■, reverse bias voltage -
The voltage suddenly changes to 3.5V.
第7図は、この素子のL in対L out特性を示す
グラフである(Lb,■と■8の条件は第6図の場合と
同じである)。L inが0がら3μWに増加するニツ
れ、L outは600μWがら3ooμwまで急激に
変化しており、明瞭な負論理の光三端子特性が現れてい
る。FIG. 7 is a graph showing the L in vs. L out characteristics of this element (the conditions of Lb, ■ and ■8 are the same as in FIG. 6). As L in increases from 0 to 3 μW, L out changes rapidly from 600 μW to 3 oo μW, and a clear negative logic optical three-terminal characteristic appears.
以上説明したように本発明の第1の発明は、半導体基板
上に、pin構造を有し、印加電圧により第1の光の透
過率を変化させる光変調部と、npn構造を有し、第2
の光の強度により出力電流が変化するフォトトランジス
タとを順に積層したことにより、モノリシソク構成の素
子を提供できるので、素子の形状がきわめて小さく、高
速な光ゲート処理を簡単な構成で行なうことができる効
果がある。また、一次元あるいは二次元アレイ化を容易
になすことができるので、大規模な並列処理も可能とな
る効果がある。As explained above, the first aspect of the present invention includes, on a semiconductor substrate, a light modulating section having a pin structure and changing the transmittance of the first light according to an applied voltage, and a light modulating section having an npn structure and having a 2
By sequentially stacking phototransistors whose output current changes depending on the intensity of light, it is possible to provide an element with a monolithic structure, so the element size is extremely small and high-speed optical gate processing can be performed with a simple configuration. effective. Furthermore, since it can be easily formed into a one-dimensional or two-dimensional array, it has the effect of enabling large-scale parallel processing.
また本発明の第2の発明は、半導体基板上に、pin構
造を有し、印加電圧により第1の光の透過率を変化させ
る光変調部と、p″+n”構造を有し、光変調部とフォ
トトランジスタとを接続するトンネル接合部と、npn
構造を有し、第2の光の強度により出力電流が変化する
フォトトランジスタとを順に積層したことにより、第1
の発明の効果に加え、入力光の光変調部への到達を防止
できる効果がある。Further, the second aspect of the present invention is a light modulation section having a pin structure on the semiconductor substrate and changing the transmittance of the first light depending on an applied voltage, and a light modulation section having a p"+n" structure and having a light modulation section. a tunnel junction connecting the phototransistor and the npn
structure, and the output current changes depending on the intensity of the second light.
In addition to the effects of the invention described above, there is an effect of preventing input light from reaching the optical modulation section.
更に本発明の第3の発明は、半導体基板上に、npn構
造を有し、第2の光の強度により出力電流が変化するフ
ォトトランジスタと、pin構造を有し、印加電圧によ
り第1の光の透過率を変化させる光変調部とを順に積層
したことにより、第1の発明と同様の効果がある。Furthermore, the third invention of the present invention is provided with a phototransistor having an npn structure on a semiconductor substrate, the output current of which changes depending on the intensity of the second light, and a phototransistor having a pin structure, which changes the output current depending on the applied voltage. The same effects as the first invention can be obtained by sequentially stacking the light modulating part that changes the transmittance of the light modulating part.
更に本発明の第4の発明は、半導体基板上に、npn構
造を有し、第2の光の強度により出力電流を変化させる
フォトトランジスタと、p + ゛n + −構造を有
し、フォトトランジスタと光変調部とを接続するトンネ
ル接合部と、pin構造を有し、印加電圧により第1の
光の透過率を変化させる光変調部とを順に積層したこと
により、第3の発明の効果に加え、入力光の光変調部へ
の到達を防止できる効果がある。Furthermore, a fourth invention of the present invention provides a phototransistor having an npn structure on a semiconductor substrate and changing the output current depending on the intensity of the second light, and a phototransistor having a p + n + − structure. The effect of the third invention is achieved by sequentially stacking the tunnel junction that connects the light modulator and the light modulator, and the light modulator that has a pin structure and changes the transmittance of the first light depending on the applied voltage. In addition, it has the effect of preventing input light from reaching the optical modulation section.
更に本発明の第5の発明は、第1、第2、第3又は第4
の発明において、屈折率の異なる2つの半導体層を交互
に繰り返し積層した構造からなる多層膜反射鏡構造をp
in構造のp層またはn層に含むことにより、出力光と
して反射光を得ることができる効果がある。Furthermore, the fifth aspect of the present invention is the first, second, third or fourth aspect of the present invention.
In the invention of p.
By including it in the p-layer or n-layer of the in-structure, reflected light can be obtained as output light.
第1図は本発明による光三端子素子の実施例を説明する
ための等価回路を示す接続図、第2図および第3図は本
発明の第1〜第5の発明の実施例を説明するための断面
図、第4図は第2図f8)の具体例を示す断面図、第5
図は本発明による光三端子素子を説明するための等価回
路図、第6図は第5図の回路におけるI−V特性を示す
グラフ、第7図は出力光対入力光特性を示すグラフであ
る。
1・・・定電圧電源、2・・・フォトトランジスタ、3
・・・pinダイオード、4・・・基板、5・・・トン
ネル接合、5a・・・スベーサ層、6・・・多層膜反射
鏡、7・・・オーミフク電極、20・・・キャンプ層、
21・・・n形エミフタ層、22・・・p形ベース層、
23・・・n形コレクタ層、3 1−p層、3 2 ・
・・i−MQW層、33・・・n層。FIG. 1 is a connection diagram showing an equivalent circuit for explaining an embodiment of the optical three-terminal device according to the present invention, and FIGS. 2 and 3 illustrate embodiments of the first to fifth inventions of the present invention. Fig. 4 is a sectional view showing a specific example of Fig. 2 f8).
The figure is an equivalent circuit diagram for explaining the optical three-terminal device according to the present invention, FIG. 6 is a graph showing the IV characteristics in the circuit of FIG. 5, and FIG. 7 is a graph showing the output light versus input light characteristics. be. 1... Constant voltage power supply, 2... Phototransistor, 3
... pin diode, 4 ... substrate, 5 ... tunnel junction, 5a ... spacer layer, 6 ... multilayer film reflector, 7 ... Ohmifuku electrode, 20 ... camp layer
21... N-type emitter layer, 22... P-type base layer,
23... n-type collector layer, 3 1-p layer, 3 2 ・
...i-MQW layer, 33...n layer.
Claims (5)
光三端子素子において、半導体基板上に、pin構造を
有し、印加電圧により第1の光の透過率を変化させる光
変調部と、npn構造を有し、第2の光の強度により出
力電流が変化するフォトトランジスタとを順に積層した
ことを特徴とする光三端子素子。(1) In an optical three-terminal element that controls the intensity of the first light by the intensity of the second light, the light has a pin structure on the semiconductor substrate and changes the transmittance of the first light depending on the applied voltage. An optical three-terminal device characterized in that a modulation section and a phototransistor having an npn structure and whose output current changes depending on the intensity of the second light are laminated in this order.
光三端子素子において、半導体基板上に、pin構造を
有し、印加電圧により第1の光の透過率を変化させる光
変調部と、p^+^+n^+^+構造を有し、前記光変
調部と後記フォトトランジスタとを接続するトンネル接
合部と、npn構造を有し、第2の光の強度により出力
電流が変化するフォトトランジスタとを順に積層したこ
とを特徴とする光三端子素子。(2) In an optical three-terminal element that controls the intensity of the first light by the intensity of the second light, the light has a pin structure on the semiconductor substrate and changes the transmittance of the first light depending on the applied voltage. It has a modulation section, a p^+^+n^+^+ structure, a tunnel junction section that connects the optical modulation section and the phototransistor described later, and an npn structure, and the output current is changed depending on the intensity of the second light. An optical three-terminal device characterized by sequentially stacking phototransistors whose values change.
光三端子素子において、半導体基板上に、npn構造を
有し、第2の光の強度により出力電流が変化するフォト
トランジスタと、pin構造を有し、印加電圧により第
1の光の透過率を変化させる光変調部とを順に積層した
ことを特徴とする光三端子素子。(3) In an optical three-terminal element in which the intensity of the first light is controlled by the intensity of the second light, a phototransistor having an npn structure on a semiconductor substrate and whose output current changes depending on the intensity of the second light. 1. An optical three-terminal device comprising: and a light modulating section having a pin structure and changing the transmittance of the first light according to an applied voltage.
光三端子素子において、半導体基板上に、npn構造を
有し、第2の光の強度により出力電流を変化させるフォ
トトランジスタと、p^+^+n^+^+構造を有し、
前記フォトトランジスタと後記光変調部とを接続するト
ンネル接合部と、pin構造を有し、印加電圧により第
1の光の透過率を変化させる光変調部とを順に積層した
ことを特徴とする光三端子素子。(4) In an optical three-terminal element that controls the intensity of the first light by the intensity of the second light, a phototransistor having an npn structure on the semiconductor substrate and changing the output current depending on the intensity of the second light. and has a p^+^+n^+^+ structure,
A light source characterized in that a tunnel junction connecting the phototransistor and the light modulation section described below and a light modulation section having a pin structure and changing the transmittance of the first light according to an applied voltage are laminated in this order. Three terminal element.
いて、屈折率の異なる2つの半導体層を交互に繰り返し
積層した構造からなる多層膜反射鏡構造をpin構造の
p層またはn層に含むことを特徴とする光三端子素子。(5) In the optical three-terminal device according to claim 1, 2, 3, or 4, the multilayer film reflecting mirror structure consisting of a structure in which two semiconductor layers having different refractive indexes are alternately and repeatedly stacked is a p layer of a pin structure or an n layer. 1. An optical three-terminal element comprising:
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011763A JPH03216628A (en) | 1990-01-23 | 1990-01-23 | Optical three-terminal element |
DE69112235T DE69112235T2 (en) | 1990-01-23 | 1991-01-22 | Optical gate array. |
EP91100737A EP0443332B1 (en) | 1990-01-23 | 1991-01-22 | Optical gate array |
US07/928,530 US5451767A (en) | 1990-01-23 | 1992-08-13 | Optical modulator gate array including multi-quantum well photodetector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011763A JPH03216628A (en) | 1990-01-23 | 1990-01-23 | Optical three-terminal element |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03216628A true JPH03216628A (en) | 1991-09-24 |
Family
ID=11787017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011763A Pending JPH03216628A (en) | 1990-01-23 | 1990-01-23 | Optical three-terminal element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03216628A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0467118A (en) * | 1990-07-09 | 1992-03-03 | Nippon Telegr & Teleph Corp <Ntt> | Optical gate array |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63501528A (en) * | 1985-10-08 | 1988-06-09 | アメリカン テレフオン アンド テレグラフ カムパニ− | Nonlinear bistable optical device |
JPH01179124A (en) * | 1988-01-11 | 1989-07-17 | Nippon Telegr & Teleph Corp <Ntt> | Optical space modulating element |
-
1990
- 1990-01-23 JP JP2011763A patent/JPH03216628A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63501528A (en) * | 1985-10-08 | 1988-06-09 | アメリカン テレフオン アンド テレグラフ カムパニ− | Nonlinear bistable optical device |
JPH01179124A (en) * | 1988-01-11 | 1989-07-17 | Nippon Telegr & Teleph Corp <Ntt> | Optical space modulating element |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0467118A (en) * | 1990-07-09 | 1992-03-03 | Nippon Telegr & Teleph Corp <Ntt> | Optical gate array |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5625636A (en) | Integration of photoactive and electroactive components with vertical cavity surface emitting lasers | |
US5451767A (en) | Optical modulator gate array including multi-quantum well photodetector | |
JP2650746B2 (en) | Symmetric optical device | |
US4782223A (en) | Optically bistable photodiode device with voltage control circuitry to change photodiode light absorption | |
US5677552A (en) | Optical control circuit for an optical pnpn thyristor | |
EP0323073B1 (en) | Wavelength conversion using self electrooptic effect devices | |
Zhou et al. | Cascadable, latching photonic switch with high optical gain by the monolithic integration of a vertical-cavity surface-emitting laser and a pn-pn photothyristor | |
JPH03216628A (en) | Optical three-terminal element | |
JPH0350247B2 (en) | ||
JPS63501528A (en) | Nonlinear bistable optical device | |
US5663572A (en) | Optical functional semiconductor element | |
Brown et al. | An integrated, optically powered, optoelectronic'smart'logic pixel for interconnection and computing applications | |
EP0593531A1 (en) | Active optical logic device incorporating a surface-emitting laser | |
Goossen et al. | On the operational and manufacturing tolerances of GaAs-AlAs MQW modulators | |
Hu et al. | All-optical photonic switches using integrated inverted asymmetric Fabry-Perot modulators and heterojunction phototransistors | |
WO1992000543A1 (en) | Bipolar junction transistor combined with an optical modulator | |
JPS60145690A (en) | Photo bi-stable light emitting and receiving integration element | |
JPS62502218A (en) | Nonlinear/bistable optical device | |
Olbright et al. | Surface‐Emitting Laser Logic | |
JPS6130089A (en) | Optical logic circuit | |
JP2762572B2 (en) | Optical D flip-flop circuit | |
JPH0553164A (en) | Optical flip-flop element | |
JPH03215836A (en) | Photoelectronic storage device | |
JP2692013B2 (en) | Optical gate array | |
JPH03276138A (en) | Optical bistable element and its driving method |