JPH03214341A

JPH03214341A - 経路診断方式

Info

Publication number: JPH03214341A
Application number: JP2011123A
Authority: JP
Inventors: Shuichiro Ishigaki; 石垣　周一郎; Hiroyuki Tsunemoto; 常本　博行
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-01-19
Filing date: 1990-01-19
Publication date: 1991-09-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕情報処理装置に関し、データ転送経路の診断を容易に行うことを目的とし、中央処理装置と、前記中央処理装置から入出力装置の指
定情報と共に入出力要求が来たとき、前記指定された入
出力装置に、入出力制御装置によって設けられている複
数の経路の何れかを選択するチャネル制御装置と、前記
チャネル制御装置と接続されており、前記入出力装置に
対し、前記入出力装置毎に設けられた複数の経路の内、
何れかを指定して、経路の診断を前記入出力制御装置に
要求するサービスプロセッサを有し、サービスプロセッ
サが前記チャネル制御装置に、入出力装置毎の複数の経
路の何れかを指定した際に、前記チャネル制御装置は前
記指定された経路で入出力装置の状態を確認し、前記経
路の正常性を診断する構成とする。

〔産業上の利用分野〕

本発明は入出力装置と、情報処理装置のチャネル袋１間
の経路の有効性を容易に診断する制御に関する。

〔従来の技術〕

情報処理装置に接続される入出力装置は要求される処理
の増加量に伴い、年々種類、及び台数が増加している。

又、１台の入出力装１に対して、チャネルプロセソサと
の間に展開される経路も、システムの信転性を向上させ
る為に複数の経路を展開されている。

更に、これら複数に展開された経路についての入出力処
理要求時の経路選択にかかる中央処理装置の負荷を軽減
する為に、経路の選択処理を代行するアーキテクチャー
が実現されている。

第４図に情報処理装置の構成例をあげる。

１は中央処理装置（ＣＰＵ）、２は主記憶制御装！（Ｍ
ＳＵ）、３は主記憶装置（ＭＳＵ）、３０はサービスプ
ロセソサ（ＳＶＰ）、５はチャネルプロセッサ（ＣＨＰ
）、４はＩ／Ｏ制御装置（ＩＯＣ）、６１〜６４は入出
力装置であり、ここではディスク装置とする。

ＭＣＵ２は、ＣＰＵＩからのＭＳＵ３へのアクセス要求
、又はＣＨＰ５からのＭＳＵ３へのデータ転送要求を行
う。

ＣＨＰ５は上位装置、ここでは、ＣＰＵＩからの入出力
要求を実行する。例えば、ＣＰＵＩが入出力装置６１に
データ転送要求をだした際に、ＣＨＰ５がそれを代行す
る。

ＣＨＰＳ内には、入出力プロセッサ（ＩＯＰ）５１とチ
ャネル（ＣＨ）５２．５３がある。

前記ＣＨＰ５はＣＰＵＩからのＩ／Ｏ命令を受けると、
現在データ転送を行っていないＣＨを使用し、ＩＯＣ４
を介して、ディスク６１〜６４にアクセスを行う。

１０Ｃ４には、ＣＨＰＳ側にチャネルひとつに対して、
２つのボートが設けられている。又、人出力装置６１〜
６４側には二つのバスが設けられている。

この経路の選択はＣＨＰ５が行う。

以下、経路の選択について説明する。

複数の入出力装置（Ｉ／Ｏ装置，第４図では、ＤＥＶ＃
Ｏ〜ＤＥＶ＃３のＤＡＳＤとする）複数の経路が用意さ
れている。ＩＯＣ４のＣＵはコントロールユニットであ
り、ＣＵ＃ＯＸは個々ＤＥ■＃０〜３に接続されいる。

又ＣＵ＃ＩＸも個々ＤＥＶ４０〜３に接続されいる。即
ち、ＩＯＣ４は同時に２台のＤＥＶを動作させることが
出来る。

ＰＡ，ＰＢ，ＰＣ，ＰＤは物理的なチャネルインターフ
ェースを示し、ＣＨＰ５のＣＨＯは、ＰＡ，ＰＣに、Ｃ
ＨＩは、ＰＢ，ＰＤに接続さている。

ＰＡ，ＰＢは、ＣＵ＃ＯＸのインターフェースである。

即ち、ＣＵ＃ＯＸはＣＨ０，１の二つに接続されている
。同様に、ＰＣ，ＰＤは、ＣＵ＃ＩＸのインターフェー
スであり、ＣＵ＃ＯＸはＣＨＯ．１の二つに接続されて
いる。

第４図の構成に於いて、ＤＥＶ＃０へのアクセスパスは
、（１）ＣＨ　Ｏ−ＯＣＵ＃Ｏ　Ｘ　（ＰＡ）→ＤＥＶ＃
０（２）ＣＨＯ＝＝＝６ＣＵ＃Ｉ　Ｘ　（ＰＢ）悼ＤＥ
Ｖ＃０（３）　Ｃ　Ｈ　１→ＣｔＪ＃ＯＸ　（ＰＣ）悼
ＤＥＶ＃０（４）ＣＨ　１−＋ＣＵ＃Ｉ　Ｘ　（ＰＤ）
仲ＤＥＶ＃０の４通りである。

上記（１）〜（４）を経路１〜３とする。

ＣＰＵＩからＣＨＰ５にスタートＩ／Ｏ命令が来たとす
る。

この時ＣＰＵＩは、デハイスを指定するだけで、経路は
指定していない。仮にＣＰＵＩが、ＤＡＶ＃０にアクセ
スを出したとする。ＣＨＰ５はそのＤＡＶ＃Ｏの経路の
使用状況をサブチャネルから判断し、経路をあてがう。

以後、その経路を使用し、アクセスが行われる。このサ
ブチャネルは、通常、ＭＳＵ３のハードウエア制御領域
（ＨＳＡ）に格納されており、各ＣＨを制御する為の情
報である。サブチャネルは人出力装置対応で設けられて
いる。そのサブチャネルがＩＯＰに移動され、以後転送
制御情報として使用される。

経路を複数設けるのは、例えば、ＣＨＯ側の経路が、既
に、あるアクセスに使用されている時に、ＣＨＩ側のも
のを使う為である。これは、ＰＡ，ＰＢ，ＰＣ，ＰＤ，
ＣＵ＃ＯＸ，ＣＵ＃ＩＸにも共通に言えることである。

経路選択をＣＨＰが代行するアーキテクチャーを採用し
たシステムでは、ＣＨＰ５はＤＥＶへの起動をＣＨＰ５
に指示するだけで良い。第４図の４本の経路の中で、ど
のパスを選択するかは、ＣＨＰ５が選択する。ビジー状
態の管理も、基本的には、前述した様６こ、ＣＨＰ５が
行う。例えば、経路１への起動がビジーによって失敗し
ただけでは、ＣＰＵＩへの報告は行わず、ＣＨＰ５の内
部処理にて経路２〜４を試行する。

ここで、第４図の構成にて障害が発生したこと場合を考
える。障害は第４図中、矢印で指定した箇所とする。こ
れにより影響を受けるのは機番１と３である。

仮に、障害が発生してそれが回復したとする。

その際には、試験として、その障害が起きた経路を試用
してみて、大丈夫なら、障害が回復したと判断する。障
害が起きた経路は、ログ情報に記憶されているものとす
る。試用は、具体的には上記経路以外の経路を無効化し
て、ＤＥＶにステイタスを報告させる命令をＣＰＵが出
すことにより、行われる。

前記経路の無効化は、ＣＰＵＩが指定するが、これは、
サブチャネルに設けられている経路対応の有効ピントを
オフすることで行われる。従って、有効ビットをオフす
る命令をＣＰＵＩがＣＨＰに出すａ・要があり、そうし
いる。

〔発明が解決しようとする課題］しかし、有効ビ，トをオフする命令をＣＰＵ　１がＣＨ
Ｐに出した後に、ステイタスを報告させる命令を起動す
るのであるから、命令数が多くなってしまう。

又、経路を無効化する動作が必要なので、その経路が使
えないことになる。即ち、入出力処理の効率及び信輔性
を高める為に容易した複数の経路が使用できないことに
なり，入出力処理の遅延あるいは、前記障害が完全に復
旧していなかった場合、システムとして処理の継続が出
来なくなる可能性がある。又、複数ＯＳが動いている仮
想計算機システムでは、障害と関係ないＯＳがその経路
が使用出来ないことになり、情報処理が遅れてしまう。

更に、複数ＣＰＵ　（図示せず）を一つのＭＳＵに接続
するマルチプロセッシング構成をとるシステムでは、他
のＣＰＵも同様に使用することは出来ない。

よって、本発明の目的は、障害に関係の無い経路を無効
化すること無く、障害試験が行え、又、ＣＰＵが介する
ことなく、ＳＶＰがそれを行うことを目的とするもので
ある。

（課題を解決する為の手段〕データ転送経路の診断を容易に行うことを目的とし、前
記中央処理装置から入出力装置の指定情報と共に入出力
要求が来たとき、前記指定された入出力装置に、入出力
制御装置によって設けられている複数の経路何れかを選
択するチャネル制御装置と、前記チャネル制御装置と接
続されており、前記入出力装置に対し、前記入出力装置
毎に設けられた複数の経路の内、何れかを指定して、経
路の診断を前記入出力制御装置要求するサービスプロセ
ッサを有し、サービスプロセッサが前記チャネル制御装
置に、入出力装置毎の複数の経路の何れかを指定した際
に、前記チャネル制御装置は前記指定された経路で入出
力装置の状態を確認し、前記経路の正常性を診断する構
成とする。

〔作用〕

仮に、入出力装置の複数の経路の何れかに障害が起き、
以後その障害経路を診断する際は、サービスプロセッサ
が、経路指定して、入出力制御装置に診断を要求する。

入出力制御装置はその指定された経路で入出力装置の状
態を確認する。

〔実施例〕

第４図をシステムの構成例として使用する。第３図は、
第４図中のＣＨＰ５の構成図である．５１はＩＯＰ、５
４はサービスプロセッサ要求用レジスタ、５５はサービ
スプロセッサ通知用レジスタ、５６はコントロールスト
レージであり、Ｉ０Ｐのマイクロプログラムである。前
記マイクロプログラムは第１図と第２図の通りである。

第２図のフローはＩＯＰの動作の全体図である。

第４図のフローチャートを説明する。

ステップ３１ＣＰＵからのスタート入出力命令があるか無いかを判断
する。

ステップ３２ステンブ３１でＣＰＵからの命令があれば、■／０命令
を受付、実行する。

ステップ３３ＣＨからの処理要求があるか無いかを判断する。

ステップ３４ステソブ３３でＣＨからの要求がある場合は、Ｉ／Ｏ起
動，ＣＨ報告の受付等の要求に応した処理を行う。

ステノプ３５ＳＶＰからの処理要求があるかどうかを判断する。

ステンブ３６ある場合は、その処理を行う。

その処理として、停止処理の場合は、ＣＨＰの動作を停止、デバイスからの割り込みの要求の
中断を行う。この処理は例えばＭＳＵの活性増設の際に
行われる。

ステンブ３７これは、ステップ３６の停止処理により停止された装置
の再開である。

ステップ３８チャネルリセット、この処理は、ＣＨにエラーが発生し
た場合は、リセットしてみる処理である。

ソフトエラーの場合は，この処理で復旧できる。

ステノプ３９ＣＨ群リセノト、これは複数のＣＨをリセントする。

ステンフ゜３０９経路診断を行う。この経路診断は本発明により付加され
たものであり、以下第１図．第３図を使い詳しく説明す
る。

ＳＶＰから経路診断の要求は、ＳＶＰ要求用レジスタ５
４に格納される（第３図）。

ステップ２１１０ＰがそのＳＶＰコマンドを受け付ける。そのコマン
ドには経路が指定されているもの（保守要員が指定した
もの）する。

ステップ２２ＩＯＰはそのチャネルが空きかどうかを確かめる。

ステップ２６空きで無いとする。即ち、チャネルビジーをＳＶＰに通
知する。

ステップ２３ステップ２２でチャネルビジーで無い時は、チャネルに
対して、例えば、デハイスＤＥＶＯ等と経路を指定して
、例えば、ＣＨＯ等を通る時は、経路１を指定してステ
イタス報告要求を出す。その経路指定の情報は、ＣＨＯ
を介して、ＩＯＰ４に送られる。ＩＯＰ４のその経路１
という指定どおりに、前記ステイタス報告要求を指定さ
れたデバイスに送る。その後、前記ステイタス報告要求
を受けたデハイスは、自己デハイスのステイタスを報告
する。

ステップ２４人出力装置からステイタスを受ける。

前記ステイタスが報告され無い時は、その旨を判断する
。通常、所定の時間報告が無い場合をそうする。

ステップ２５そのステイタスをＳＶＰに通知する為に、サービスプロ
セッサ通知用レジスタ５５にステイタス情報を格納する
。

前記ステイタス情報はＳＶＰ１２に伝えられ、保守要員
は経路の正常性を知ることが出来る。

仮に、ステップ２６でチャネルビジーが報告された時は
、ＳＶＰに通知され、保守要員は再度、コマンドを出す
。

以上、実施例に従って、本発明を説明したつ〔効果〕本発明により、経路を無効化する操作及びオペレーティ
ングシステム側のテストプログラムが不要になる為、シ
ステム運用中でも、経路診断が可能となる。

又、システム運用中に入出力装置を追加増設する様な場
合の接続の確認も、同様に行えば容易に行える。

ＣＨＰが経路選択を行うアーキテクチャーでは、ＣＰＵ
の使用する機番とは別の機番を指定出来る為、任意の経
路による診断が行える。

【図面の簡単な説明】

第１図，第２回は実施例であるＩＯＰのプログラム、第
３図は実施例のＣＨＰの構成図、第４図はシステム全体
の構成図（従来例及び実施例）である。図中、■はＣＰ
Ｕ、２はＭＳＵ、３はＭＳＵ、３０はＳＶＰ、５はＣＨ
Ｐ，４はＩＯＣ，６１〜６４は入出力装置である。

Claims

【特許請求の範囲】情報処理装置に於いて、中央処理装置（１）と、前記中央処理装置（１）から入出力装置（６１〜６４）
の指定情報と共に入出力要求が来たとき、前記指定され
た入出力装置（６１〜６４）に、入出力制御装置（４）
によって設けられている複数の経路の何れかを選択する
チャネル制御装置（５）と、前記チャネル制御装置（５）と接続されており、前記入
出力装置（６１〜６４）に対し、前記入出力装置（６１
〜６４）毎に設けられた複数の経路の内、何れかを指定
して、経路の診断を前記入出力制御装置に要求するサー
ビスプロセッサ（２０）を有し、サービスプロセッサ（２０）が前記チャネル制御装置（
５）に、入出力装置（６１〜６４）毎の複数の経路の何
れかを指定した際に、前記チャネル制御装置は前記指定
された経路で入出力装置の状態を確認し、前記経路の正
常性を診断することを特徴とする経路診断方式。