JPH03208369A - Semiconductor input circuit - Google Patents
Semiconductor input circuitInfo
- Publication number
- JPH03208369A JPH03208369A JP382290A JP382290A JPH03208369A JP H03208369 A JPH03208369 A JP H03208369A JP 382290 A JP382290 A JP 382290A JP 382290 A JP382290 A JP 382290A JP H03208369 A JPH03208369 A JP H03208369A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- potential difference
- amplification circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 230000000694 effects Effects 0.000 abstract description 4
- 230000003321 amplification Effects 0.000 abstract 9
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 9
- 239000003990 capacitor Substances 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 2
- 230000007257 malfunction Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 2
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、集積回路等の半導体回路における外部信号の
入力段に用いられる半導体入力回路に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a semiconductor input circuit used in an input stage of an external signal in a semiconductor circuit such as an integrated circuit.
(従来の技術)
半導体集積回路の外部信号入力段に用いられる従来の半
導体入力回路を第3図に示す。(Prior Art) FIG. 3 shows a conventional semiconductor input circuit used in an external signal input stage of a semiconductor integrated circuit.
外部の信号発生回路lで発せられた信号は、集積回路2
内部の入力増幅回路3に入力されるようになっている。The signal generated by the external signal generation circuit 1 is transmitted to the integrated circuit 2.
The signal is input to an internal input amplifier circuit 3.
この入力増幅回路3は、集積回路2内部の内部接地線4
を基準として入力信号の判定を行う。そして、この入力
増幅回路3で増幅された信号は、さらに集積回路2内部
の図示しない半導体回路に送られ適宜処理されることに
なる。This input amplifier circuit 3 has an internal grounding line 4 inside the integrated circuit 2.
The input signal is judged based on the . The signal amplified by this input amplifier circuit 3 is further sent to a semiconductor circuit (not shown) inside the integrated circuit 2 and is processed as appropriate.
また、内部接地線4と集積回路2外部の外部接地線5と
の間に図示するりアクタンス6は、内部接地線4のイン
ピーダンスのうちのりアクタンス成分を代表して示した
ものである。Further, the resistance actance 6 shown between the internal grounding line 4 and the external grounding line 5 outside the integrated circuit 2 is representative of the resistance component of the impedance of the internal grounding line 4.
(発明が解決しようとする課題)
ここで、集積回路2が高速動作を行うものである場合、
集積回路2内部の内部接地線4には大きな電流が流れる
ので、上記リアクタンス6によって外部接地線5との間
に比較的大きな電位差が生じる。しかしながら、信号発
生回路lからの信号は外部接地線5の電位が基準となり
、入力増幅回路3の判定は上記のように内部接地線4の
電位が基準となるので、外部接地線5と内部接地線4と
の間に電位差があると、これがノイズ電圧となって入力
増幅回路3の判定を誤らせる原因となる。(Problems to be Solved by the Invention) Here, if the integrated circuit 2 operates at high speed,
Since a large current flows through the internal ground line 4 inside the integrated circuit 2, a relatively large potential difference is generated between it and the external ground line 5 due to the reactance 6. However, the signal from the signal generation circuit 1 is based on the potential of the external ground line 5, and the judgment of the input amplifier circuit 3 is based on the potential of the internal ground line 4 as described above. If there is a potential difference between the line 4 and the line 4, this becomes a noise voltage and causes the input amplifier circuit 3 to make a wrong decision.
そこで、このようなノイズ電圧を低減させるためには、
内部接地線4に流れる電流を制限すればよい。しかし、
このように電流を制限すると、回路の高速動作が犠牲と
なる。Therefore, in order to reduce such noise voltage,
The current flowing through the internal grounding wire 4 may be limited. but,
Limiting the current in this way comes at the expense of high speed operation of the circuit.
また、内部接地線4のインピーダンス(リアクタンス6
)を減少させることによっても、ノイズ電圧を低減させ
ることができる。しかし、内部接地線4のインピーダン
スを減少させるには、この内部接地線4の面積を広げる
必要があり、集積回路2の物理的な大きさを増加させる
こととなって、近年の高密度実装の要請に反するものと
なる。しかも、たとえ内部接地線4のインピーダンスを
減少させることができたとしても、外部接地線5のイン
ピーダンスが高い場合には、肝心のノイズ電圧の低減効
果が期待できないことになる。In addition, the impedance of the internal grounding wire 4 (reactance 6
) can also reduce the noise voltage. However, in order to reduce the impedance of the internal grounding line 4, it is necessary to increase the area of this internal grounding line 4, which increases the physical size of the integrated circuit 2. This would be contrary to the request. Furthermore, even if the impedance of the internal ground line 4 can be reduced, if the impedance of the external ground line 5 is high, the essential effect of reducing noise voltage cannot be expected.
このため、従来の特に高速動作を行う集積回路2や高イ
ンピーダンスの外部接地線5で使用される集積回路2等
の半導体回路においては、半導体入力回路の入力増幅回
路3が上記ノイズ電圧によって誤動作を生じるのを完全
に防止することができないという問題点があった。For this reason, in conventional semiconductor circuits such as the integrated circuit 2 that operates particularly at high speed and the integrated circuit 2 used with the high impedance external grounding line 5, the input amplifier circuit 3 of the semiconductor input circuit may malfunction due to the noise voltage. There is a problem in that it is not possible to completely prevent this from occurring.
本発明は、上記問題を解決するためになされたものであ
り、入力増幅回路のノイズ電圧による誤動作を確実に防
止することのできる半導体入力回路を提供することを目
的としている。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a semiconductor input circuit that can reliably prevent malfunctions of the input amplifier circuit due to noise voltage.
(課題を解決するための手段)
本発明の半導体入力回路は、外部信号を入力する入力増
幅回路の前段に、外部信号によって電位差を発生する電
位差発生回路が設けられており、該電位差発生回路と該
入力増幅回路の入力との間が、内部接地線の電位を伝達
するための伝達回路を介して該内部接地線に接続されて
おり、そのことにより上記目的が達成される。(Means for Solving the Problems) A semiconductor input circuit of the present invention includes a potential difference generation circuit that generates a potential difference based on an external signal, which is provided at a stage before an input amplifier circuit that inputs an external signal. The input of the input amplifier circuit is connected to the internal ground line via a transmission circuit for transmitting the potential of the internal ground line, thereby achieving the above object.
(作用) 本発明の半導体入力回路の構成を第1図に示す。(effect) FIG. 1 shows the configuration of a semiconductor input circuit according to the present invention.
なお、第3図に示す従来の半導体入力回路と同様の機能
を有する構成部材には同じ番号を付記する。It should be noted that the same numbers are added to components having the same functions as those of the conventional semiconductor input circuit shown in FIG.
外部信号は各種素子や回路からの出力信号であるが、図
ではこの外部信号の発生源を信号発生回路1で代表して
いる。この外部信号は、7F部接地線5の電位を基準と
して発せられたものである。External signals are output signals from various elements and circuits, and the signal generation circuit 1 represents the source of this external signal in the figure. This external signal is generated with the potential of the 7F section grounding line 5 as a reference.
また、半導体回路2の内部接地線4は、この外部接地線
5に接続されている。ただし、この内部接地線4は、比
較的大きなインピーダンスを有しているので、図ではこ
のうちリアクタンス成分を代表してリアクタンス6とし
て示している。Further, an internal ground line 4 of the semiconductor circuit 2 is connected to this external ground line 5. However, since this internal grounding line 4 has a relatively large impedance, the reactance component is shown as a representative reactance 6 in the figure.
上記半導体回路2においても、動作電流がリアクタンス
6を流れることによって、内部接地線4と外部接地線5
との間にノイズ電圧が発生する。Also in the semiconductor circuit 2, the operating current flows through the reactance 6, so that the internal grounding line 4 and the external grounding line 5 are connected to each other.
A noise voltage is generated between the
従って、外部信号の基準を内部接地線4の電位にとると
、このノイズ電圧によって相対的に外部信号のレベルが
低下して見える。Therefore, if the potential of the internal ground line 4 is used as the reference for the external signal, the level of the external signal appears to be relatively lowered due to this noise voltage.
しかし、本発明においては、このノイズ電圧が伝達回路
7によって入力増幅回路3の入力に伝えられることにな
る。この伝達回路7は、例えば容量素子等が用いられる
。また、上記外部信号は、入力増幅回路3に入力される
際に、電位差発生回路8の両端で電位差を発生させる。However, in the present invention, this noise voltage is transmitted to the input of the input amplifier circuit 3 by the transmission circuit 7. For this transmission circuit 7, a capacitive element or the like is used, for example. Furthermore, when the external signal is input to the input amplifier circuit 3, a potential difference is generated between both ends of the potential difference generating circuit 8.
この電位差発生回路8は、例えば抵抗素子等が用いられ
る。このため、外部信号は、伝達回路7を介して伝えら
れたノイズ電圧を重畳されて入力増幅回路3に入力され
ることになる。This potential difference generating circuit 8 uses, for example, a resistance element. Therefore, the external signal is input to the input amplifier circuit 3 with the noise voltage transmitted via the transmission circuit 7 superimposed thereon.
従って、入力増幅回路3では、ノイズ電圧の影響を相殺
して外部信号の判定を行うことができるので、このノイ
ズ電圧による誤動作を確実に防止することができる。Therefore, the input amplifier circuit 3 can judge the external signal by canceling out the influence of the noise voltage, so that malfunctions caused by the noise voltage can be reliably prevented.
この結果、本発明の半導体入力回路を用いれば、半導体
回路の動作電流を制限したり、内部接地線のインピーダ
ンスを無理に低減させる必要がなくなるので、回路動作
の高速化や高密度実装のための障害を除去することがで
きる。また、外部接地線が高インピーダンスとなるよう
な場合にも、確実な動作が保証される半導体回路を提供
することが可能となる。As a result, if the semiconductor input circuit of the present invention is used, there is no need to limit the operating current of the semiconductor circuit or forcefully reduce the impedance of the internal grounding line, so it is not necessary to limit the operating current of the semiconductor circuit or forcefully reduce the impedance of the internal grounding line. Obstacles can be removed. Furthermore, it is possible to provide a semiconductor circuit that is guaranteed to operate reliably even when the external ground line has high impedance.
(実施例) 本発明を実施例により以下に説明する。(Example) The invention will be explained below by way of examples.
第2図は本発明の一実施例に係る半導体入力回路の構成
を示すブロック図である。なお、第1図に示した半導体
入力回路と同様の機能を有する構成部材には同じ番号を
付記する。FIG. 2 is a block diagram showing the configuration of a semiconductor input circuit according to an embodiment of the present invention. Note that the same numbers are added to components having the same functions as those of the semiconductor input circuit shown in FIG.
信号発生回路1は、外部接地線5を基準として外部信号
を発するものである。そして、この信号発生回路1で発
せられた外部信号は、集積回路2の内部に送られ、抵抗
器8を介して入力増幅回路3に入力されるようになって
いる。抵抗器8は、この外部信号によって両端に電位差
を発生させるための素子である。The signal generating circuit 1 generates an external signal using an external ground line 5 as a reference. The external signal generated by the signal generating circuit 1 is sent inside the integrated circuit 2 and is input to the input amplifier circuit 3 via the resistor 8. The resistor 8 is an element for generating a potential difference between both ends using this external signal.
入力増幅回路3は、集積回路2内部の内部接地線4を基
準として入力信号の判定を行うものであり、この入力増
幅回路3で増幅された信号は、さらに集積回路2内部の
図示しない半導体回路に送られ適宜処理されることにな
る。The input amplifier circuit 3 judges the input signal based on the internal ground line 4 inside the integrated circuit 2, and the signal amplified by the input amplifier circuit 3 is further transmitted to a semiconductor circuit (not shown) inside the integrated circuit 2. will be sent to and processed accordingly.
また、この入力増幅回路3の入力には、容量素子7を介
して上記内部接地線4が接続されている。Further, the internal ground line 4 is connected to the input of the input amplifier circuit 3 via a capacitive element 7.
容量素子7は、この内部接地線4の電位を入力増幅回路
3の人力に伝えるための素子である。Capacitive element 7 is an element for transmitting the potential of internal ground line 4 to the input amplifier circuit 3 .
ここで、内部接地線4と集積回路2外部の外部接地線5
との間のりアクタンス6は、内部接地線4のインピーダ
ンスのうちのりアクタンス成分を代表して示したもので
ある。Here, an internal grounding wire 4 and an external grounding wire 5 outside the integrated circuit 2
The normal actance 6 between the internal grounding line 4 and the internal ground line 4 is representative of the positive actance component of the impedance of the internal grounding line 4.
上記集積回路2においても、動作電流がリアクタンス6
を流れることによって、内部接地線4と外部接地線5と
の間にノイズ電圧が発生する。従って、外部信号だけが
入力増幅回路3に入力されたとすると、このノイズ電圧
によって相対的に外部信号のレベルが低下することにな
るので、入力増幅回路3は、誤動作を起こすおそれがあ
る。Also in the above integrated circuit 2, the operating current is reactance 6
As a result, a noise voltage is generated between the internal ground line 4 and the external ground line 5. Therefore, if only the external signal is input to the input amplifier circuit 3, the level of the external signal will be relatively lowered by this noise voltage, and the input amplifier circuit 3 may malfunction.
しかし、本実施例では、このノイズ電圧が容量素子7に
よって入力増幅回路3の入力に伝えられる。また、上記
外部信号は、入力増幅回路3に入力される際に、電位差
発生回路8の両端で電位差を発生させる。このため、外
部信号は、伝達回路7を介して伝えられたノイズ電圧を
重畳されて入力増幅回路3に入力されることになるので
、この入力増幅回路3の内部では、ノイズ電圧の影響が
相殺される。However, in this embodiment, this noise voltage is transmitted to the input of the input amplifier circuit 3 by the capacitive element 7. Furthermore, when the external signal is input to the input amplifier circuit 3, a potential difference is generated between both ends of the potential difference generating circuit 8. Therefore, the external signal is superimposed with the noise voltage transmitted via the transmission circuit 7 and input to the input amplifier circuit 3, so that the influence of the noise voltage is canceled out inside the input amplifier circuit 3. be done.
従って、入力増幅回路3は、このノイズ電圧の影響を受
けることなく外部信号の判定を行い、誤動作を確実に防
止することができる。また、この結果、集積回路2の動
作電流を制限したり、内部接地線4のインピーダンスを
無理に低減させる必要がなくなるので、回路動作の高速
化や高密度実装を図るとこが可能となる。さらに、外部
接地線5が高インピーダンスとなるような場合にも、確
実な動作が保証される。Therefore, the input amplifier circuit 3 can judge external signals without being affected by this noise voltage, and can reliably prevent malfunctions. Furthermore, as a result, there is no need to limit the operating current of the integrated circuit 2 or to forcefully reduce the impedance of the internal grounding line 4, so that it is possible to increase the speed of circuit operation and achieve high-density packaging. Furthermore, reliable operation is guaranteed even when the external grounding line 5 has high impedance.
(発明の効果)
以上の説明から明らかなように、本発明の半導体入力回
路は、半導体回路の高速動作や高密度実装を犠牲にする
ことなく、また、外部接地線のインピーダンスが高い場
合にも、入力増幅回路のノイズ電圧による誤動作を確実
に防止することができるという効果を奏する。(Effects of the Invention) As is clear from the above description, the semiconductor input circuit of the present invention can be used without sacrificing high-speed operation or high-density packaging of the semiconductor circuit, and even when the impedance of the external ground line is high. , it is possible to reliably prevent malfunctions of the input amplifier circuit due to noise voltage.
4、 の な目
第1図は本発明の半導体入力回路の構成を示すブロック
図、第2図は本発明の一実施例に係る半導体入力回路の
構成を示すブロック図、第3図は従来の半導体入力回路
の構成を示すブロック図である。4. Figure 1 is a block diagram showing the configuration of a semiconductor input circuit according to the present invention, Figure 2 is a block diagram showing the configuration of a semiconductor input circuit according to an embodiment of the present invention, and Figure 3 is a block diagram showing the configuration of a semiconductor input circuit according to an embodiment of the present invention. FIG. 2 is a block diagram showing the configuration of a semiconductor input circuit.
3・・・入力増幅回路、4・・・内部接地線、5・・・
外部接地線、7・・・容量素子(伝達回路)、8・・・
抵抗器(電位差発生回路)。3... Input amplifier circuit, 4... Internal grounding wire, 5...
External grounding wire, 7... Capacitive element (transmission circuit), 8...
Resistor (potential difference generation circuit).
以 上that's all
Claims (1)
号によって電位差を発生する電位差発生回路が設けられ
ており、該電位差発生回路と該入力増幅回路の入力との
間が、内部接地線の電位を伝達するための伝達回路を介
して該内部接地線に接続されている半導体入力回路。1. A potential difference generation circuit that generates a potential difference based on the external signal is provided before the input amplifier circuit that inputs an external signal, and the internal ground line is connected between the potential difference generation circuit and the input of the input amplifier circuit. A semiconductor input circuit connected to the internal ground line via a transmission circuit for transmitting a potential.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP382290A JPH03208369A (en) | 1990-01-10 | 1990-01-10 | Semiconductor input circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP382290A JPH03208369A (en) | 1990-01-10 | 1990-01-10 | Semiconductor input circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03208369A true JPH03208369A (en) | 1991-09-11 |
Family
ID=11567889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP382290A Pending JPH03208369A (en) | 1990-01-10 | 1990-01-10 | Semiconductor input circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03208369A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6781442B2 (en) | 2000-09-08 | 2004-08-24 | Mitsubishi Denki Kabushiki Kaisha | Self-bias adjustment circuit |
-
1990
- 1990-01-10 JP JP382290A patent/JPH03208369A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6781442B2 (en) | 2000-09-08 | 2004-08-24 | Mitsubishi Denki Kabushiki Kaisha | Self-bias adjustment circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1022811A (en) | Integrated circuit, adopting quantization feedback | |
US5438292A (en) | Schmitt trigger circuit with CMOS inverters and filtering means | |
JPH03208369A (en) | Semiconductor input circuit | |
JPS59133758A (en) | Voltage offset circuit used with line receiver or the like | |
US5091658A (en) | Circuit configuration for noise signal compensation | |
US5151615A (en) | Noise absorbing circuit suitable for semiconductor integrated circuits | |
JP3183337B2 (en) | Noise suppression circuit for semiconductor integrated device | |
US6697612B2 (en) | Receiving section of a telephone | |
JPH0720165A (en) | Voltage detection circuit | |
JP3664820B2 (en) | Fail-safe circuit at interface between transmission devices | |
JP2560558B2 (en) | Exclusive control method when package is erroneously mounted | |
JPH04528A (en) | Interface output circuit for fdd device | |
JP2001506791A (en) | Circuit arrangement for fault-free signal evaluation | |
JPH0917958A (en) | Ac/ dc signal multiplexing method and device | |
JPH0381331B2 (en) | ||
EP0635948A1 (en) | Method and circuit for correcting performance degradation in a high speed digital cable equalizer | |
JPH08235891A (en) | Signal processing circuit and charge transfer device using the same | |
JPH05291886A (en) | Semiconductor integrated circuit device | |
JPS6380613A (en) | Simplified device for generating tone signal | |
JPS634735B2 (en) | ||
JPH05235707A (en) | Low speed latch circuit | |
JPH0993109A (en) | Integrated circuit | |
JPS5826210B2 (en) | Contact information input circuit | |
JPH03183207A (en) | Filter circuit | |
JPS5934718A (en) | Variable attenuating circuit |