JPH0320814A - Key input control circuit - Google Patents
Key input control circuitInfo
- Publication number
- JPH0320814A JPH0320814A JP1154547A JP15454789A JPH0320814A JP H0320814 A JPH0320814 A JP H0320814A JP 1154547 A JP1154547 A JP 1154547A JP 15454789 A JP15454789 A JP 15454789A JP H0320814 A JPH0320814 A JP H0320814A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- input
- cpu
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 101000708222 Homo sapiens Ras and Rab interactor 2 Proteins 0.000 abstract 1
- 102100031490 Ras and Rab interactor 2 Human genes 0.000 abstract 1
- 101150005988 cin2 gene Proteins 0.000 abstract 1
- 230000000994 depressogenic effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 244000145845 chattering Species 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラム制御装置に係り,特に多数のキース
イッチ入力コード発生同路の小形化に好敵なキースイッ
チコード発生入力制御回路に関する.
〔従来の技術〕
従来の装置のキーボード・エンコーダは、実公昭61−
43407号公報に記載のように、ダイナミックスキャ
ン方式が採用されている.〔発明が解決しようとする課
題〕
上記従来技術は、キー入力に刻するコード変換における
スキャン制御回路が付加され又フード変換はキーマ1−
リクスの列」二に順次Mを出力し、入力側のどの行で信
号を受信したかを検出し行っている.そのため回路が大
規模化すると共にコード変換処理時間が遅いという問題
がある。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a program control device, and particularly to a key switch code generation input control circuit that is suitable for downsizing a large number of key switch input code generation circuits. [Prior art] The keyboard encoder of the conventional device is
As described in Publication No. 43407, a dynamic scan method is adopted. [Problems to be Solved by the Invention] In the above-mentioned prior art, a scan control circuit is added for converting the code engraved on the key input, and the food conversion is performed using keyma 1-1.
It sequentially outputs M to the second column of the signal and detects which row on the input side received the signal. Therefore, there is a problem that the circuit becomes large-scale and the code conversion processing time is slow.
本発明の目的は、回路規模を小型化レコード変換時間短
縮した回路を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit whose circuit size is reduced and record conversion time is shortened.
(課題を解決するための手段〕
上記目的は、ダイナミックスキャンによるエンコード方
式をスイッチマトリクス上に配置した2回路接点スイッ
チの片端をマトリクス回路に接続し又マトリクスの各行
各列上に配置したプルアップ抵抗により直接発生させた
入力信号をハードウェアにより、即座にエンコード出来
るよう変更することで達成される.またスキャン制御回
路を要しないので回路の小型化が実現出来る.〔作用〕
キースイッチが押されると抵抗により高電位に保たれて
いる各行各列のうち,該当する行及び列が低電位に変化
する。その際生じる電流変化をスイッチ入力検出回路に
より検出し、その信号により各行各列の信号状態を保持
することでスイッチ入力信号が生成され,エンコード回
路により直接コード化されるので,コード変換時間はダ
イナミックスキャン方式に比べ短縮される.又どのキー
スイッチを押しても、電流変化が発生する部分にスイッ
チ入力検出回路を配置し,その出力信号のチャタリンダ
等の雑音を波形成形回路に除去したCPUへの割り込み
として使用しているので安定化した信号を入力出来る。(Means for solving the problem) The above purpose is to connect one end of a two-circuit contact switch arranged on a switch matrix using a dynamic scanning encoding method to a matrix circuit, and to connect a pull-up resistor arranged on each row and each column of the matrix. This is achieved by modifying the input signal directly generated by hardware so that it can be encoded immediately by hardware. Also, since no scan control circuit is required, the circuit can be made more compact. [Function] When the key switch is pressed, Among each row and each column, which are kept at a high potential by a resistor, the corresponding row and column change to a low potential.The current change that occurs at this time is detected by the switch input detection circuit, and the signal status of each row and each column is detected by the signal. The switch input signal is generated by holding , and is encoded directly by the encoder circuit, so the code conversion time is shortened compared to the dynamic scan method.Also, no matter which key switch is pressed, the switch input signal is generated at the part where the current change occurs. A switch input detection circuit is provided, and noise such as chattering in the output signal is removed by the waveform shaping circuit. Since this is used as an interrupt to the CPU, a stabilized signal can be input.
又スキャン用制御回路等をなくし、簡単な回路構戊とし
ているので、実装スペースが小さく出来る。エンコーダ
出力をメモリのアドレスに入力し、CPU入力コードは
メモリのデータであるから、メモリ書き替えにより、コ
ードの変更が容易に実施出来る。Furthermore, since the scanning control circuit and the like are eliminated and the circuit structure is simple, the mounting space can be reduced. Since the encoder output is input to the memory address and the CPU input code is memory data, the code can be easily changed by rewriting the memory.
以下、本発明の一実施例(5行×5列のキーマトリクス
)を第1図に示すブロック図により説明する.第1図に
おいて1はコード変換回路で本例ではメモリとした.2
はアドレスデコーダ回路でCPUからのメモリアクセス
により、コード変換回路出力をCPUデータバスに接続
する.3はエンコーダ回路でありスイッチ入力により発
生した入力信嵜をコード化して、コード変換回路エヘ出
力する.4はデータ保持回路でスイッチ入力検出信号に
より入力信号を保持し、安定した入力信号をエンコーダ
回路3へ出力する.5はゲート回路で入力信号の論理を
決定するものである.6は波形整形回路でチャタリング
等の雑音を除去するためのものである.7はスイッチ入
力に検出回路でどのキースイッチが押されても信号が発
生するようになっており、CPUへの割込み信号及び入
力信号保持タイミング信号として使用する.8はデータ
保持信号発生回路でCPUがデータを読み込み中はデー
タ変化を防止するようになっている.9は入力キーフー
ド発生部で,25個の2回路接点スイッチと各行各列を
プルアップする10本の抵抗から或っている.次に動作
を説明する.例えばスイッチS22が押されると、RI
N2及びCIN 2のみが低電位となり他の入力は高電
位となる又ホトカプラ111に電流が生じ、スイッチ入
力検出回路4の出力は低電位となる.スイッチS22が
元に戻ると前記信号は全て高電位に復帰する.キー入力
検出回路2より発生したパルスを波形整形回路6を通し
、CPUへ割り込み(IRQ)を供給すると共に、デー
タ保持タイミング回路8を介して,データ保持回路4へ
供給する。その際入力キーコード発生部9より出力され
た信号はゲート回N5を介しデータ保持回IIr4へ入
力されており,該データ保持タイミング信号により、取
り込まれた後エンコーダ回路3へ供給される.エンコー
ダ回3!3でコード化された信号はコード変換回路1へ
入力される.この情態でCPUの前記割り込み要求に対
する処理により、該コード変換回路1がアクセスされる
と,キースイッチ入力に対応したコード化データがCP
Uへ出力される。第2図は各キースイッチに対応する入
方キーコード発生部の出力信号を示すものである。本実
施例によればコード変換に要する時間を短縮出来ると共
に、回路の小型による実装スペースの削減が達或される
。An embodiment of the present invention (key matrix of 5 rows x 5 columns) will be explained below with reference to the block diagram shown in FIG. In Figure 1, 1 is a code conversion circuit, which in this example is a memory. 2
is an address decoder circuit that connects the code conversion circuit output to the CPU data bus through memory access from the CPU. 3 is an encoder circuit which encodes the input signal generated by the switch input and outputs it to the code conversion circuit. 4 is a data holding circuit which holds the input signal using the switch input detection signal and outputs a stable input signal to the encoder circuit 3. 5 is a gate circuit that determines the logic of the input signal. 6 is a waveform shaping circuit for removing noise such as chattering. 7 is a switch input detection circuit that generates a signal no matter which key switch is pressed, and is used as an interrupt signal to the CPU and an input signal holding timing signal. 8 is a data retention signal generation circuit that prevents data from changing while the CPU is reading data. 9 is the input key food generator, which consists of 25 two-circuit contact switches and 10 resistors that pull up each row and each column. Next, we will explain the operation. For example, when switch S22 is pressed, RI
Only N2 and CIN 2 have a low potential, and the other inputs have a high potential. Also, a current is generated in the photocoupler 111, and the output of the switch input detection circuit 4 becomes a low potential. When switch S22 returns to its original state, all of the signals return to high potential. A pulse generated by the key input detection circuit 2 is passed through a waveform shaping circuit 6 to supply an interrupt (IRQ) to the CPU, and is also supplied to the data holding circuit 4 via a data holding timing circuit 8. At this time, the signal output from the input key code generation section 9 is inputted to the data holding circuit IIr4 via the gate circuit N5, and is supplied to the encoder circuit 3 after being taken in by the data holding timing signal. The signal encoded in encoder circuit 3!3 is input to code conversion circuit 1. In this situation, when the code conversion circuit 1 is accessed by the CPU in response to the interrupt request, the coded data corresponding to the key switch input is transferred to the CPU.
Output to U. FIG. 2 shows the output signals of the input key code generator corresponding to each key switch. According to this embodiment, the time required for code conversion can be shortened, and the mounting space can be reduced by making the circuit smaller.
本発明によれば、入力信号を直接コード化できるので、
コード変換vf間が短縮される。ダイレクトスキャン方
式と比べ、スキャン制御回路が不要となり、制御基板の
大きさを大幅に小さくすることが可能である。According to the present invention, since the input signal can be directly encoded,
The time between code conversion VFs is shortened. Compared to the direct scan method, there is no need for a scan control circuit, and the size of the control board can be significantly reduced.
第1図は、本発明の一実旅例を示すブロック図、第2図
は本発明の入力キ−コード発生部の入力に苅ずる出力信
珍コードの苅応を示す説明図である、】・・・コード変
換回路,
2・・・アド!ノスデコード回路、
3・・・エンコーダ回路、
4・・・データ保持回路、
6・・・波形整形回路、
7・・・スイッチ入力検出回路、
9・・・入力キーコード発生部。FIG. 1 is a block diagram showing an example of the present invention in practice, and FIG. 2 is an explanatory diagram showing the response of the output Shinchin code to the input of the input key code generation section of the present invention.] ...Code conversion circuit, 2...Ad! 3... Encoder circuit, 4... Data holding circuit, 6... Waveform shaping circuit, 7... Switch input detection circuit, 9... Input key code generation section.
Claims (1)
のマトリクス回路に接続し、そのマトリクス回路の各行
各列にプルアップ抵抗を配置した入力キーコード発生部
と該コード発生部からの信号を保持する回路とキー入力
検出回路とその検出回路からの出力信号を波形整形する
回路を通し、CPUへの割り込み信号とし使用し、又、
CPUのタイミング信号と共にデータ保持信号発生回路
に入力しデータ保持タイミング信号を生成し前記データ
保持回路に供給し、その後段に保持されたキーデータの
エンコーダ回路を設け、信号数を減少させコード変換用
メモリのアドレス信号へ入力し、該メモリのCPUの読
み出し動作により、CPUへのコード入力を可能とした
ことを特徴とするキー入力制御回路。1. An input key code generation section in which one end of M x N two-circuit contact switches is connected to a matrix circuit of M rows x N columns, and a pull-up resistor is arranged in each row and each column of the matrix circuit, and the code generation section. The signal is passed through a circuit that holds the signal from the key input detection circuit, and a circuit that shapes the waveform of the output signal from the detection circuit, and is used as an interrupt signal to the CPU.
A data holding timing signal is inputted together with the CPU timing signal to a data holding signal generation circuit, and is supplied to the data holding circuit, and an encoder circuit for the held key data is provided at the subsequent stage to reduce the number of signals and for code conversion. 1. A key input control circuit, characterized in that a code can be input to a CPU by inputting it to an address signal of a memory and reading the CPU from the memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1154547A JPH0320814A (en) | 1989-06-19 | 1989-06-19 | Key input control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1154547A JPH0320814A (en) | 1989-06-19 | 1989-06-19 | Key input control circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0320814A true JPH0320814A (en) | 1991-01-29 |
Family
ID=15586638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1154547A Pending JPH0320814A (en) | 1989-06-19 | 1989-06-19 | Key input control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0320814A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013013128A (en) * | 2007-08-16 | 2013-01-17 | Renesas Electronics Corp | Microcomputer system |
-
1989
- 1989-06-19 JP JP1154547A patent/JPH0320814A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013013128A (en) * | 2007-08-16 | 2013-01-17 | Renesas Electronics Corp | Microcomputer system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH051485B2 (en) | ||
JPH0320814A (en) | Key input control circuit | |
US5428801A (en) | Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems | |
JP2570985B2 (en) | Semiconductor associative memory device | |
JP2008123358A (en) | Switch matrix circuit and scanning method of switch matrix circuit | |
JP3069817B2 (en) | Barcode reader | |
JPS599314Y2 (en) | Key code generation circuit | |
KR0145538B1 (en) | Method of integrating the gas on peripheral processor hardware block in full ess | |
SU1089598A2 (en) | Graphic information readout device | |
KR900000112B1 (en) | Reading method and circuit of keyboard's key inputing | |
KR100202611B1 (en) | Keyboard scanning device | |
JPH02173788A (en) | Character pattern converting circuit | |
JPH0758504B2 (en) | Image input device | |
JPH0511326B2 (en) | ||
JPS6038728B2 (en) | Key input determination device | |
JPS6263328A (en) | Key input device | |
JPS6347889A (en) | Image recognition system | |
JPH06208614A (en) | Image processing device | |
JPH0154723B2 (en) | ||
JPH0541807A (en) | Two-dimension decoder | |
JPH0258116A (en) | Input device access control method | |
JPH0667782A (en) | Key input device | |
JPS6177468A (en) | Memory constitution for picture data of facsimile equipment | |
JPH04250518A (en) | Panel device | |
JPH0720621U (en) | Scan data conversion circuit |